專利名稱：具有基于鎖存位和下一位導(dǎo)通的開關(guān)的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有基于鎖雜禾嚇一位導(dǎo)通的開關(guān)的半導(dǎo)體驢。
技術(shù)背景半導(dǎo)體裝置往往包括數(shù)據(jù)轉(zhuǎn)換器，例如模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器 (DAC)。
轉(zhuǎn)換器用于包括真實(shí)信號的數(shù)對言號處理的場合，例如^^JM、 視頻處理、觀賦設(shè)備和通訊系統(tǒng)中。應(yīng)用包蹄動(dòng)電話、基站、職網(wǎng)絡(luò)、成像 系統(tǒng)、檢測儀表和射頻(RF)收發(fā)機(jī)。針半導(dǎo)體體可以是單^Mi電路芯片或多4^;電路芯片。ADC將輸入模擬信號轉(zhuǎn)換 出數(shù)對言號，其中輸出數(shù)，號的€^應(yīng)于 輸入模擬信號的幅度。輸出數(shù)荊言號可以是數(shù)判戈碼字串或串行位串。DAC將輸入數(shù)對言號轉(zhuǎn)換淑腦的輸出模擬信號。通常，ffiil為數(shù)對t碼 中的WM立指定電壓或電流加權(quán)值(we缺t)并皿數(shù)判戈碼的力口權(quán)值斜口，將數(shù) 靴碼轉(zhuǎn)換為模擬信號。典型地，DAC包^ 碼器、多^h模擬輸出元^牛和加法電路。解碼皿 入數(shù)對言號代碼并且掛共選擇信號以選擇性激活模擬輸出元件。響應(yīng)于選擇信號， 選擇的模擬輸出元ff^供模擬信號，所述模擬信號被求和電路組合以產(chǎn)生模擬輸 出，其為輸入數(shù)判戈碼的模JW^。模擬輸出元件可以影充一編碼^J敝的。在 包括統(tǒng)一編碼的模擬輸出元件的DAC中，例如^iti憤碼DAC， ^擇的模 擬輸出元m^共相同M的電壓或電流。在J制加權(quán)DAC中，模擬輸出元j權(quán) 供二次冪加權(quán)的量。有時(shí)，分割DAC以包括，irf1^馬部分和^a制加權(quán)部分。在電流導(dǎo)引DAC中，模擬輸出元件往往是電流單元，其中旨電流單元包 括差動(dòng)開關(guān)和電流源。基于輸入數(shù)對戈碼，控制該差動(dòng)開關(guān)以操縱電^/人電流源 至電流單元的輸出或至另一節(jié)點(diǎn)，例如，地。組合電流單元的輸出以產(chǎn)生與接通 的電流單元的數(shù)目成比例的總電流。在電流導(dǎo)引DAC中，從不關(guān)斷電流源并且能 量不附也被針電流單元消耗。 ， 在包括具有辨瑞開關(guān)和電流源的電流單元的DAC中，基于輸入數(shù)對戈碼， 控制該開關(guān)以提供電流至電流單元的輸出或者關(guān)斷電流。這減小了功耗。然而， 如果各開關(guān)不同時(shí)接通和關(guān)斷，在不同電流單元中的電流,能一同短路并且寄 生電容可能^^文電。這些結(jié)果中的旨導(dǎo)辦莫擬輸出中的毛刺(glitch)和,的 性能。因?yàn)檫@些和其它原因，需要本發(fā)明。 發(fā)明內(nèi)容根據(jù)本發(fā)明的一個(gè)實(shí)施例，^f共一種半導(dǎo)體裝置，包括第一開關(guān)，被配置以鎖雜串(a series of bits)中的^^JK共鎖剤立；第二開關(guān)，被隨以基于所述鎖剤立導(dǎo)通；禾口第三開關(guān)，被隨以基于所述鎖雜和戶;M位串中的下一位導(dǎo)通， 其中戶JM下一鄉(xiāng)艮,; 述位串中的所述鎖，。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，樹共一種mti^換器，包括寄存器，被sss以接收數(shù)割鄰馬串；電流單元陣列，其包^1M^述數(shù)^^碼串中的數(shù)^[戈碼選 擇的電流單元，其中所述電流單元陣列中的旨電流單元包括第一開關(guān)，被配置以皿擇的電流單元中的節(jié)點(diǎn)和輸出之間傳導(dǎo)電流并且^*選擇的電流單元中不導(dǎo)通；和第二開關(guān)，如果所述數(shù)剖戈碼串中的下一數(shù)對戈碼選擇所^^選擇的電流單元，那么該第二開關(guān)被配置為導(dǎo)通并預(yù)充斬;f^^選擇的電流單元中的節(jié)點(diǎn)。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，掛共一種操作半導(dǎo)體，的方法，包括鎖存 位串中的位以提供鎖，；Mff述鎖員控制第一開關(guān)；和M^M鎖，和 跟^0f^位串中的0M鎖靴的下一鵬制第二開關(guān)。根據(jù)本 發(fā)明的另一個(gè)實(shí)施例，提供一種操作辦I^換器的方法，包括接收 數(shù)割戈碼串；基于所述數(shù)判戈碼串中的數(shù)剖戈碼選擇電流單元；控制第一開關(guān)以 ，擇的電流單元的節(jié)點(diǎn)和輸出之間傳導(dǎo)電流；^E^選擇的電流單元中控制第一 開關(guān)為非導(dǎo)通的；如果所述數(shù)剖戈碼串中的下一數(shù)判戈碼選擇所^^選擇的電流單元，那么控制第二開關(guān)導(dǎo)通并且預(yù)充獻(xiàn);M^選擇的電流單元中的節(jié)點(diǎn)。


附圖被包括用以提供對本發(fā)明的進(jìn)一步的理解并且被并入和構(gòu)成該說明書
的一部分。這些圖示出本發(fā)明的實(shí)施例并且與描述一鵬鄉(xiāng)軍釋本發(fā)明的原理。 將容易領(lǐng)會(huì)本發(fā)明的其它實(shí)施例和本發(fā)明的多個(gè)預(yù)期的優(yōu)點(diǎn)，同時(shí)參考以下詳細(xì) 描述它們將變得更好理解。這些圖的元件不一定相對于彼此按比例鄉(xiāng)魏U。相似的 參考數(shù)字 ^目應(yīng)的相似部分。圖1為示出根據(jù)本發(fā)明的半導(dǎo)體驢的一個(gè)實(shí)施例的圖。圖2為示出DAC的一個(gè)實(shí)li例的框圖。 圖3為示出電流單元的一個(gè)實(shí)施例的圖。 圖4為示出圖3的電流單元的it4于的邏輯表。具體實(shí)船式在下面的詳細(xì)描述中，參考附亂這些附圖構(gòu)成了說明書的一部分，在這些 圖中借助圖示示出了可以實(shí)施本發(fā)明的特定實(shí)施例。在這方面，方向性的術(shù)語， 例如"頂部"、"底部"、"前"、"后"、"超前"、"拖尾"等等，是參考所描述的圖 的方向來使用的。由于本發(fā)明的實(shí)施例的部件可被定位在許多不同的方向上，因 此方向性的術(shù)皿用于說明的目的，并且決不是用于限制。應(yīng)當(dāng)理解也可以禾, 其它實(shí)施例，并且可以在不脫離本發(fā)明的范圍的情況下做出結(jié)構(gòu)^^輯改變。因 此，下面的詳細(xì)描述不是在限制的意3UiS行的，并且本發(fā)明的范圍將由所附權(quán) 利要求來限定。圖1為示出根據(jù)本發(fā)明的半導(dǎo)體驢20的一個(gè)實(shí)施例的圖。半導(dǎo)體體20 包括在24處接收輸入數(shù)對戈碼IND串并且在26處提供相應(yīng)的輸出模擬信號 OUTA的DAC22。在一個(gè)實(shí)施例中，半導(dǎo)體驢20為單,成電路芯片。在一 個(gè)實(shí)施例中，半導(dǎo)體裝置20包括多賴成電路芯片。半導(dǎo)體驢20可以在倒可適合的應(yīng)用中，例如音頻處理、視頻鵬、檢測 儀表和通訊。在一個(gè)實(shí)施例中，半導(dǎo)體裝置20是RF收發(fā)機(jī)。在一個(gè)實(shí)施例中， 半導(dǎo)體體20在移動(dòng)電話中。在一個(gè)實(shí)施例中，半導(dǎo)體體20在基站中。在一 個(gè)實(shí)施例中，半導(dǎo)體縫20在職網(wǎng)絡(luò)中。在一個(gè)實(shí)施例中，半導(dǎo)體驢20在 成像系統(tǒng)中。在一個(gè)實(shí)施例中，半導(dǎo)體體20在測試設(shè)備中。DAC 22將在24處的輸入數(shù)判戈碼IND串中的數(shù)對戈碼解碼并且基刊軒馬 的數(shù)割戈碼提供選掛莫擬輸出元件的選擇信號。選擇的模擬輸出元ft^f共模擬信 號，期皮結(jié)合以在26處產(chǎn)生輸出模擬信號OUTA。未選擇的模擬輸出元件不會(huì)提供被結(jié)合以在26 ,生模擬信號OUTA的模擬信號。在一個(gè)實(shí)施例中，^M莫 擬輸出元件將選擇信號解碼并且衝共一系列的選擇位，所^^擇創(chuàng)頓次地鎖^ 模擬輸出元件中。^^模擬輸出刑袍括 開關(guān)，基于選擇信號控制該糊開關(guān)以在模擬輸 出元件的輸出處提供模擬信號或者關(guān)斷模擬信號。另外，^h模擬輸出元《袍括 開關(guān)，控制該開關(guān)以預(yù)充電未選擇的模擬輸出元件，將ffl31在24處的輸入數(shù)對戈 碼IND串中的下一數(shù)對戈碼選擇所^^選擇的模擬輸出元件。皿 開，制 模擬信號減小了功耗并且預(yù)充Efe^選擇的模擬輸出元賴咸小了模擬輸出中的^U 并且M了性能，其中{頓在24處的輸入數(shù)對鄰馬IND串中的下一數(shù)^j鄰馬選 擇所絲選擇的模擬輸出元件。在一個(gè)實(shí)施例中，模擬輸出元件為電流單元。針電流單元包^l科馬選擇信 號并且掛共選擇位串(a series of selection bite)的邏輯。針電流單元包括^f 位中鎖存的第一開關(guān)和基于鎖存的選擇位在節(jié)點(diǎn)和該電流單元的輸出之間傳導(dǎo)電 流的第二開關(guān)。，擇的電流單元中第二開關(guān)傳導(dǎo)電流并且^if擇的電流單元 中第二開關(guān)是非傳導(dǎo)的。針電流單元包括第三開關(guān)，如果24處的輸入數(shù)^f^馬 IND串中的下一個(gè)數(shù)^[戈碼選擇該電流單元，那么i嫌三開關(guān)導(dǎo)通以預(yù)充ffe^選 擇的電流單元中的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，DAC22包括統(tǒng)一編碼的模擬輸出元件。在一個(gè)實(shí)施例中， DAC22包括制加權(quán)的模擬輸出元件。在一個(gè)實(shí)施例中，DAC22為^^if^ 碼DAC。在一個(gè)實(shí)施例中，DAC22為二進(jìn)制加權(quán)DAC。在一個(gè)實(shí)施例中，DAC 22被分割。在一個(gè)實(shí)施例中，DAC 22包括鵬懶馬DAC部分和J制加權(quán) DAC部分。圖2為示出DAC 22的一個(gè)實(shí)施例的框圖，該DAC 22在28處接收時(shí)tM言號 CLK并且在24處接收輸入數(shù)對戈碼IND串以及在26 ^f共輸出模擬信號OUTA。 DAC22可以在倒可適合的應(yīng)用中，例如音頻處理、視頻 、銜則儀表和通訊。 在一個(gè)實(shí)施例中，DAC22是RFifc^機(jī)。在一個(gè)實(shí)施例中，DAC22在移動(dòng)電話 中。在一個(gè)實(shí)施例中，DAC22在基站中。在一個(gè)實(shí)施例中，DAC22在無線網(wǎng)絡(luò) 中。在一個(gè)實(shí)施例中，DAC22在成像系統(tǒng)中。在一個(gè)實(shí)施例中，DAC22在測試 設(shè)備中。DAC 22包括輸入寄存器30、 4fi 碼器32、歹,碼器34、模擬輸出元件陣
列36、時(shí)鐘緩沖器38和加法電路40。輸入寄存器30M51輸入寄存器時(shí)州言號路 徑42電f給至一個(gè)或多個(gè)時(shí)鐘緩沖器38。輸入寄存器30通過行信號路徑44電 孝蛤至^^莉馬器32并_§3131列信號路徑46電f給至列解碼器34。輸入寄存器時(shí) 謝言號路徑42包括倒可^g數(shù)目的信號線，行信號路徑44包括倒可^g數(shù)目的 信號線，并且列信號路徑46包括招可魏M的信號線。在一個(gè)實(shí)施例中，輸入 寄存器時(shí)離號路徑42包括1個(gè)信號線。在一個(gè)實(shí)施例中，行信號路徑44包括 4個(gè)信號線。在一個(gè)實(shí)施例中，歹U信號路徑46包括4化號線。時(shí)鐘緩沖器38接收28處的時(shí)!憔號CLK并M31輸入寄存器時(shí)鐘信號路 徑42掛共緩沖的時(shí)州言號至輸入寄存器30。輸入寄存器30接收緩沖的時(shí),憔號 和24處的輸入數(shù)判鄰馬歸串。輸入寄存器30， MM沖的時(shí)鐘信號，時(shí)鐘輸 入并且存儲(chǔ)在24處的數(shù)對鄰馬IND串中的每個(gè)數(shù)^f^碼。在24處的輸入數(shù)判戈 碼IND串中的^^數(shù)判戈碼為并行字，即多個(gè)荊亍位。通過行信號路徑44將每 個(gè)數(shù)判戈碼的部分位掛共至fi^莉馬器32并_§3131列{言號路徑46將^h數(shù)對戈碼 的部分位^f共至列解碼器34。在一個(gè)實(shí)施例中，^^數(shù)^[鄰馬為8個(gè)并行位，其 中戶;M位中的4個(gè)掛共至fi^率碼器32并且其它4位樹共至歹,碼器34。TO率碼器時(shí)f帽號路徑52 ，糊 ^碼器32禾口列解碼器34電率給至一個(gè)或 多個(gè)時(shí)鐘緩沖器38。時(shí)鐘緩沖器38接收28處的時(shí)l慌號CLK并_§313^莉馬器 時(shí)州言號路徑52掛共緩沖的時(shí)州言號至^莉馬器32和歹,碼器34。 fil 碼器32 ffl31fi^擇路徑48電耦合至模擬輸出元件陣列36并且列解碼器34 ilil列選擇路 徑50電耦合至模擬輸出元件陣列36。fi^擇路徑48包括招可^g數(shù)目的信號線， 并且列選擇路徑50包括招可^M數(shù)目的信號線，以廁莉馬器時(shí),帽號路徑52包 括招可飽數(shù)目的信號線。在一個(gè)實(shí)施例中，a^擇路徑48包括16^K言號線。 在一個(gè)實(shí)施例中，歹Ui^各徑50包括16個(gè)信號線。在一個(gè)實(shí)施例中，解碼器時(shí)鐘 信號路徑52包括14M言號線。fil莉馬器32 M:行信號路徑44接收^h數(shù)對鄰馬的部分位并M31l杯馬器時(shí)!帽號路徑52接收緩沖的時(shí)鐘信號。fii軒馬器32 a娥收的^i莉馬并Mai緩沖的時(shí)ltf言號和fi^擇路徑48掛射T^擇信號至模擬輸出元件陣列36。列角莉馬器34 ffl51歹瞻號路徑46接收^^數(shù)對戈碼的部分位并MMI莉馬器 時(shí)州言號路徑52接收緩沖的時(shí)州言號。歹,碼器34 a維收的働軒馬并M!M 沖的時(shí)鐘信號和列選擇路徑50衛(wèi)共列選擇信號至模擬輸出元件陣列36。
模擬輸出元件陣列36通過元件輸出路徑54電率^^至加法電路38并_§3 1 陣列時(shí)鐘信號路徑56電耦合至一個(gè)或多個(gè)時(shí)鐘緩沖器38。時(shí)鐘緩沖器38接收在 28處的時(shí)鐘信號CLK并SJl51陣列時(shí)^Ht號路徑56 ^f共緩沖的時(shí)IW言號至模擬 輸出元件陣列。元件輸出路徑54包括樹可^g數(shù)目的信號線并且陣列時(shí)謝言號路 徑56包括ftf可^g數(shù)目的信號線。模擬輸出元件陣列36包括多^^莫擬輸出元件58，該多個(gè)模擬輸出元件58 M:fi^擇路徑48電f給至filf碼器32， S31列選擇路徑50電^^至列解碼器 34， ilil陣列時(shí)鐘信號路徑56電耦合至一個(gè)或多個(gè)時(shí)鐘緩沖器38，并M1元 件輸出路徑54電f給至加法電路38。在一個(gè)實(shí)施例中，模擬輸出元件陣列36包 括256個(gè)模擬輸出元件58。模擬輸出元件58通過ffit擇路徑48接收^^擇信號，通過列選擇路徑50 接收列選擇信號，并M1陣列時(shí)鐘信號路徑56接收緩沖的時(shí)州言號。基于fi^ 擇信號和列選擇信號選掛熟:m出元件58。選擇的模擬輸出元件58樹共模擬信 號，所述模擬信號fflil元件輸出路徑54衛(wèi)共至加法電路40。加法電路40結(jié)合接 收的模擬信號以產(chǎn)生在26處的輸出模擬信號OUTA。未選擇的模擬輸出元件58 不^f共模擬信號至加法電路40。在一個(gè)實(shí)施例中，^^模擬輸出元件58包括單端開關(guān)，控制該單端開關(guān)以 在模擬輸出元件58的輸出處掛共模擬信號^S于^^擇信號和列選擇信號關(guān)斷 該模擬信號。另外，^^模擬輸出元件58包括開關(guān)，控制該開關(guān)以預(yù)充ffe^選擇 的模擬輸出元件58，戶;M^選擇的模擬輸出元件58將M31在24處的輸入信號代 碼IND串中的下一數(shù)^(戈石4^Mi^擇。在一個(gè)實(shí)施例中，模擬輸出元件58是電流單元。針電流單元包繊碼行 選擇信號和列選擇信號以樹共選擇位串的邏輯。旨電流單元包括^t擇位中鎖 存的第一開關(guān)和基于鎖存的選擇位在節(jié)點(diǎn)和該電流單元的輸出之間傳導(dǎo)電流的第 二開關(guān)。在選擇的電流單元中第二開關(guān)傳導(dǎo)電流并且 選擇的電流單元中第二 開關(guān)是非傳導(dǎo)的。針電流單元包括第三開關(guān)，如果24處的輸入數(shù)對戈碼IND 串中的下一個(gè)數(shù)對戈碼選擇該電流單元，男，么i織三開關(guān)導(dǎo)通以預(yù)充電未選擇的 電流單元中的節(jié)點(diǎn)。 作中，時(shí)l機(jī)沖器38接收28處的時(shí)州言號CLK并M31輸入寄存器 時(shí)f憔號路徑42掛共緩沖的時(shí)州言號至輸入寄存器30， MJ莉馬器時(shí)鐘信號路
徑52掛共緩沖的時(shí)謝言號至fi^莉馬器32和列解碼器34 ，并M31陣列時(shí)^Ht號 路徑56衛(wèi)共緩沖的時(shí)鐘信號至模擬輸出元件58。輸入寄存器30接收緩沖的時(shí)鐘 信號并且時(shí)鐘輸入在24處的數(shù)^[鄰馬IND串中的數(shù)^(戈碼中的一個(gè)。輸入寄存 器30提供存儲(chǔ)的數(shù)割戈碼的部分IS^A莉馬器32并且樹共存儲(chǔ)的數(shù)剖戈碼的部 分輕,馬器34。擁碼器32鵬亍信號路徑44接收存儲(chǔ)的數(shù)靴碼的部分位并且列解碼器 34 3131列信號路徑46接收存儲(chǔ)的數(shù)割戈碼的部分位。另外，4B莉馬器32禾咧解 碼器34翻軒馬器時(shí)州言號路徑52接收緩沖的時(shí)術(shù)言號。娜馬器32鵬收到 的^f碼并且掛期T^擇信號，并且列解碼器34鵬收到的僦莉馬并且掛共列選 擇信號。模擬輸出元件58 Milfi^擇路徑48接收4f^擇i言號，M;列選擇路徑50 接收列選擇信號，并M31陣列時(shí)I帽號路徑56接收緩沖的時(shí)州言號。選擇的模 擬輸出元件58通過元件輸出路徑54提供模擬信號至加法電路40。加法電路40 結(jié)合接收的模擬信號以在26 ,生輸出模擬信號OUTA。未選擇的模擬輸出元件 58不掛共模擬信號至加法電路40。在一個(gè)實(shí)施例中，DAC22包括統(tǒng)一編碼的邏輯輸出元件。在一個(gè)實(shí)施例中， DAC22包括:^iS制加權(quán)的模擬輸出元件。在一個(gè)實(shí)施例中，DAC22為^^i憤 碼DAC。在一個(gè)實(shí)施例中，DAC22為ria制加權(quán)DAC。在一個(gè)實(shí)施例中，DAC 22被分割。在一個(gè)實(shí)施例中，DAC 22包括鵬i讕碼DAC部分和制加權(quán) DAC部分。圖3為示出電流單元畫的一個(gè)實(shí)施例的亂該電流單元100為模擬輸出元 件58。電流單元100接收在102處的fi^擇信號L腿，在104處的歹瞇擇信號 COL，以及在106處的歹i)(尉fft號COLHOLD，并且在108 ^^模擬輸出電流 IOUT。電流單元100包織莉馬邏輯110、時(shí)鐘開關(guān)112、第一反相器114、 NOR 門116、第一n溝it^屬氧化物半導(dǎo)體(NMOS)晶體管118、第二NMOS晶體 管120和電流源122。解碼器邏輯110 M^擇信號路徑124電孝眙至?xí)r鐘開關(guān) 112的一側(cè)和反相器114 0^|入。解碼器邏輯110接收在102處的ffii擇信號LINE和列解
碼器34解碼。fil顆馬器32在102 ^f期f^擇信號LINE并且列解碼器34在104 ^f共列選擇信號COL。解碼器邏輯110為在24處的輸入數(shù)對鄰馬IND串中的 ^^數(shù)剖戈碼接^i^擇信號電平(level)并且將在102處接收的ffiit擇信號LINE、 在104處的列選擇信號COL和在106處的列iWff號COLHOLD解碼。如果在 一列中31il數(shù)^[戈碼中的一^h^擇鄉(xiāng)的電流單元100，那么列解碼器34蹄其 它列選^^輯就樹共在106處的列保謝言號COLHOLD中的高邏輯電平。如果在 102處的fi^擇信號LINE和在104處的列選擇信號COL處于高邏輯電平g如 果在106處的列保謝言號COLHOLD處于高邏輯電平，那么解碼器邏輯110在124 ^f共高邏輯電平并SJ^擇電流單元?jiǎng)?lì)。否則，解碼器邏輯110在124 ^共低 邏輯電平并且不選擇電流單元腦。基于在24處的數(shù)字輸入代碼腦串中的解碼 的數(shù)割鄰馬，解碼^l輯110在124^f共選擇信號SEL中的選擇位串。解碼器邏輯110包括第二反相器126、第一NAND門128和第二NAND門 130。第二反相器126的輸出ilil信號路徑132電孝給至第二NAND門130的一 ^tl入。NAND門128的輸出S51信號路徑134電率^至第二NAND門130的另 ^!r入。第二NAND門130的輸出fflMi^擇信號路徑124電耦合至?xí)r鐘開關(guān)112 的HH訴n反相器114的輸入。第一NAND門128接收在102處的fi^擇信號LINE禾口在104處的歹ij選擇信 號COL。如果102處的選擇信號LINE和104處的COL兩者都處于高邏輯電平， 那么第一NAND門128掛共在124處的選擇信號SEL中的高邏輯輯電平輸出信號。 如果102處的選擇信號LINE和104處的COL中的一個(gè)或兩者都處于1S^輯電平， 那么第一NAND門128樹共在124處的選擇信號SEL中的高邏輯電平輸出信號。 第二反相器126在106處接收列保掛言號COLHOLD并且在106處的列保持信號COLHOLD的皿(inverse)至第二NAND門130。如果第二NAND門130 的兩^h^入都處于高邏輯電平，第二 NAND門130在124 ^f共選擇信號SEL處于高邏輯電平位。如果第二NAND門130的兩^llA^—赫兩者都處于l腿 輯電平，第二NAND門130在124處掛共選擇信號SEL中的高邏輯電平位。因 此，如果102處的fi^擇信號LINE和104處的列選擇信號COL處于高邏輯電平 或者如果106處的列保榭言號COLHOLD處于高邏輯電平，那么在124處的選擇 信號SEL處于高邏輯電平。否則，在124處的選擇信號SEL處于低邏輯電平。時(shí)鐘開關(guān)112和第一反相器114在124處接LB(3t擇信號SEL。時(shí)鐘開關(guān)112
的另HU1M31鎖存的選擇信號路徑136電率^至第一NMOS晶體管118的柵和 NOR門116的一^lf入。反相器114的輸出M51信號路徑138電孝給至NOR門 116的另一輸入。NOR門116的輸出M5i信號路徑140電豐給至第二NMOS晶體 管120的柵。第一NMOS晶體管118的漏一源路徑的"ili]在108處掛共模擬輸出 電流IOUT。第二NMOS晶體管120的漏—源路徑的一側(cè)在142處電牽給至電源 ffi VD。第一NMOS晶體管118的漏一源路徑的另^tjfflil節(jié)點(diǎn)144電耦合至 第二NMOS晶體管120的漏一源路徑的另H則和電流源122。電流源122的另一 側(cè)電耦合至146處的參考電位，例如地。另外，節(jié)點(diǎn)144包括148處的寄生電容 C，該寄生電容電f^至150處的參考電位，例如地。時(shí)鐘開關(guān)112接收在124處的選擇信號SEL中的選擇位串以及在152處的時(shí) 鐘信號CLOCK。從124處的選擇信號SEL中的選擇^立串M 152處的時(shí)鐘信號 CLOCK,時(shí)鐘開關(guān)112—次鎖雜一4^擇位中，并且在136 ^f共鎖存的選擇 信號LSEL中的鎖存的選擇位。鎖存的時(shí)鐘112閉合以傳導(dǎo)124處的i^f信號SEL 中的選擇位中的一個(gè)，鎖存的時(shí)鐘112打開以將i^i^^f位鎖存到136處的鎖存的 選擇信號LSEL中。當(dāng)打開時(shí)，時(shí)鐘開關(guān)112在124處接ifeit擇信號SEL中的選 擇位串中的下一選擇位。第一 NMOS晶體管118的柵在136處接收鎖存的i^擇信號LSEL中的鎖存 的選擇位。如果鎖存的選擇位處于高邏輯電平，第一NMOS晶體管118導(dǎo)通以在 108處提供模擬輸出電流IOUT。另外，如果鎖存的選擇位為高邏輯電平，NOR 門116掛共低邏輯電平并且第二NMOS晶體管120關(guān)斷g非導(dǎo)通。如果鎖存的 選擇位處于低邏輯電平，第一NMOS晶體管118非導(dǎo)通以關(guān)斷108處的模擬輸出 電流IOUT。第一反相器114在124處接iB^擇信號SEL中的選擇位串中的下"^擇位。 如果下一選擇位^je^輯電平，NOR門116樹射K^輯電平并且第二 NMOS晶 體管120關(guān)斷。如果鎖存的選擇位劍Kl輯電平并且下"i^擇位是高邏輯電平， 那么NOR門116提供高邏輯電平并且第二NMOS晶體管120導(dǎo)通。第二NMOS 晶體管120導(dǎo)通以預(yù)充電節(jié)點(diǎn)144和電容器148。如果第一NMOS晶體管118是 非導(dǎo)通的但是響應(yīng)于下^^擇位被設(shè)置成導(dǎo)通，京撥生這種情況。繊作期間，M31fil莉馬器32和歹,碼器34，將24處的輸入數(shù)^f鄰馬歸 串中的針數(shù)^^碼解碼，fi^碼器32在102^f射T^擇信號LINE，歹鵬碼 器34在104 ^f共列選擇信號COL如^ !:數(shù)對戈碼之~^ —列中的所 有的電流單元濯，夷卩么歹,碼器34鄉(xiāng)它列選#^輯在106 ^f共列保，維號 COLHOLD中的高邏輯電平。如果在102處的fi^擇信號LINE禾口在104處的列 選擇信號COL處于高邏輯電平g如果106處的歹ij保jff言號COLHOLD處于高 邏輯電平，那么解碼鵬輯110在124 ^{共高邏輯電平并_§^擇電流單元100。 基于24處的數(shù)字輸入代碼IND串中的解石馬的數(shù)^f戈石馬，解碼器邏輯110在124 ^f共選擇信號SEL中的選擇位串。時(shí)鐘開關(guān)112接收在124處的選擇信號SEL中的Jt擇位串并且從124處的選 擇信號SEL中的選擇位串M 152處的時(shí)州言號CLOCK —次鎖雜一^N^擇位 中。鎖存的時(shí)鐘112閉合以傳導(dǎo)124處的選擇信號SEL中的選擇位中的一個(gè)并且 打開以將i^^擇位鎖存到136處的鎖存的選擇信號LSEL中。時(shí)鐘開關(guān)112在136 ^f共鎖存的選擇信號LSEL中的鎖存的選掛，第一NMOS晶體管118的柵和 NOR門116。在打開之后，時(shí)鐘開關(guān)112在124處接i&^擇信號SEL中的選擇位 串中的下一選擇位。如果鎖存的選擇位處于高邏輯電平，iW電流單元100并，一 NMOS晶 體管118導(dǎo)通以在108 ^f共模擬輸出電流IOUT。另外，第二NMOS晶體管120 關(guān)斷以變?yōu)榉菍?dǎo)通的。如果鎖存的選擇位處于低邏輯電平，那么就不選擇電流單元濯并且第一 NMOS晶體管118非導(dǎo)通以關(guān)斷108處的模擬輸出電流IOUT。另外，如果下一 選擇位處于高邏輯電平并且鎖存的選擇位處于^^輯電平，NOR門116樹共高邏 輯電平并且第二NMOS晶體管120導(dǎo)通以預(yù)充電節(jié)點(diǎn)144和電容器148。如果下 "^擇位處于低邏輯電平，那么NOR門116樹射B^輯電平并且第二 NMOS晶 體管120關(guān)斷以變?yōu)榉菍?dǎo)通的。艦單端開關(guān)，例如第一 NMOS晶體管118，控制108處的模擬輸出電流 IOUT，減小了功耗。絲選擇的電流單元100中預(yù)充電節(jié)點(diǎn)144和電容器148減 小了在108處的模擬輸出電流IOUT中的頓拼且艦了性能，其中ilil與在24 處的輸入數(shù)^(戈碼IND串中的下一數(shù)^f戈碼對應(yīng)的下一3^擇^3^擇該未選擇的電 流單元濯。圖4為示出圖3的電流單元100的運(yùn)行的邏輯表。該邏ll^包括在200處的 選擇信號SEL的邏輯電平和在202處的鎖存的選擇l言號LSEL的邏輯電平。如果
在電流單元嫌的輸出^f共204處的模擬輸出電流IOUT，那么邏輯電平為高或 1，并且如果204處的模擬輸出電流IOUT關(guān)斷，那么邏輯電平為低或0。如果第 二NMOS晶體管120預(yù)充電節(jié)點(diǎn)144，那么206處的PRE^CHARGE為高邏輯電 平1，如果第二 NMOS晶體管120沒有預(yù)充電節(jié)點(diǎn)144，那么206處的 PRE"CHARGE為低邏輯電平0。在208處的第一行中，200處的選擇信號SEL和202處的鎖存的選擇信號 LSEL為低邏輯電平。200處的選擇信號SEL的C^輯電平防ihfflai第二 NMOS 晶體管120對節(jié)點(diǎn)144的預(yù)充電并且206處的PR&CHARGE為^i^輯電平。202 處的鎖存的選擇信號LSEL糊g^輯電平將204處的模擬輸出電流IOUT切斷， 其由^f輯電平恭f。在210處的第二行中，200處的選擇信號SEL處于^g輯電平并且202處的 鎖存的選擇信號LSEL處于高邏輯電平。200處的選擇信號SEL的iei輯電平防 ib!31第二NMOS晶體管120對節(jié)點(diǎn)144的預(yù)充電并且206處的PR&CHARGE 處于低邏輯電平。第一NMOS晶體管響應(yīng)于202處的鎖存的選擇信號LSEL的高 邏輯電平導(dǎo)通并且在電流單元100的輸出處提供204處的模擬輸出電流IOUT，其 由高邏輯電平標(biāo)。在212處的第三行中，200處的選擇信號SEL處于高邏輯電平并且202處的 鎖存的選擇信號LSEL處刊Kf輯電平。202處的鎖存的選擇信號LSEL的^ 電平將204處的模擬輸出電流IOUT關(guān)斷，其由^^輯電平 。
1200處的 選擇信號SEL的高邏輯電平和在202處的鎖存的選擇信號LSEL制gjg輯電平， 開啟第二NMOS晶體管120。第二NMOS晶體管120導(dǎo)通以預(yù)充電節(jié)點(diǎn)144并 且206處的PR&CHARGE為高邏輯電平。在214的第四行中，200處的選擇信號SEL和202處的鎖存的選擇信號LSEL 處于高邏輯電平。第一 NMOS晶體管響應(yīng)于202處的鎖存的選擇信號LSEL的高 邏輯電平導(dǎo)通并且在電流單元100的輸出^f共204處的模擬輸出電流IOUT，其 由高邏輯電平標(biāo)。另外，202處的鎖存的選擇信號LSEL的高邏輯電平關(guān)i M: 第二NMOS晶體管120對節(jié)點(diǎn)144的預(yù)充電并且206處的PR&CHARGE處于低 邏輯電平。盡管在這里B^玩出糊述了具體的實(shí)施例，但本領(lǐng)JS^術(shù)人員將意i形哆 種改變和/或等價(jià)實(shí)施方式可以替代示出和描述的具體實(shí)施例而不脫離本發(fā)明的
范圍。本申請旨在覆蓋在這里討論的具體實(shí)施例的樹可改編^M。因此，本發(fā) 明旨在僅由權(quán)利要求及其割嫩來限制。
權(quán)利要求
1、一種半導(dǎo)體裝置，包括第一開關(guān)，被配置以鎖存位串中的位來提供鎖存位；第二開關(guān)，被配置以基于所述鎖存位導(dǎo)通；和第三開關(guān)，被配置以基于所述鎖存位和所述位串中的下一位導(dǎo)通，其中所述下一位跟隨所述位串中的所述鎖存位。
2、 權(quán)利要求1的半導(dǎo)體體，其中織二開關(guān)在節(jié)點(diǎn)和輸出之間導(dǎo)通并且鄉(xiāng)點(diǎn)鵬織三開關(guān)預(yù)充電。
3、 權(quán)利要求2的半導(dǎo)體驢，包括被配置以提供電流的電流源，其中該第二開關(guān)4ilf述節(jié)點(diǎn)和所述輸出之間傳 導(dǎo)電流。
4、 權(quán)利要求1中的半導(dǎo)體驢，其中如果第二開關(guān)不導(dǎo)通并_^艦下一位 具有不同于所述鎖，的邏輯值，那么，三開關(guān)被12g為導(dǎo)通。
5、 權(quán)利要求1中的半導(dǎo)體驢，其中如果戶艦下一位具有與所述鎖#^相 同的邏輯值，那么織三開關(guān)是非導(dǎo)通的。
6、 權(quán)利要求1中的半導(dǎo)體體，其中如果第二幵關(guān)導(dǎo)通并_@^^下一位具 有不同于所述鎖剤立的邏輯值，那么該第三開關(guān)是非導(dǎo)通的。
7、 權(quán)利要求1中的半導(dǎo)體體，其中配置織一開關(guān)以基于時(shí)州言號鎖存 臓位。
8、 權(quán)利要求1中的半導(dǎo)體裝置，包括邏輯，被配置以糊^^擇信號和列選擇信，杯馬并且掛共所述位串。
9、 一種辦辦換器，包括寄存器，被配置以接收數(shù)對戈碼串；電流單元陣列，其包MMJ5;M數(shù)對戈碼串中的數(shù)割鄰馬選擇的電流單元，其中所述電流單元陣列中的針電流單元包括第一開關(guān)，被配置以在選擇的電流單元中的節(jié)點(diǎn)和輸出之間傳導(dǎo)電流并且在未選擇的電流單元中不導(dǎo)通；和第二開關(guān)，如果所述數(shù)判鄰馬串中的下一數(shù)對戈碼選擇所^^選擇的電流單 元，那么織二開關(guān)被隨為導(dǎo)通并預(yù)充獻(xiàn);M^選擇的電流單元中的節(jié)點(diǎn)。
10、 權(quán)利要求9的辦辦換器，其中齡電流單元包括 第三開關(guān)，被配置以鎖存選擇位^lf共鎖存的選擇位。
11、 權(quán)利要求10中的l^辦換器，其中i織一開關(guān)隨為ili^膽鎖存的 選掛姊被控制。
12、 權(quán)利要求io的辦勢封奐器，其中該第二開關(guān)ifiS為M3^;f述鎖存的選 擇位和下1樹姊鵬制。
13、 權(quán)利要求9的辦辯封奐器，其中針電流單元包括電流源，被配置以掛共電流，該第一開關(guān)^^述節(jié)點(diǎn)和戶;M輸出之間傳導(dǎo)所述電流。
14、 權(quán)利要求9的辦凝專換器，包括行解碼器；和列解碼器，其中行解碼器和列解碼器將寄存器接收的每個(gè)數(shù)字代碼解碼并且提供行選擇信號和列選擇信號。
15、 權(quán)利要求14的辦辦換器，其中針電流單元包括邏輯，被MSS以榭 ^擇信號和列選擇信號解碼并且衛(wèi)共選擇位。
16、 權(quán)利要求9的辦凝專換器，其中數(shù)模轉(zhuǎn)換器為二進(jìn)制加權(quán)的數(shù)模轉(zhuǎn)換器。
17、 權(quán)利要求9的辦辦換器，其中數(shù)模轉(zhuǎn)換器為《鵬i讕碼的數(shù)模轉(zhuǎn)換器°
18、 權(quán)利要求9的辦辦換器，其中iM^辭封奐親皮分割為M^i讕碼的和 ,制加權(quán)的辦辦換器。
19、 一種操作半導(dǎo)體，的方法，包括 鎖存位串中的位以提供鎖存位； 通過所述鎖剤立控制第一開關(guān)；和通過所述鎖雜和跟隨所述位串中的所述鎖雜的下一位控制第二開關(guān)。
20、 權(quán)利要求19的方法，其中 控制第一開魏括fflil第一開關(guān)在節(jié)點(diǎn)和輸出之間傳導(dǎo)電流；和 控制第二開魏括基于所述鎖存位和下一位，通過第二開關(guān)預(yù)充電所述節(jié)點(diǎn)。
21、 權(quán)利要求20的方法，其中預(yù)充Efe^述節(jié)點(diǎn)包括如果第一開關(guān)未導(dǎo)通并J^M下一位具有不同于所述鎖剤立的邏輯值，那么 預(yù)充頓述節(jié)點(diǎn)。
22、 權(quán)利要求19的方法，其中控制第二開，括如果所述下一位具有與戶;^鎖#^相同的邏輯值，另P么控制織二開關(guān)為非 導(dǎo)通的。
23、 權(quán)利要求19的方法，其中控制第二開^括如果第二開關(guān)導(dǎo)通并^aff述下一位具有不同于所述鎖雜的邏輯值，那么控制i，二開關(guān)為非導(dǎo)通的。
24、 一種操作辦辦換器的方法，包括接收數(shù)靴碼串；基于所述數(shù)^鄰馬串中的數(shù)^f鄰馬選擇電流單元；控制第^T關(guān)以^^擇的電流單元的節(jié)點(diǎn)和輸出之間傳導(dǎo)電流；4^選擇的電流單元中控制第一開關(guān)為非導(dǎo)通的；如果所述數(shù)判切馬串中的下一數(shù)判戈碼選擇所^^選擇的電流單元，那么控 制第二開關(guān)導(dǎo)通并且預(yù)充iJ^^^選擇的電流單元中的節(jié)點(diǎn)。
25、 權(quán)利要求24的方法，包括 將所述數(shù)^^碼串中的^^數(shù)^f^馬解碼；基于戶; ^數(shù)^^碼串，^f對f^擇信號串；基于所述數(shù)^^碼串，^f共列選擇信號串；將所述fi^擇信號串和所述列選擇信號串解碼；衛(wèi)共選擇位串；鎖存戶;im擇位串之一并且掛共鎖存的選擇位；fflM^M鎖存的選擇位，控制織一開關(guān)；禾口fflM^Mi^擇位串中的戶;M鎖存的選擇位和下"^擇位，控制i，二開關(guān)。
全文摘要
本發(fā)明涉及具有基于鎖存位和下一位導(dǎo)通的開關(guān)的半導(dǎo)體裝置。公開了一種半導(dǎo)體裝置。在一個(gè)實(shí)施例中，該半導(dǎo)體裝置包括第一開關(guān)、第二開關(guān)和第三開關(guān)。配置該第一開關(guān)以鎖存位串中的位來提供鎖存位。配置該第二開關(guān)以基于該鎖存位導(dǎo)通。配置該第三開關(guān)以基于該鎖存位和所述位串中的下一位導(dǎo)通。在所述位串中所述下一位跟隨所述鎖存位。
文檔編號H03M1/66GK101399548SQ200810173768
公開日2009年4月1日 申請日期2008年9月12日 優(yōu)先權(quán)日2007年9月13日
發(fā)明者F·庫特納 申請人:英飛凌科技股份公司