專利名稱：：Cmos串聯(lián)比較器、單端coms反相器及其各自的控制方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種CMOS串聯(lián)(cascade)比較器及其控制方法，特別是涉及一種應(yīng)用在模/數(shù)轉(zhuǎn)換器(A/DConverter)的CMOS串聯(lián)比較器、單端COMS反相器及其各自的控制方法。
背景技術(shù)：
：除了運算放大器之外，比較器是電子電路領(lǐng)域中最常被使用的電路組件。以電壓比較器為例，其常被應(yīng)用在模/數(shù)轉(zhuǎn)換器(A/DConverter)之中，用以比較一輸入電壓與一參考電壓，并才艮據(jù)兩者的大小而產(chǎn)生一邏輯輸出電平至轉(zhuǎn)換器的下一級。請參閱圖l，其為一種常用的比較器的電路示意圖。其中，比較器l主要是由第一開關(guān)SW1、第二開關(guān)SW2、電容C1、第三開關(guān)SW3以及電路模塊Al所構(gòu)成。第一開關(guān)SW1與第二開關(guān)SW2分別用以接收輸入電壓Vin與參考電壓Vref，經(jīng)由電容Cl、第三開關(guān)SW3以及電路模塊Al的交互作用，而在節(jié)點B處產(chǎn)生邏輯輸出電平Vb至下一級。當(dāng)圖1的比較器1被應(yīng)用在模/數(shù)轉(zhuǎn)換器中時，一般常使用單端(Single-ended)CMOS(ComplementaryMetalOxideSemiconductor)反相器來當(dāng)作比較器1中的電路模塊Al;如圖2所示，其顯示一種常用的單端CMOS反相器。在圖2中，CMOS反相器2是由NMOS(negativechannelMetalOxideSemiconductor)Ql以及PMOS(positivechannelMetalOxideSemiconductor)Q2所構(gòu)成，其中PMOSQ2的源極(source)連接于一電壓源VDD，PMOSQ2的柵極(gate)連接于NMOSQl的柵極，PMOSQ2的漏極(drain)連接于NMOSQl的漏極，NMOSQl的源極接地VSS。請參閱圖3，其為將圖2的CMOS反相器2配置在圖1的比較器后的實際電路圖。在圖3中，還利用三個NMOSSl、S2與S3以分別作為圖2中的第一開關(guān)SW1、第二開關(guān)SW2與第三開關(guān)SW3。在圖3中，以NMOSSl來說，源極端作為比較器3的輸入端以接收輸入電壓Vin,柵極端接收第一控制信號(H,漏極端則同時連接于NMOSS2的漏極端與電容C1的一端。以NMOSS2來說，源極端為比較器3的參考端以接收參考電壓Vref,柵極端接收第二控制信號小2。以NMOSS3來說，源極端在節(jié)點A處連接于電容C1的另一端，柵極端接收第三控制信號(J)3,漏極端則在節(jié)點B處同時連接于PMOSQ2與NMOSQl的漏極端。圖3的比較器3所具有的缺點為，傳統(tǒng)上常在較高的電壓(例如5伏特)下操作比較器3，但如果想要在較低的電壓(例如1.8伏特)下操作比較器3，比較器3就會產(chǎn)生精確度降低的問題。其原因在于，比較器3的共模電壓(VCM,COMMONMODEVOLTAGE)會受到電壓源VDD與晶體管的臨界電壓(ThresholdVoltage)等的影響而產(chǎn)生變化，而在具有CMOS反相器2的電路架構(gòu)下，當(dāng)比較器操作在低電壓時，PMOSQ2極容易進(jìn)入截止區(qū)(Cut-offregion)，此時NMOSQl便無法獲得電流的供給，導(dǎo)致比較器3的共模電壓(VCM)降至極低，從而減低了轉(zhuǎn)換器的精確度，使得模/數(shù)轉(zhuǎn)換器無法進(jìn)行精確的轉(zhuǎn)換。圖4為圖3的比較器3中NMOSS3導(dǎo)通時在不同臨界電壓下節(jié)點B的輸出電壓vb相對于節(jié)點A的輸入電壓va的直流特性曲線圖，其中三條曲線所代表的臨界電壓如表1所示，而45。的斜線代表節(jié)點B的輸出電壓VB等于節(jié)點A的輸入電壓Va的狀況。以下通過同時參考圖3與圖4利用實際的數(shù)值以進(jìn)一步說明前一段落的問題。表1<table>tableseeoriginaldocumentpage7</column></row><table>當(dāng)在t-0時，利用第一控制信號(M與第三控制信號(J)3控制NMOSSl與S3導(dǎo)通，而利用第二控制信號c])2控制NMOSS2斷開，NMOSS3的導(dǎo)通造成節(jié)點A至節(jié)點B點之間短路。當(dāng)Va=Vb=Vab時，此點電壓值即為反相器2的共才莫電壓。在圖4的曲線中，當(dāng)電壓源VDD為5伏特時，其Va=Vb=Vab=2.5伏特，隨著操作電壓下降時，為了將反相器2的MOSQl與Q2仍然維持在飽和區(qū)(Saturationregion)內(nèi)，其自偏電壓vab會因為PMOSQ2的臨界電壓的限制而隨之下降。之后當(dāng)利用第三控制信號4)3控制NMOSS3斷開時，va電壓值會和先前在NMOSS3導(dǎo)通時的vab電壓值做比較。因此當(dāng)在低電壓下(例如電壓源VDD降至1.8伏特附近)操作時，由于自偏電壓值Vab偏低，所以Va>Vab，vb電壓值會處于低電位，此時NM0SQ1便無法獲得電流的供給，使得轉(zhuǎn)換器無法快速達(dá)到穩(wěn)定的共模電壓(VCM)。鑒于以上原因，申請人根據(jù)已知技術(shù)中所產(chǎn)生的缺陷，經(jīng)過悉心試驗與研究，并一本鍥而不舍的精神，終構(gòu)思出本發(fā)明"CMOS串聯(lián)比較器及其控制方法，，，以下為本案的簡要說明。
發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題是，在不改變輸入的電容電阻值的情況下，提供一種CMOS串聯(lián)(cascade)比較器及其控制方法，從而提高所使用反相器的自偏電壓值，以改善CMOS反相器因操作電壓降低而導(dǎo)致自偏電壓不足的缺點。根據(jù)上述構(gòu)想，本發(fā)明提出一種CMOS串聯(lián)比較器，包括一第一開關(guān)，具有一第一端、一控制端及一第二端，所述第一端接收一輸入電壓，所述控制端接收一第一控制信號；一第二開關(guān)，具有一第一端、一控制端及一第二端，所述第一端接收一參考電壓，所述控制端接收一第二控制信號，所迷第二端連接于所述第一開關(guān)的所述第二端；一電容，具有一第一端及一第二端，所述第一端同時連接于所述第一開關(guān)的所述第二端以及所述第二開關(guān)的所述第二端；一第三開關(guān)，具有一第一端、一控制端及一第二端，所述第一端連接于所述電容的所述第二端以構(gòu)成一第一節(jié)點并具有一第一節(jié)點電壓，所述控制端接收一第三控制信號，所述第二端構(gòu)成一笫二節(jié)點并具有一第二節(jié)點電壓；一NMOS,具有一漏極端、一柵極端及一源極端，所述漏;fel端連接于所述第二節(jié)點，所述柵極端連接于所述第一節(jié)點，所述源才及端連接于一低電壓源；一第一PMOS,具有一源極端、一柵極端及一漏極端，所述源極端連接于一高電壓源，所述柵極端連接于所述第一節(jié)點，所述漏極端連接于所述第二節(jié)點；以及一偏壓電流源，耦合于所述NMOS,用于提供一偏壓電流至所述NMOS，使得在所述第一控制信號斷開所述第一開關(guān)、所述第二控制信號導(dǎo)通所述第二開關(guān)以及所述第三控制信號斷開所述第三開關(guān)之時的所述第一節(jié)點電壓，能夠等于所述第一控制信號導(dǎo)通所述第一開關(guān)、所述第二控制信號斷開所述第二開關(guān)以及所述第三控制信號導(dǎo)通所述第三開關(guān)之時的所述第一節(jié)點電壓與所述第二節(jié)點電壓之間的一壓差。根據(jù)上述構(gòu)想，本發(fā)明還提出一種CMOS串聯(lián)(cascade)比較器的控制方法，該CMOS串聯(lián)比較器包含一單端(Single-ended)CMOS反相器，所述單端CMOS反相器是由一NMOS及一PMOS互相耦合而成，所述控制方法包括提供一偏壓電流至所述NMOS,以提升所述CMOS串聯(lián)比較器的一共模電壓(VCM)。根據(jù)上述構(gòu)想，本發(fā)明更提出一種單端(Single-ended)CMOS反相器，包括一NMOS，具有一漏極端、一柵極端及一源極端，所述漏極端構(gòu)成一第二節(jié)點并具有一第二節(jié)點電壓，所述柵極端構(gòu)成一第一節(jié)點并具有一第一節(jié)點電壓，所述源極端連接于一低電壓源；一第一PMOS,具有一源極端、一柵極端及一漏極端，所述源極端連接于一高電壓源，所述4冊極端連接于所述第一節(jié)點，所述漏極端連接于所述第二節(jié)點；以及一偏壓電流源，耦合于所述NMOS，用以提供一偏壓電流至所述NMOS，以提升所述第一節(jié)點電壓與所述第二節(jié)點電壓之間的一壓差。根據(jù)上述構(gòu)想，本發(fā)明進(jìn)一步提出一種單端(Single-ended)CMOS反相器的控制方法，所述單端CMOS反相器是由一NMOS及一PMOS互相耦合而成，所述控制方法包括提供一偏壓電流至所述NMOS,使得所述PMOS即便截止，所述NMOS的柵極電壓仍能等于所述NMOS的柵-漏極間電壓。本發(fā)明將通過下列附圖及詳細(xì)說明，使得對本發(fā)明有更深入的了解。附困說明9圖l是一種常用的比較器的電路示意圖2是一種常用的單端CMOS反相器的電路示意圖3是將圖2的CMOS反相器配置在圖1的比較器中的實際電路圖4是圖3的比較器中NMOSS3導(dǎo)通時在不同臨界電壓下節(jié)點B的輸出電壓Ve相對于節(jié)點A的輸入電壓VA的直流特性曲線圖5是本發(fā)明所提出的單端CMOS反相器的第一較佳實施例的電路示意圖6是將圖5的單端CMOS反相器配置在圓3的CMOS串聯(lián)比較器中的實際電路圖7是本發(fā)明所提出的單端CMOS反相器的第二較佳實施例的電路示意圖8是將圖7的單端CMOS反相器配置在圓3的CMOS串聯(lián)比較器中的實際電路圖。具體實施例方式由于單端CMOS反相器一般是由一NMOS及一PMOS互相耦合而成，為了避免當(dāng)CMOS串聯(lián)比較器操作在低電壓時，造成單端CMOS反相器的PMOS進(jìn)入截止區(qū)而造成單端CMOS反相器的NMOS無法獲得足夠電流供給的缺點，于是本發(fā)明的發(fā)明人提出一種原始構(gòu)想；也就是，額外提供一偏壓電流至該NMOS，使得單端CMOS反相器的PMOS即便截止，該NMOS的柵極電壓仍能等于該NMOS的柵-漏極間電壓，如此便可以達(dá)到提升CMOS串聯(lián)比較器操作在低電壓時的共模電壓(VCM)的目的?；谇岸嗡鲈紭?gòu)想的單端CMOS反相器的控制方法，在實際的電路配置上，本發(fā)明的發(fā)明人提出一種單端CMOS反相器。請參閱圖5，其為本發(fā)明所提出的單端CMOS反相器的第一較佳實施例的電路示意圖，在圖5中，本發(fā)明所提出的單端CMOS反相器5主要是由慣用的單端CMOS反相器電路51(以虛線所繪制者)以及一偏壓電流源52(以實線所繪制者)所構(gòu)成。以下說明圖5的單端CMOS反相器第一4交佳實施例的電路連4妻關(guān)系。慣用的單端CMOS反相器電路51是由NMOSQl與PMOSQ2所構(gòu)成。以NMOSQl來說，源極端連接于低電壓源(在此實施例為接地)，柵極端連接于PMOSQ2的柵極端以構(gòu)成單端CMOS反相器電路51的輸入端，該輸入端電壓為Vin，而漏極端則連接于PMOSQ2的漏極端以構(gòu)成單端CMOS反相器電路51的輸出端，該輸出端電壓為V。w。以PMOSQ2來說，源極端連接于高電壓源(在此實施例為電壓源VDD)。另一方面，此較佳實施例中的偏壓電流源52是由二個PMOSQ3與Q4以及電阻Rl所構(gòu)成，其中PMOSQ3與Q4的源極端同時連接至高電壓源(在此實施例為電壓源VDD)，PMOSQ3的柵極端同時連接至PMOSQ4的4冊極端與漏極端，而PMOSQ3的漏極端則同時連接于NMOSQl與PMOSQ2的漏極端，最后，電阻R1的一端連接于PMOSQ4的漏極端，電阻R1的另一端則連接于低電壓源(在此實施例為接地)。利用前述的偏壓電流源52，便可以提供一偏壓電流至單端CMOS反相器電路51中的NMOSQl,使得PMOSQ2即便截止，NMOSQl的柵極電壓仍能等于NMOSQl的柵-漏極間電壓。圖6顯示將圖5的單端CMOS反相器5配置在圖3的CMOS串聯(lián)比較器3后的實際電路圖，由于CMOS串聯(lián)比較器3的電路連接關(guān)系已在前面提過，故此處不再贅述。當(dāng)將圖5的單端CMOS反相器5如圖6所示地應(yīng)用至圖3的CMOS串聯(lián)(Cascade)比較器3時，由于偏壓電流源52可以提供一偏壓電流至NMOSQl，以提升節(jié)點A的節(jié)點電壓VA與節(jié)點B的節(jié)點電壓Vs之間的壓差Vab，這樣即使當(dāng)CMOS串聯(lián)比較器3的操作電壓VDD降低(例如由5伏特降至1.8伏特)而PMOSQ2進(jìn)入截止區(qū)時，NMOSQ1仍然能夠因為偏壓電流源52的存在而獲得足夠的電流供給，進(jìn)而提升壓差VAB(以實際的數(shù)值來說，當(dāng)VDD為1.8伏特時，Vab約可由0.76伏特提升至1.02伏特)，使得CMOS比較器3的共模電壓(VCM)能夠維持在所需要的電壓上，可確?；贑MOS串聯(lián)比較器3而運作的模/數(shù)轉(zhuǎn)換器，能夠進(jìn)行精確轉(zhuǎn)換的程度，這樣便能夠成功地改善在現(xiàn)有技術(shù)中所提出的問題。必須特別聲明的是，本案在第一較佳實施例中所提出的偏壓電流源52僅是用以說明本發(fā)明的思想，并非用于限定本發(fā)明所提偏壓電流源的電路結(jié)構(gòu)。就是說，熟知本項技術(shù)人員可直接根據(jù)本發(fā)明的權(quán)利要求書中任一項而構(gòu)思出具有其它各種電路結(jié)構(gòu)的偏壓電流源，為了證明這一點，以下提出另一種偏壓電流源的電if各配置方式。請參閱圖7,其為本案所提出的單端CMOS反相器的第二較佳實施例的電路示意圖，在圖7中，本案所提出的單端CMOS反相器7同樣是由慣用的單端CMOS反相器電路71(以虛線所繪制者)以及一偏壓電流源72(以實線所繪制者)所構(gòu)成；惟一與圖5的方案的不同處在于，將圖5的PMOSQ3與Q4替換為PNP型BJT(BipolarJunctionTransistor,雙極結(jié)型晶體管)Q5與Q6(即BJTQ5與Q6的發(fā)射極端同時連接至高電壓源，BJTQ5的基極端同時連接至BJTQ6的基極端與集電極端，以及電阻R1的一端，而BJTQ5的集電極端則同時連接于NMOSQl與PMOSQ2的漏極端)，這種變化方式仍然可以達(dá)到與第一4交佳實施例相同的功效。將圖7的單端CMOS反相器配置在圖3的CMOS串聯(lián)比較器后的實際電路則可參閱圖8。當(dāng)然，用以提供一偏壓電流至CMOS串聯(lián)比較器的單端CMOS反相器中NMOS的偏壓電流源還有其它各種變化方式，前二種實施例所提出開關(guān)型態(tài)的變化僅是常見的其中一種方式，如前所述，熟知本項技術(shù)人員可直接根據(jù)本發(fā)明的權(quán)利要求書中的任一項而構(gòu)思出具有其它各種電路結(jié)構(gòu)的偏壓電流源，只要能夠達(dá)成提升CMOS串聯(lián)比較器操作在低電壓時的共模電壓(VCM)的目的即可。綜上所述，本發(fā)明所提出的CMOS串聯(lián)比較器、單端反相器及其各別的控制方法，確實能夠解決現(xiàn)有在先技術(shù)中CMOS反相器因操作電壓降低而導(dǎo)致自偏電壓不足的缺點，進(jìn)而使模/數(shù)轉(zhuǎn)換器能夠快速達(dá)到穩(wěn)定的共模電壓的效果。熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。權(quán)利要求1、一種CMOS串聯(lián)比較器，其特征在于，包括一第一開關(guān)，具有一第一端、一控制端及一第二端，所述第一端接收一輸入電壓，所述控制端接收一第一控制信號；一第二開關(guān)，具有一第一端、一控制端及一第二端，所述第一端接收一參考電壓，所述控制端接收一第二控制信號，所述第二端連接于該第一開關(guān)的所述第二端；一電容，具有一第一端及一第二端，所述第一端同時連接于所述第一開關(guān)的所述第二端以及所述第二開關(guān)的所述第二端；一第三開關(guān)，具有一第一端、一控制端及一第二端，所述第一端連接于所述電容的所述第二端以構(gòu)成一第一節(jié)點并具有一第一節(jié)點電壓，所述控制端接收一第三控制信號，所述第二端構(gòu)成一第二節(jié)點并具有一第二節(jié)點電壓；一NMOS，具有一漏極端、一柵極端及一源極端，所述漏極端連接于所述第二節(jié)點，該柵極端連接于所述第一節(jié)點，所述源極端連接于一低電壓源；一第一PMOS，具有一源極端、一柵極端及一漏極端，所述源極端連接于一高電壓源，所述柵極端連接于該第一節(jié)點，所述漏極端連接于所述第二節(jié)點；以及一偏壓電流源，耦合于所述NMOS，用以提供一偏壓電流至所述NMOS，使得在所述第一控制信號斷開該第一開關(guān)、所述第二控制信號導(dǎo)通所述第二開關(guān)以及所述第三控制信號斷開所述第三開關(guān)之時的所述第一節(jié)點電壓，能夠等于所述第一控制信號導(dǎo)通所述第一開關(guān)、所述第二控制信號斷開所述第二開關(guān)以及所述第三控制信號導(dǎo)通所述第三開關(guān)之時的所述第一節(jié)點電壓與所述第二節(jié)點電壓之間的一壓差。2、如權(quán)利要求1所述的CMOS串聯(lián)比較器，其特征在于所述CMOS串聯(lián)比較器應(yīng)用于一模/數(shù)轉(zhuǎn)換器。3、如權(quán)利要求1中所述的CMOS串聯(lián)比較器，其特征在于所述第一、第二及第三開關(guān)皆為一NMOS，且三個開關(guān)的所述第一端分別為各所述NMOS的源極端，三個開關(guān)的所述控制端分別為各所述NMOS的柵極端，三個開關(guān)的所述第二端分別為各所述NMOS的漏極端。4、如權(quán)利要求1所述的CMOS串聯(lián)比較器，其特征在于所述高電壓源為1.8伏特，所述低電壓源為0伏特。5、如權(quán)利要求l所述的CMOS串聯(lián)比較器，其特征在于，所述偏壓電流源包4舌一第二PMOS，具有一源極端、一柵極端及一漏極端，所述源極端連接于所述高電壓源，所述漏極端連接于所述第二節(jié)點；一第三PMOS,具有一源極端、一柵極端及一漏極端，所述源極端連接于所述高電壓源，所述柵極端連接于所述第二PMOS的該柵極端；以及一電阻，具有一第一端及一第二端，所述第一端同時連接于所述第三PMOS的所述柵極端與所述漏極端，所述第二端連接于所述低電壓源。6、如權(quán)利要求1所述的CMOS串聯(lián)比較器，其特征在于，所述偏壓電，虎源包括一第一PNP型雙極結(jié)型晶體管，具有一發(fā)射極端、一基極端及一集電極端，所述射極端連接于所述高電壓源，所述集電極端連接于所述第二節(jié)點；一第二PNP型雙極結(jié)型晶體管，具有一發(fā)射極端、一基極端及一集電極端，所述發(fā)射極端連接于所述高電壓源，所述基極端連接于所述第一PNP型雙極結(jié)型晶體管的所述基極端；以及一電阻，具有一第一端及一第二端，所述第一端同時連接于所述第二PNP型雙極結(jié)型晶體管的所述基極端與所述集電極端，所述第二端連接于所述低電壓源。7、一種CMOS串聯(lián)比較器的控制方法，所述CMOS串聯(lián)比較器包含一單端CMOS反相器，所述單端CMOS反相器是由一NMOS及一PMOS互相耦合而成，其特征在于，所述控制方法包括才是供一偏壓電流至所述NMOS，以提升所述CMOS串聯(lián)比較器的一共模電壓。8、如權(quán)利要求7所述的CMOS串聯(lián)比較器的控制方法，其特征在于所述CMOS串聯(lián)比較器應(yīng)用于一才莫/數(shù)轉(zhuǎn)換器。9、一種單端CMOS反相器，其特征在于，包括一NMOS，具有一漏極端、一棚4及端及一源極端，所述漏才及端構(gòu)成一第二節(jié)點并具有一第二節(jié)點電壓，所述才冊極端構(gòu)成一第一節(jié)點并具有一第一節(jié)點電壓，所述源極端連接于一低電壓源；一第一PMOS,具有一源極端、一柵極端及一漏極端，所述源極端連接于一高電壓源，所述柵極端連接于所述第一節(jié)點，所述漏極端連接于所述第二節(jié)點；以及一偏壓電流源，耦合于所述NMOS，用以提供一偏壓電流至所述NMOS,以提升所述第一節(jié)點電壓與所述第二節(jié)點電壓之間的一壓差。10、如權(quán)利要求9所述的單端CMOS反相器，其特征在于所述高電壓源為1.8伏特，所述低電壓源為0伏特。11、如權(quán)利要求9所述的單端CMOS反相器，其特征在于，所述偏壓電流源包括一第二PMOS，具有一源極端、一柵極端及一漏極端，所述源極端連接于所述高電壓源，所述漏極端連接于所述第二節(jié)點；一第三PMOS，具有一源極端、一柵極端及一漏極端，所述源極端連接于所述高電壓源，所述柵極端連接于所述第二PMOS的所述柵極端；以及一電阻，具有一第一端及一第二端，所述第一端同時連接于所述第三PMOS的所述柵極端與所述漏極端，所述第二端連接于所述低電壓源。12、如權(quán)利要求9所述的單端CMOS反相器，其特征在于，所述偏壓電流源包括一第一PNP型雙極結(jié)型晶體管，具有一發(fā)射極端、一基極端及一集電極端，所述發(fā)射極端連接于所述高電壓源，所述集電極端連接于所述第二節(jié)占.'"、5一第二PNP型雙極結(jié)型晶體管，具有一發(fā)射極端、一基極端及一集電極端，所述發(fā)射極端連接于所述高電壓源，所述基極端連接于所述第一PNP型雙極結(jié)型晶體管的所述基極端；以及一電阻，具有一第一端及一第二端，所述第一端同時連接于所述第二PNP型雙極結(jié)型晶體管的所述基極端與所集電極端，所述第二端連接于所述低電壓源。13、一種單端CMOS反相器的控制方法，所述單端CMOS反相器是由一NMOS及一PMOS互相耦合而成，其特征在于，所述控制方法包括提供一偏壓電流至所述NMOS，使所述PMOS即便截止，所述NMOS的柵極電壓仍能等于所述NMOS的柵-漏極間電壓。14、如權(quán)利要求13所述的單端CMOS反相器的控制方法，其特征在于，所迷單端CMOS反相器應(yīng)用于一CMOS串聯(lián)比較器。全文摘要本發(fā)明公開了一種CMOS串聯(lián)比較器、單端COMS反相器及其各自的控制方法的控制方法；所述CMOS串聯(lián)比較器的控制方法包括所述CMOS串聯(lián)比較器包含一單端CMOS反相器，所述單端CMOS反相器是由一NMOS及一PMOS互相耦合而成，該控制方法包括提供一偏壓電流至該NMOS，以提升該CMOS串聯(lián)比較器的一共模電壓。文檔編號H03M1/34GK101488755SQ20081000069公開日2009年7月22日申請日期2008年1月14日優(yōu)先權(quán)日2008年1月14日發(fā)明者蔡明棋,陳議誠申請人:盛群半導(dǎo)體股份有限公司