專利名稱：?jiǎn)涡甭誓?shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及單斜率模數(shù)轉(zhuǎn)換器(ADC)，其尤其但未必排他地適于在 CMOS成像器的讀出電路中使用。
背景技術(shù)：
為了讀出CMOS成像器俘獲的圖像，通常將讀出電路與圖像傳感器本 身共同集成在同一芯片上，從而形成高度適于諸如移動(dòng)電話、個(gè)人數(shù)字助 理(PDA)等的移動(dòng)應(yīng)用的片上攝像機(jī)。COMS成像器的讀出電路的一個(gè) 重要部件就是用于將成像陣列的輸出轉(zhuǎn)換至數(shù)字域的模數(shù)轉(zhuǎn)換器(ADC)。 可以利用將整個(gè)成像陣列的輸出信號(hào)轉(zhuǎn)換至數(shù)字域的單個(gè)ADC來(lái)實(shí)施這種 轉(zhuǎn)換。該單通道解決方案的優(yōu)點(diǎn)在于，其確保整個(gè)成像陣列的A/D轉(zhuǎn)換一 致，并且由于只使用了單個(gè)ADC，因而其使用的芯片面積相對(duì)較小。然而， 這種ADC必須以應(yīng)用所規(guī)定的速度工作，因此對(duì)于高速應(yīng)用而言，實(shí)現(xiàn)片 上低功率ADC將會(huì)是一個(gè)挑戰(zhàn)。此外，由于必要的帶寬因更高的成像器分 辨率而提高，因而設(shè)計(jì)具有充分高的信噪比的單個(gè)ADC變得越來(lái)越困難。
至少可以通過(guò)結(jié)合多通道ADC或者結(jié)合幾個(gè)并行的ADC來(lái)克服這些 困難中的一些困難。例如，可以采用所謂的大規(guī)模并行(massive-parallel) ADC，從而為CMOS成像器的成像陣列中的每一列提供一個(gè)ADC通道。
在本領(lǐng)域中己知有很多種不同類型的ADC。最簡(jiǎn)單的構(gòu)造中的一種被 稱為數(shù)字斜坡(mmp) ADC，其中使自由運(yùn)行的二進(jìn)制計(jì)數(shù)器的輸出連接 至數(shù)模轉(zhuǎn)換器(DAC)的輸入。隨著計(jì)數(shù)器伴隨每一時(shí)鐘脈沖而向上計(jì)數(shù)， 所述DAC將輸出略高的電壓。通過(guò)比較器將該電壓與輸入電壓進(jìn)行比較。 如果輸入電壓大于DAC輸出，那么計(jì)數(shù)器將繼續(xù)正常計(jì)數(shù)。然而，最終 DAC輸出將超過(guò)輸入電壓，此時(shí)采用計(jì)數(shù)器的二進(jìn)制計(jì)數(shù)輸出更新ADC 電路輸出，并對(duì)計(jì)數(shù)器進(jìn)行復(fù)位，從而為下一輸入電壓做好準(zhǔn)備，即,，J 對(duì)計(jì)數(shù)器進(jìn)行復(fù)位并重新開(kāi)始針對(duì)下一模擬輸入信號(hào)的處理之前，DAC輸出將一直斜升到模擬輸入信號(hào)所處的電平，并輸出對(duì)應(yīng)于該電平的二進(jìn)制
數(shù)。然而，就這種類型的ADC而言，抽樣時(shí)間的變化使得其不適用于某些 應(yīng)用。此外，對(duì)于每一模擬輸入信號(hào)而言，計(jì)數(shù)器必須保持從零開(kāi)始計(jì)數(shù)。 因此，對(duì)模擬信號(hào)的抽樣相對(duì)較慢。
一種克服數(shù)字斜坡ADC的上述缺點(diǎn)的方式是采用所謂的逐次逼近 ADC。參考附圖中的圖1，逐次逼近ADC的主要部件是比較器IO和數(shù)字 控制器14，所述比較器10具有用于接收模擬輸入信號(hào)Vh和DAC 12的輸 出的輸入端。在該設(shè)計(jì)中相對(duì)于數(shù)字斜坡ADC的唯一變化就是被稱為"逐 次逼近寄存器"的特殊計(jì)數(shù)器電路。該寄存器并非按照二進(jìn)制序列向上計(jì) 數(shù)，而是通過(guò)嘗試從最高有效比特開(kāi)始并以最低有效比特結(jié)束的所有比特 值來(lái)進(jìn)行計(jì)數(shù)。在整個(gè)計(jì)數(shù)過(guò)程中，寄存器監(jiān)測(cè)比較器的輸出，以查看二 進(jìn)制計(jì)數(shù)是小于還是大于模擬信號(hào)輸入，從而對(duì)比特值進(jìn)行相應(yīng)的調(diào)整。 在這種情況下，通過(guò)數(shù)字塊14控制DAC 12，所述數(shù)字塊14試圖基于先前 的比較器輸出盡可能地逼近輸入電壓。這一公知的架構(gòu)相對(duì)而言在功率上 是高效的，并且由于與采用數(shù)字斜坡ADC的常規(guī)計(jì)數(shù)器的從零到滿的計(jì)數(shù) 序列的情況相比DAC 12能夠以大得多的步驟收斂于模擬輸入信號(hào)，因而模 擬信號(hào)的抽樣顯著加快。然而，DAC輸出取決于輸入信號(hào)，因而每一ADC 通道需要單獨(dú)的DAC。在大規(guī)模并行系統(tǒng)中，由于必須使所有的DAC匹 配以獲得一致的系統(tǒng)響應(yīng)，因而這不具有吸引力，并且這是相對(duì)困難的。
如在單斜率ADC中那樣，可以利用精確定時(shí)來(lái)替代模擬斜坡電路和數(shù) 字計(jì)數(shù)器，從而完全避免DAC的使用。參考圖2，其示出了已知的單斜率 大規(guī)模并行ADC架構(gòu)，對(duì)于成像陣列的每一列，該架構(gòu)包括比較器10a、
10b、 10c，所述比較器具有用于接收相應(yīng)的模擬輸入信號(hào)Vin和運(yùn)放電路或
斜坡發(fā)生器16的輸出的輸入端。將每一比較器10的輸出提供給相應(yīng)的鎖 存器和數(shù)字控制模塊18a、 18b、 18c，以生成相應(yīng)的數(shù)字輸出。將數(shù)字計(jì)數(shù) 器20的輸出連接至每一鎖存器和數(shù)字控制模塊18。
斜坡發(fā)生器16生成鋸齒波形，然后通過(guò)相應(yīng)的比較器10對(duì)所述鋸齒 波形與模擬輸入Vin進(jìn)行比較。通過(guò)以精確頻率方波(通常來(lái)自晶體振蕩器) 為時(shí)鐘的數(shù)字計(jì)數(shù)器20測(cè)量所述鋸齒波形超過(guò)輸入信號(hào)電壓所用的時(shí)間。 當(dāng)輸入電壓Vin大于斜坡發(fā)生器輸出時(shí)，允許斜坡發(fā)生器16以線性方式對(duì)
5其電容器進(jìn)行充電。同時(shí)，計(jì)數(shù)器20以精確時(shí)鐘頻率所固定的速率向上計(jì) 數(shù)。當(dāng)電容器達(dá)到最大輸入電壓水平(對(duì)應(yīng)于塊20的最大計(jì)數(shù)器值)時(shí)， 生成最終輸出，并對(duì)電容器進(jìn)行放電，使其返回至零，響應(yīng)于此而使計(jì)數(shù) 器20清零，并允許斜坡發(fā)生器16使電壓再次斜升。
上述架構(gòu)通過(guò)使用中央斜坡發(fā)生器16和數(shù)字計(jì)數(shù)器20而實(shí)現(xiàn)了大量 并行通道的使用，可以將所述中央斜坡發(fā)生器16和數(shù)字計(jì)數(shù)器20連接至 大量比較器10和數(shù)字鎖存器18。這種方法的優(yōu)點(diǎn)在于，每一ADC通道所 需的電路的量相對(duì)較低，主要地只是比較器10和鎖存器18。這對(duì)于CMOS 成像器中的應(yīng)用而言非常重要，其中每一ADC通道必須安裝在像素間距寬 度之內(nèi)。此外，由于每個(gè)通道中唯一的模擬部件為比較器，因而確保所有 ADC通道的傳遞函數(shù)一致是相對(duì)容易的。理論上，只有比較器偏差可能引 起非一致性，并且這可以利用動(dòng)態(tài)偏差抵消技術(shù)來(lái)降低。尤其出于這些原 因，所謂的列并行ADC架構(gòu)才大多采用單斜率ADC。然而，單斜率架構(gòu) 的主要缺點(diǎn)在于，其速度相對(duì)較慢，這導(dǎo)致相對(duì)較高的功耗。對(duì)于每一 ADC 通道，n位A/D轉(zhuǎn)換要進(jìn)行2n次比較器判決。對(duì)比較器操作的詳細(xì)分析表 明，采用前置放大器和再生鎖存器(regenerative latch)來(lái)實(shí)現(xiàn)所述比較器 是最有效的，其中再生鎖存器消耗了大部分功率。在鎖存器中，功耗與每 單位時(shí)間的比較器判決的數(shù)量成比例。更一般而言，常規(guī)的大規(guī)模并行ADC 將包含大量的比較器，所述比較器將消耗所述ADC所需功率中的大部分。 因而，降低比較器功耗對(duì)于降低ADC功耗是非常關(guān)鍵的。換言之，有利的 是使比較器判決的數(shù)量降至最低，以便使功耗降至最低。
盡管上述逐次逼近ADC能夠僅采用n個(gè)比較器判決來(lái)執(zhí)行n位A/D轉(zhuǎn) 換，從而與已知的單斜率架構(gòu)相比，能夠使其在功率上更加高效，但是對(duì) 每一 ADC通道的DAC的要求使得其在大規(guī)模并行系統(tǒng)中的使用并不具有 吸引力，因?yàn)槿缟纤觯仨毷顾械腄AC匹配，從而獲得一致的系統(tǒng)響 應(yīng)，而且這是困難的。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種ADC，其在功率上比常規(guī)的單斜率 ADC更加高效，但是其不要求如在常規(guī)逐次逼近ADC中所要求的那樣為
6每一 ADC通道提供獨(dú)立的DAC。
根據(jù)本發(fā)明，提供一種具有輸入范圍的模數(shù)轉(zhuǎn)換器(ADC)，所述ADC 包括用于接收模擬輸入信號(hào)的裝置、用于生成覆蓋所述輸入范圍的至少部 分非重疊的子范圍的多個(gè)斜坡信號(hào)的斜坡生成裝置、用于選擇所述斜坡信 號(hào)中的子范圍包括所述模擬輸入信號(hào)的值的斜坡信號(hào)的選擇裝置、用于將 所述模擬輸入信號(hào)與所述選擇的斜坡信號(hào)進(jìn)行比較的比較器、以及在所述 比較器的控制下工作從而輸出所述模擬輸入信號(hào)的數(shù)字表示的裝置。
因而，與常規(guī)單斜率ADC相比，根據(jù)本發(fā)明的ADC能夠使所述模擬 輸入信號(hào)更快地收斂在斜坡發(fā)生器輸出上，因?yàn)閷?duì)于每一 比較過(guò)程而言， 所述斜坡信號(hào)未必一定從零開(kāi)始。因此，能夠在不需要為每一 ADC通道提 供DAC的情況下實(shí)現(xiàn)在功率上更加高效的ADC。
根據(jù)本發(fā)明，還提供一種對(duì)模擬輸入信號(hào)執(zhí)行模數(shù)轉(zhuǎn)換的方法，所述 方法包括接收模擬輸入信號(hào)，生成覆蓋所述輸入范圍的至少部分非重疊的 子范圍的多個(gè)斜坡信號(hào)，選擇所述斜坡信號(hào)中的子范圍包括所述模擬輸入 信號(hào)的值的斜坡信號(hào)，比較所述模擬輸入信號(hào)和所述選擇的斜坡信號(hào)，以 及輸出所述模擬輸入信號(hào)的數(shù)字表示。
優(yōu)選地，所述ADC包括單斜率ADC，其中所述斜坡信號(hào)的所述子范 圍中的每一個(gè)基本上不重疊。優(yōu)選提供獨(dú)立的斜坡發(fā)生器，以生成每一個(gè) 斜坡信號(hào)。每一個(gè)斜坡發(fā)生器可以包括數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器被配 置為使其輸出電壓逐步斜升。在這種情況下，使所述DAC有利地匹配，從 而獲得基本上一致的系統(tǒng)響應(yīng)。在可選實(shí)施例中，可以使用單個(gè)"粗略" 電阻梯(resistor ladder),將生成相應(yīng)的斜坡信號(hào)的多個(gè)精細(xì)電阻梯連接至 所述"粗略"電阻梯。采用這種共享電阻梯的優(yōu)點(diǎn)在于，自動(dòng)確保了DAC 的匹配。
在優(yōu)選實(shí)施例中，在所述斜坡生成裝置的輸出和用于接收所述選擇的 斜坡信號(hào)的比較器輸入之間提供切換裝置，所述切換裝置被配置為從所述 斜坡生成裝置的所述輸出當(dāng)中有選擇地將所述選擇的斜坡信號(hào)連接至所述 比較器輸入。所述用于輸出所述模擬輸入信號(hào)的數(shù)字表示的裝置有利地包 括數(shù)字鎖存器和計(jì)數(shù)器裝置，并且所述切換開(kāi)關(guān)優(yōu)選處于所述數(shù)字鎖存器 和計(jì)數(shù)器裝置的輸出的控制之下。在優(yōu)選實(shí)施例中，通過(guò)比較每一個(gè)斜坡信號(hào)的最大斜坡電壓和所述模 擬輸入信號(hào)來(lái)確定包括所述模擬輸入信號(hào)的值的斜坡信號(hào)。
本發(fā)明擴(kuò)展至一種CMOS圖像傳感器，其包括按照具有行和列的矩陣 的形式設(shè)置的多個(gè)像素以及至少一個(gè)用于讀出由所述像素生成的電信號(hào)的 讀出電路，所述讀出電路包括至少一個(gè)具有輸入范圍的模數(shù)轉(zhuǎn)換器(ADC)， 所述ADC包括用于接收來(lái)自像素的電信號(hào)的裝置、用于生成覆蓋所述輸入 范圍的至少部分非重疊的子范圍的多個(gè)斜坡信號(hào)的斜坡生成裝置、選擇所 述斜坡信號(hào)中的子范圍包括所述電信號(hào)的值的斜坡信號(hào)的選擇裝置、用于 比較所述電信號(hào)和所述選擇的斜坡信號(hào)的比較器、以及在所述比較器的控 制下工作從而輸出所述電信號(hào)的數(shù)字表示的裝置。
在優(yōu)選實(shí)施例中，所述CMOS圖像傳感器包括多個(gè)讀出電路，每一個(gè) 讀出電路包括如上限定的ADC。在本發(fā)明的一個(gè)示例性實(shí)施例中，所述矩 陣的每一列可以共享讀出電路，其中每一個(gè)讀出電路包括如上限定的ADC。
參考本文所描述的實(shí)施例，本發(fā)明的這些和其他方面將變得明了且得 到闡述。


現(xiàn)在將僅通過(guò)舉例的方式并參考附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明，其
中
圖1是示出根據(jù)現(xiàn)有技術(shù)的逐次逼近ADC的主要部件的示意性方框
圖2是示出根據(jù)現(xiàn)有技術(shù)的單斜率大規(guī)模并行ADC架構(gòu)的主要部件的 示意性方框圖3是示意性地示出根據(jù)本發(fā)明的示例性實(shí)施例的多斜坡單斜率ADC 架構(gòu)的原理的時(shí)序圖；以及
圖4是示出根據(jù)本發(fā)明的示例性實(shí)施例的多斜坡單斜率ADC架構(gòu)的主 要部件的示意性方框圖。
具體實(shí)施例方式
因而，如上所述，與常規(guī)單斜率ADC相關(guān)的主要問(wèn)題之一是執(zhí)行模擬
8輸入信號(hào)與斜坡電壓的比較要用去相對(duì)較長(zhǎng)的時(shí)間。因此，為了根據(jù)本發(fā)
明的示例性實(shí)施例加速該比較過(guò)程，將用若干(例如4個(gè))較小的斜坡信 號(hào)來(lái)取代單個(gè)斜坡信號(hào)，所述若干個(gè)較小的斜坡信號(hào)包括整個(gè)輸入范圍的 非重疊子范圍。在附圖中的圖3中示出了這一原理。如果能夠相對(duì)較快地 確定輸入信號(hào)屬于哪一個(gè)斜坡信號(hào)，即，模擬輸入電壓落在由所述若干斜 坡信號(hào)限定的多個(gè)電壓范圍中的哪一個(gè)電壓范圍內(nèi)，那么可以通過(guò)同時(shí)運(yùn) 行所述若干斜坡信號(hào)，將正確的斜坡信號(hào)連接至每一 比較器并對(duì)幾個(gè)模擬 輸入信號(hào)同時(shí)執(zhí)行比較過(guò)程，而使比較輸入信號(hào)與斜坡信號(hào)所用去的時(shí)間 降低n倍(其中，n是斜坡信號(hào)的數(shù)量)。
這種方法非常適于在上述大規(guī)模并行ADC架構(gòu)中使用，如附圖中的圖 4所示。如圖所示，根據(jù)本發(fā)明的示例性實(shí)施例的列讀出電路40包括比較 器41，所述比較器41具有用于接收模擬輸入信號(hào)Vin的第一輸入端和用于 接收選定的斜坡信號(hào)V，p^4的第二輸入端。將所述比較器的輸出連接至 數(shù)字鎖存器和計(jì)數(shù)器模塊42，如在常規(guī)大規(guī)模并行單斜率ADC架構(gòu)中那 樣。
提供由四個(gè)匹配的DAC構(gòu)成的組44，以生成四個(gè)相應(yīng)的斜坡信號(hào)。通 過(guò)與上文參考數(shù)字斜坡ADC描述的的方式相類似的方式生成斜坡信號(hào)，即， 從斜坡信號(hào)的相應(yīng)子范圍的最低電壓開(kāi)始，利用每一時(shí)鐘脈沖，使相應(yīng)的 DAC輸出稍高的電壓，直到其達(dá)到相應(yīng)子范圍的最高電壓為止。因而，居 中(centrally)生成斜坡信號(hào)，并將其分配給所有的ADC通道46。
在A/D轉(zhuǎn)換過(guò)程的第一階段中，每一通道必須確定模擬輸入信號(hào)的電 壓落在其中的電壓范圍(即，整個(gè)輸入范圍的子范圍)。這可以通過(guò)將每一 限定的子范圍的最大斜坡電壓放在斜坡輸出46中的每一上，并將這些電壓 與每一通道(即，在該示例性實(shí)施例中，用于成像矩陣中的每一列的一個(gè) 通道)內(nèi)的輸入信號(hào)進(jìn)行比較來(lái)實(shí)現(xiàn)?；谠撨^(guò)程的結(jié)果，將每一ADC通 道的比較器通過(guò)切換開(kāi)關(guān)48連接至相應(yīng)的斜坡輸出。在可選實(shí)施例中，可 能更優(yōu)選的是通過(guò)斜坡輸出之一輸出每一子斜坡的最大斜坡電壓，從而引 起另一 "粗略的"單斜率A/D轉(zhuǎn)換。在將這一 "粗略的"A/D轉(zhuǎn)換的結(jié)果 存儲(chǔ)在數(shù)字存儲(chǔ)器中之后，切換開(kāi)關(guān)48將比較器連接至相應(yīng)的子斜坡，從 而避免引入任何可能誤觸發(fā)比較器的切換瞬變。在A/D轉(zhuǎn)換過(guò)程的第二階段中，利用并行運(yùn)行的所有斜坡電壓執(zhí)行單 斜率A/D轉(zhuǎn)換。按照與(如上所述的)常規(guī)單斜率ADC架構(gòu)中相同的方式 執(zhí)行A/D轉(zhuǎn)換，但是采用了較小的子范圍的斜坡信號(hào)而不是限定了整個(gè)輸 入范圍的斜坡信號(hào)。
所提出的方法能夠降低列級(jí)別上的比較器的功耗，尤其在高分辨率成 像器中，因?yàn)橛写罅康牧卸沟眠@格外具有吸引力。
應(yīng)當(dāng)注意，上述實(shí)施例對(duì)本發(fā)明進(jìn)行了舉例說(shuō)明，而不是限制本發(fā)明， 并且本領(lǐng)域技術(shù)人員能夠在不背離由所附權(quán)利要求書所限定的本發(fā)明的范 圍的情況下設(shè)計(jì)出很多可選的實(shí)施例。在權(quán)利要求書中，不應(yīng)將任何放置 在括號(hào)內(nèi)的附圖標(biāo)記視為是對(duì)權(quán)利要求的限制。詞"包括"等不排除還存 在任何權(quán)利要求或整個(gè)說(shuō)明書所列之外的元件或步驟。對(duì)元件的單數(shù)引用 不排除對(duì)這種元件的復(fù)數(shù)引用，反之亦然。可以利用包括若干不同元件的 硬件，以及利用適當(dāng)編程的計(jì)算機(jī)來(lái)實(shí)現(xiàn)本發(fā)明。在列舉若干裝置的設(shè)備 權(quán)利要求中，這些裝置中的幾個(gè)可以通過(guò)同一件硬件來(lái)實(shí)施。在相互不同 的從屬權(quán)利要求中記載特定措施的事實(shí)并不表示不能有利地采用這些措施 的組合。
權(quán)利要求
1、根據(jù)本發(fā)明，提供一種具有輸入范圍的模數(shù)轉(zhuǎn)換器(40)(ADC)，所述ADC包括用于接收模擬輸入信號(hào)(Vin)的裝置、用于生成覆蓋所述輸入范圍的至少部分非重疊的子范圍的多個(gè)斜坡信號(hào)(Vramp)的斜坡生成裝置(44)、用于選擇所述斜坡信號(hào)中的子范圍包括所述模擬輸入信號(hào)的值的一個(gè)斜坡信號(hào)的選擇裝置(48)、用于將所述模擬輸入信號(hào)(Vin)與所述選擇的斜坡信號(hào)(Vramp)進(jìn)行比較的比較器(41)、以及在所述比較器(41)的控制下工作從而輸出所述模擬輸入信號(hào)的數(shù)字表示的裝置(42)。
2、 根據(jù)權(quán)利要求1所述的ADC，其包括單斜率ADC，其中所述斜坡 信號(hào)的所述子范圍中的每一個(gè)基本上不重疊。
3、 根據(jù)權(quán)利要求1所述的ADC，其中提供獨(dú)立的斜坡發(fā)生器，以生成 每一個(gè)斜坡信號(hào)。
4、 根據(jù)權(quán)利要求3所述的ADC，其中每一個(gè)斜坡發(fā)生器包括數(shù)模轉(zhuǎn)換 器，所述數(shù)模轉(zhuǎn)換器被配置為使其輸出電壓逐步斜升。
5、 根據(jù)權(quán)利要求4所述的ADC，其中使所述DAC匹配。
6、 根據(jù)權(quán)利要求1所述的ADC，其中在所述斜坡生成裝置(44)的輸 出和用于接收所述選擇的斜坡信號(hào)的比較器輸入之間提供切換裝置(48)， 所述切換裝置(48)被配置為從所述斜坡生成裝置(44)的所述輸出當(dāng)中 有選擇地將所述選擇的斜坡信號(hào)連接至所述比較器輸入。
7、 根據(jù)權(quán)利要求6所述的ADC，其中所述用于輸出所述模擬輸入信號(hào) 的數(shù)字表示的裝置(42)有利地包括數(shù)字鎖存器和計(jì)數(shù)器裝置，并且所述 切換幵關(guān)(48)處于所述數(shù)字鎖存器和計(jì)數(shù)器裝置(42)的輸出的控制之 下。
8、 根據(jù)權(quán)利要求1所述的ADC，其中通過(guò)比較每一個(gè)斜坡信號(hào)的最大 斜坡電壓和所述模擬輸入信號(hào)來(lái)確定包括所述模擬輸入信號(hào)的值的斜坡信 號(hào)。
9、 一種對(duì)模擬輸入信號(hào)執(zhí)行模數(shù)轉(zhuǎn)換的方法，所述方法包括接收模擬 輸入信號(hào)，生成覆蓋所述輸入范圍的至少部分非重疊的子范圍的多個(gè)斜坡 信號(hào)，選擇所述斜坡信號(hào)中的子范圍包括所述模擬輸入信號(hào)的值的一個(gè)斜 坡信號(hào)，比較所述模擬輸入信號(hào)和所述選擇的斜坡信號(hào)，以及輸出所述模 擬輸入信號(hào)的數(shù)字表示。
10、 一種CMOS圖像傳感器，包括按照具有行和列的矩陣的形式設(shè)置 的多個(gè)像素以及至少一個(gè)用于讀出由所述像素生成的電信號(hào)的讀出電路(40)，所述讀出電路包括至少一個(gè)具有輸入范圍的模數(shù)轉(zhuǎn)換器(ADC)， 所述ADC包括用于接收來(lái)自像素的電信號(hào)的裝置、用于生成覆蓋所述輸入 范圍的至少部分非重疊的子范圍的多個(gè)斜坡信號(hào)的斜坡生成裝置(44)、用 于選擇所述斜坡信號(hào)中的子范圍包括所述電信號(hào)的值的一個(gè)斜坡信號(hào)的選 擇裝置(48)、用于比較所述電信號(hào)和所述選擇的斜坡信號(hào)的比較器(41)、 以及在所述比較器(41)的控制下工作從而輸出所述電信號(hào)的數(shù)字表示的 裝置(42)。
11、 根據(jù)權(quán)利要求10所述的CMOS圖像傳感器，包括多個(gè)讀出電路， 每一個(gè)讀出電路包括根據(jù)權(quán)利要求1所述的ADC。
12、 根據(jù)權(quán)利要求10所述的CMOS圖像傳感器，其中所述矩陣中的每 一列共享讀出電路(40)，并且其中每一個(gè)讀出電路(40)包括根據(jù)權(quán)利要 求1所述的ADC。
全文摘要
一種單斜率ADC，其尤其適用于CMOS成像器的讀出電路中的大規(guī)模并行ADC架構(gòu)。生成多個(gè)斜坡信號(hào)，所述多個(gè)斜坡信號(hào)限定整個(gè)輸入范圍的非重疊的子范圍。對(duì)于每一ADC通道而言，確定所述輸入信號(hào)的電壓落在其中的子范圍，并選擇相應(yīng)的斜坡信號(hào)以在A/D轉(zhuǎn)換中使用。因而，能夠提高A/D轉(zhuǎn)化過(guò)程的速度，并降低功耗。
文檔編號(hào)H03M1/18GK101512905SQ200780031881
公開(kāi)日2009年8月19日 申請(qǐng)日期2007年8月22日 優(yōu)先權(quán)日2006年8月31日
發(fā)明者A·J·P·特烏維森, A·J·梅爾若普, J·H·赫伊吉森, M·F·斯諾伊吉 申請(qǐng)人:皇家飛利浦電子股份有限公司