專利名稱：運算放大器的制作方法
技術領域：
本發(fā)明涉及驅動負載部的運算放大器。
背景技術：
以往，在驅動負載部的負反饋運算放大器、例如開關電容放大器 中，存在由于反饋增益的變化、負載部內(nèi)的負載元件的溫度變化或替 換，與運算放大器的輸出側連接的負載部的電容值發(fā)生變化而使系統(tǒng)
變得不穩(wěn)定這樣的課題。因此，進行了使電路余量(margin)增大、 考慮了確保系統(tǒng)安全性的最差條件的設計，但其結果，存在電路的高 速性損失、或者功耗增加這樣的問題。
作為其改善對策，例如如專利文獻1所記載那樣，已知如下的技 術在運算放大器具有的第一級運算放大級與第二級運算放大級之間， 新設置具有相位補償用電容以及相位補償用電阻的相位調整電路，使 得能夠從外部變更上述相位補償用電容的電容值和上述相位補償用電 阻的電阻值來調整運算放大器的相位余量。在該技術中，通過調整相
位余量來確保最佳的相位余量，防止運算放大器的輸出的振鈴 (ringing)或振蕩，通過提高運算放大器自身的特性來實現(xiàn)高速化。 另外，以往，例如如專利文獻2所記載那樣，已知如下的技術 在負載部內(nèi)新設置與運算放大器所驅動的負載部內(nèi)的負載元件對應的
下，通過調整該電阻元件的電阻值來實現(xiàn)高速化。在該技術中，調整 上述電阻元件的電阻值，以使負反饋給運算放大器的反饋級的時間常 數(shù)與上述運算放大器所驅動的負載部的時間常數(shù)相等，從而使該運算 放大器的響應速度最佳化，能夠發(fā)揮運算放大器自身所具有的特性， 從而實現(xiàn)高速化。專利文獻1:日本特開2004- 120564號^〉才艮 專利文獻2:日本特開2002 - 190721號公報

發(fā)明內(nèi)容
通常，具有兩個極點的運算放大器的傳遞函數(shù)A。用下面的式(1 ) 來表示。
式(1):
(l + " )(l + 5/ ) 在上述的式(l)中，A為運算放大器的直流增益，運算放大器的
相位余量是由作為主極點的COpl與作為第二極點的COp2的位置關系來決 定的。具體而言，上述主極點C0pl與上述第二極點C0p2的位置越近，相 位余量越減少，上述主極點0^與上述第二極點COp2的位置越遠，相位 余量越增加。
圖17示出應用了上述專利文獻l所記載的技術的以往的兩級運算 放大器的整體結構的電路圖。
在該圖中，兩級運算放大器1700包括第一級運算放大級150、第 二級運算放大級160和相位調整電^各170。上述相位調整電路170配 置在上述第一級運算放大級150與上述第二級運算放大級160之間， 在其內(nèi)部具有相位補償用電容171和相位補償用電阻172。
在具有以上述圖17為代表的相位調整電路的運算放大器中，傳遞 函數(shù)A。用以下的式(2)來表示，在傳遞函數(shù)中具有零點(Dz。
式(2):
穆=~~爭s —)
(1 + W )(l + Wwp2)
眾所周知，在上述的式(2)中，運算放大器的相位余量是由極點
C0pl、 C0p2 與零點COz的位置關系來決定的。
以階躍響應為代表的運算放大器的瞬態(tài)響應通常由該運算放大器
的相位余量來決定，其相位余量的最佳值的范圍為45。~60。。當運算放大器的相位余量在上述范圍以下時，在瞬態(tài)響應中發(fā)生振鈴
(ringing )或過沖(overshoot)，瞬態(tài)響應的穩(wěn)定時間(settling time ) 變慢。另外，當相位余量在上述范圍以上時，雖然在瞬態(tài)響應中過沖 沒有產(chǎn)生，但瞬態(tài)響應為過阻尼，成為穩(wěn)定時間變慢的主要原因。因 此，在運算放大器的設計中，優(yōu)選考慮到制造偏差的影響、振蕩的可 能性等原因，將相位余量的值確保在60。以上來進行設計。
在上述專利文獻1所記載的技術中，為了抵消其制造工藝的變動， 做成為可從外部變更相位補償用電容的電容值或相位補償用電阻的電
阻值，從而在制造出運算放大器之后將零點COz最佳化為最難以引起振
蕩的值來調整相位余量。
以往，在為圖18的套筒式級聯(lián)型(Telescopic cascade type )的一 級運算放大器的情況下，假設是理想的一級運算放大器，則在其傳遞 函數(shù)中僅包含主極點copl,其相位不會超過90°，相位余量總是為90° 以上。另外，在實際的運算放大器中，即使包含了第二極點cop2,該第 二極點cop2也是由寄生電容產(chǎn)生的寄生極點，或者產(chǎn)生在距離原點非 常遠的位置。進而，在一級運算放大器中，與一級運算放大器連接的 負載部的電容值越大，主極點ov越靠近原點側，通過使主極點copl 與第二極點cop2的位置遠離來保證系統(tǒng)的穩(wěn)定性。這樣，以往在瞬態(tài) 響應中不會發(fā)生振鈴或過沖，所以在一級運算放大器中未設置相位調 整電路。
但是，如上所述， 一級運算放大器的相位余量根據(jù)該一級運算放 大器所驅動的負載部的電容值而發(fā)生變化，所以在負載部的電容值過 大的情況下，存在相位余量相對于最佳值而變得過大，瞬態(tài)響應的速 度劣化而使穩(wěn)定時間變慢這樣的課題。
因此，考慮到采用專利文獻1所記載的技術來調整一級運算放大 器的相位余量，但在上述專利文獻1所記載的技術中，以應用于多級 運算放大器為前提，在第一級運算放大級150與第2級運算放大級160 之間設置相位調整電路170，無法將該電路結構挪用到一級運算放大 器。另一方面，在專利文獻2所記載的技術中，通過使運算放大器的 響應速度最佳化來實現(xiàn)高速化，而并非通過提高該運算放大器自身的 特性而將相位余量設定為最佳值。另外，為了保證由負載部的電容值 變動而引起的穩(wěn)定性的影響，需要在負載部內(nèi)還具有發(fā)揮與相位補償 用電阻同樣的作用的電阻元件，在運算放大器所驅動的負載部中不能 使用通用的元件，具有該負載部的運算放大器的用途將會非常受限。
本發(fā)明是著眼于上述課題而完成的，其目的在于提供一種一級運 算放大器也能夠應用的相位調整電路，而且，通過做成為可提高運算 放大器自身的特性來調整相位余量，即使在瞬態(tài)響應發(fā)生了劣化的情 況下也能實現(xiàn)高速的穩(wěn)定特性。
為了達到上述目的，在本發(fā)明中，在具有放大信號的運算放大級 的運算放大器中，在上述運算放大級的輸入輸出之間新設置具有負反 饋連接的反饋電容和與上述反饋電容串聯(lián)連接的電阻部的相位調整電 路，形成可通過調整上述電阻部的電阻值來調整運算放大器的相位余 量的結構。
具體而言，本發(fā)明的運算放大器的特征在于，包括運算放大級， 對信號進行放大；采樣電容，與上述運算放大級的輸入側連接；負載 部，利用上述運算放大級的輸出信號而被驅動；以及相位調整電路，
負反饋連接的反饋電容，其中，上述相位調整電路具有與上述負反饋 電容串聯(lián)連接的電阻部。
本發(fā)明的特征在于，在上述運算放大器中，上述電阻部配置在上 述運算放大級的輸出側與上述反饋電容之間。
本發(fā)明的特征在于，在上述運算放大器中，上述電阻部配置在上 述反饋電容與上述運算放大級的輸入側之間。
本發(fā)明的特征在于，在上述運算放大器中，上述負載部連接在上 述電阻部與上述反々貴電容之間。
本發(fā)明的特征在于，在上述運算放大器中，上述電阻部配置在上 述運算放大級的輸出側與上述反饋電容之間、和上述反饋電容與上述運算放大級的輸入側之間的至少 一 處。
本發(fā)明的特征在于，在上述運算放大器中，上述運算放大級的輸 入側具有正相輸入端子以及反相輸入端子，上述運算放大級的輸出側 具有正相輸出端子以及反相輸出端子，上述相位調整電路包括第一相 位調整電路和的第二相位調整電路，上述第一相位調整電路位于上述 反相輸出端子與上述正相輸入端子之間，具有負反饋連接的反饋電容
和與該負反饋電容串聯(lián)連接的電阻部；上述第二相位調整電路位于上
述正相輸出端子與上述反相輸入端子之間，具有負反饋連接的反饋電 容和與該反饋電容串聯(lián)連接的電阻部。
本發(fā)明的特征在于，在上述運算放大器中，上述運算放大級的輸 入側具有正相輸入端子以及反相輸入端子，上述運算放大級的輸出側 具有輸出端子，上述相位調整電路配置在上述輸出端子與上述反相輸
入端子之間。
本發(fā)明的特征在于，在上述運算放大器中，上述電阻部具有晶體 管，上述電阻部的電阻值為上述晶體管的導通電阻。
本發(fā)明在上述運算放大器中，其特征在于，上述電阻部是其電阻 值變化的可變電阻部。
本發(fā)明的特征在于，在上述運算放大器中，上述可變電阻部具有 電阻值不同的多個電阻元件和開關，通過切換上述開關來變更上述多 個電阻元件的組合，從而使其電阻值變化。
本發(fā)明的特征在于，在上述運算放大器中，上述可變電阻部具有 導通電阻不同的多個開關，通過切換上述多個開關來變更它們的組合， 從而使其電阻值變化。
本發(fā)明的特征在于，在上述運算放大器中，上述開關是MOS開關，變化。
本發(fā)明的特征在于，在上述運算放大器中，上述MOS開關的導通 電阻根據(jù)MOS晶體管的柵極電壓值而發(fā)生變化，上述可變電阻部的電 阻值根據(jù)上述柵極電壓值的變化而發(fā)生變化。本發(fā)明的特征在于，在上述運算放大器中，上述MOS開關的導通
電阻根據(jù)MOS晶體管的背柵電壓值而發(fā)生變化，上述可變電阻部的電 壓值根據(jù)上述背柵電壓值的變化而發(fā)生變化。
本發(fā)明的特征在于，在上述運算放大器中，上述電阻部由雙極型
晶體管構成。
如上所述，在本發(fā)明中，在運算放大級的輸入輸出之間設置有串 聯(lián)連接有反饋電容和電阻部的相位調整電路，所以即使是僅具有一級 的運算放大級的一級運算放大器，也可以調整相位，并且在運算放大 器所驅動的負載部的電容值增大、相位余量過量地增加時，可通過增 大相位調整電路內(nèi)的電阻部的電阻值來減少相位余量并調整在最佳值 的范圍內(nèi)。
如上所述，根據(jù)本發(fā)明，在運算放大級的輸入輸出之間設置了串 聯(lián)連接有反饋電容和電阻部的相位調整電路，并利用該相位調整電路 將運算放大器的相位余量調整在最佳值的范圍內(nèi)，所以即使在瞬態(tài)響 應劣化的情況下，也能夠實現(xiàn)高速的穩(wěn)定特性。


圖1是示出本發(fā)明第一實施方式的運算放大器中的整體結構的電路圖。
圖2是示出本發(fā)明第一實施方式的運算放大器中的反饋環(huán)的切斷的圖。
圖3是示出本發(fā)明第一實施方式的運算放大器中的小信號等效電
路的整體結構的電路圖。
圖4是本發(fā)明第一實施方式的運算放大器的變形例。
圖5是本發(fā)明第一實施方式的運算放大器的另一變形例。
圖6是示出以往的全差動式的折疊(folded)型的一級運算放大器
的電路結構的電路圖。
圖7是示出本發(fā)明的具有單端型的運算放大級的運算放大器的整
體結構的電路圖。圖8例。
圖9是示出以往的單端輸出型的套筒式級聯(lián)類型的一級運算放大 器的電路結構的電路圖。
圖10是示出以往的單端輸出型的折疊型的一級運算放大器的電 路結構的電路圖。
圖11是示出本發(fā)明的第二實施方式的運算放大器中的整體結構 的電^各圖。
圖12是本發(fā)明的第二實施方式的運算放大器的變形例。 圖13是本發(fā)明的第二實施方式的運算放大器的另一變形例。 圖14是示出本發(fā)明的第三實施方式的運算放大器中的整體結構 的電路圖。
圖15是本發(fā)明的第三實施方式的運算放大器的變形例。 圖16是示出本發(fā)明的其他運算放大器的整體結構的電路圖。 圖17是示出以往的具有相位調整電路的兩級運算放大器的整體 結構的電路圖。
圖18是示出以往的全差動型的套筒式級聯(lián)型的一級運算放大器 的電路結構的電路圖。
標號i兌明
10運算放大器(運算放大級)
11反相輸出端子
12正相輸出端子
21正相輸入端子
22反相輸入端子
30、 31電阻元件(電阻部)
32、 33負載電容(負載部)
34、 35反饋電容
36、 37采樣電容100、 110相位調整電路
cf反饋電容的電容值
cs采樣電容的電容值
Cr^負載電容的電容值
R。電阻元件的電阻值
gm運算放大器的互導值
r。運算放大器內(nèi)的電阻元件的電阻值
400、 401、 403、 404、 405、 406可變電阻部
402柵極電壓控制電路
407基板控制電路
410電阻選#^(言號
具體實施例方式
以下，根據(jù)附圖對本發(fā)明的實施方式的運算放大器進行說明。 (第一實施方式)
圖1是示出本發(fā)明的第一實施方式的運算放大器的整體結構的電路圖。
在該圖中，IO是全差動型的運算放大器(運算放大級)，上述運 算放大器IO在其輸入側具有正相輸入端子21以及反相輸入端子22, 并且在其輸出側具有正相輸出端子12以及反相輸出端子11。在上述 運算放大器10的輸入側連接有采樣電容36、 37,在輸出側連接有負 載電容(負載部)32、 33,利用來自上述運算放大器10的輸出信號來 ii^亍馬區(qū)動。
在上述運算放大器10的反相輸出端子11與正相輸入端子21之 間，設置具有負反饋連接的反饋電容34和與該反饋電容34串聯(lián)連接 的電阻元件(電阻部)30的第一相位調整電^各100。另外，在上述運 算放大器10的正相輸出端子12與反相輸入端子22之間，設置具有負 反饋連接的反饋電容35和與該反饋電容35串聯(lián)連接的電阻元件(電 阻部)31的第二相位調整電路110。在此，為了討論上述運算放大器的穩(wěn)定性而求出開環(huán)傳遞函數(shù)。 此時，設上述運算放大器10由圖18所示的通常的全差動型運算放大 器即套筒式級聯(lián)型的一級運算放大器構成。
在圖1中，如圖2所示那樣，在運算放大器10的輸入側的斷點a、 P處，切斷由第一相位調整電路100、第二相位調整電路110構成的兩 個反饋環(huán)，從而可使用圖3的小信號等效電路表示圖1的運算放大器。
在圖3的小信號等效電路中，開環(huán)傳遞系數(shù)"A廣V,。。p/Vx，，用以下 的式(3)來表示。此外，在以下的式子中，Cs為采樣電容的電容值， CL為負載電容的電容值，Cf為反饋電容的電容值，R。為電阻元件的電 阻值。另外，r。為運算放大器10內(nèi)的電阻元件的電阻值，gm為運算放 大器10的互導值。
式(3):
^ w 二e,___— gwr。_ CSC^
C,+C, (l + "CR。 + 0。 + CV。) + QCT。r。) ，C=^^
在上述式(3)中，通常r?！怠礡。，所以可以將式(3)近似為以下 的式(4)。 式(4):
另外，如果將具有兩個極點C0pl、 C0p2的運算放大器的開環(huán)傳遞函
數(shù)廣義化，則可以用以下的式(5)來表示。 式(5):
= , "。
c, + c7 (i +w )(i + " 2)
在上述式(5)中， 一級運算放大器的主極點ov與第二極點cop2 的關系為cop2〉〉copl,所以可以將式(5)近似為式(6)。 式(6 ):c
c。 + c
5" 產(chǎn)
1 + W +
在此，如果對根據(jù)圖3的小信號等效電路計算出的式(4)和廣義 化而得到的式(6)進行比較，則如以下的式(7)所示，可以得到圖
3的小信號等效電路的主極點COpl的值和第二極點C0p2的值。
式(7):
1 1
pi
r。(Q+c)
P2
廣
凡
在上述式(7 )中，當r。>〉R。時，cop2 cOpi成立，所以表示出式(4 )
的有效性。
在此，如果在式(5)中代入式(7)的copl、 C0p2的值，則可以用 以下的式(8) 式(8):
栃
c + c
(l +氣(C丄+C))
1 + w
V
c丄c
另外，在未設置相位調整電路時的開環(huán)傳遞函數(shù)A中，在上述式 (8)中R。 = 0，用以下的式(9)來表示。 式(9):
& 7W O
如果對上述式(8)與式(9)進行比較，則通過在相位調整電路 內(nèi)設置電阻元件，由于該電阻元件的電阻值R。而在運算放大器的開環(huán) 傳遞函數(shù)中產(chǎn)生第二極點cop2，運算放大器的相位余量減少。
如上所述，在圖1所示的本實施方式的運算放大器中，通過在具 有由運算放大器10構成的一級的運算放大級的運算放大器的內(nèi)部設 置第一以及第二相位調整電^各100、 110而^f吏負載電^各32、 33中的電容值Ct增大，從而導致相位余量相對于最佳值而成為過量，在上述這
樣的情況下，通過增加上述各相位調整電路100、 110的電阻元件30、 31的電阻值R。來調整第二極點C0p2的位置，將運算放大器的相位余量
調整在最佳值的范圍內(nèi)。
此外，在本實施方式中，在運算放大器10的輸出側與反饋電容 34、 35之間配置電阻元件30、 31,即使如圖4所示在反饋電容34、 35與運算放大器10的輸入側之間配置有電阻元件30、 31的情況下， 也能夠將運算放大器的相位余量調整在最佳值的范圍內(nèi)。另外，如圖 5所示，也可以在電阻元件30、 31與反饋電容34、 35之間設置負載 電容32、 33。
進而，在上述說明中，將運算放大級10作為圖18的全差動型的 套筒式級聯(lián)型的運算放大器進行了說明，但也可以將本發(fā)明應用于其 他類型的運算放大器、例如圖6所示的折疊型的一級運算放大器。
此外，如圖7和圖8所示，運算放大器IO也可以是單端輸出型的， 即使在該運算放大器10的輸出側的輸出端子12與輸入側的反相輸入 端子22之間設置有負反饋連接的相位調整電路100的情況下，也能夠 將運算放大器的相位余量調整在最佳值的范圍內(nèi)。作為單端輸出型的 運算放大器，例如有圖9、圖IO所示的套筒式級聯(lián)型的運算放大器、 折疊型的運算放大器。
此外，即使在運算放大級10中具有兩級以上的運算放大級的情況 下，也能夠將運算放大器的相位余量調整在最佳值的范圍內(nèi)。
此外，在本實施方式的運算放大器中，也可以由晶體管構成相位 調整電路內(nèi)的電阻部，并根據(jù)該晶體管的導通電阻來設定上述電阻部 中的電阻值，上述晶體管也可以是雙極晶體管。
此外，上述開環(huán)傳遞函數(shù)為本實施方式的代表性的函數(shù)，根據(jù)本 發(fā)明中應用的運算放大級，該傳遞函數(shù)采用多種形式，但對于本領域 技術人員來說這些顯而易見的改變都包含在本發(fā)明中。 (第二實施方式)
圖11是示出本發(fā)明的第二實施方式的運算放大器的整體結構的電路圖。
與上述的圖7的運算放大器的不同點僅在于，在運算放大器10的 輸入輸出之間與負反饋連接的反饋電容35串聯(lián)連接的電阻部是可改 變其電阻值的可變電阻部400。對于其他結構，與圖7的運算放大器 相同，所以省略其說明。
在該圖中，400為可變電阻部，在其內(nèi)部具有電阻值各不相同的 三個電阻元件Rii、 Ri2、 Ru和與上述各電阻元件Rn Ri3對應的三個 MOS開關(開關)Mu、 M12、 M13。上述三個MOS開關Mn Mu根 據(jù)來自外部的電阻選擇信號(未圖示)來切換這三個開關MU~M13 的導通截止。通過該切換來變更上述三個電阻元件Ru Rn的組合， 使上述可變電阻部400的電阻值發(fā)生變化。
如上所述，在本實施方式中，通過使相位調整電路內(nèi)的電阻部構 成為可改變電阻j直的可變電阻部，能夠^吏用電鴻〃f方真(simulation)的 結果靈活地調整該可變電阻部的電阻值。另外，也可以在制造出運算 放大器之后，使用示波器等觀測輸出波形，并且將電阻值調整為不會 引起過沖的最佳值。進而，也可以根據(jù)負載部的電容值、或運算放大 器的輸出波形來自動地調整，以使瞬態(tài)響應為最佳。此外，在運算放 大器的驅動中其內(nèi)部的負載部的電容值發(fā)生變化的情況下，也可以根 據(jù)其電容值進行控制，以使電阻值自動地變化。因此，根據(jù)本實施方 式的運算放大器，與第一實施方式的運算放大器相比，能夠更靈活地 將運算放大器的相位余量調整為最佳值。
當然，MOS開關M11、M12、M13也可以是NMOS、PMOS、CMOS、 雙極型等有源元件。
此外，例如，如圖12所示，也可以在可變電阻部401的內(nèi)部具有 尺寸不同的多個MOS開關元件M21、 M22、 M23， l吏用這些導通電阻來 代替電阻元件的電阻值。
而且，例如，如圖13所示，也可以在可變電阻部403的內(nèi)部i殳置 一個MOS開關M^和柵極電壓控制電路402，利用來自外部的電阻選 擇信號401來調整從上述柵極電壓控制電路402向上述MOS開關M12供給的柵極電壓，從而改變上述MOS開關M^的導通電阻。在此，作 為改變柵極電壓的柵極電壓控制電路402,由自舉電路等升壓電路、 或使電阻選擇信號變化為模擬電壓值并輸出的DA轉換器構成。此外， 對柵極電壓控制電路402的輸出電壓進行控制，以使在要降低可變電 阻部403的電阻值的情況下，提高MOS開關M^的柵極源極間電壓， 相反在要提高電阻值的情況下，減少對柵極源極間施加的電壓。另夕卜， 也可以調整上述MOS開關Mu的背4冊(back gate)電壓來改變上述 MOS開關M^的導通電阻。 (第三實施方式)
圖14是示出本發(fā)明的第三實施方式的運算放大器的整體結構的
電路圖。
與圖11所示的第二實施方式的運算放大器的不同點僅在于，在可 變電阻部404的內(nèi)部具有各個電阻值不同的三個電阻元件Rn、 Ri2、 R13、與上述各電阻元件Rn、 R12、 Rn對應的三個MOS開關(開關) M 、 M12、 M13、以及對上述各MOS開關Mu、 M12、 Mu的導通電阻 進行控制的柵極電壓控制電路402。對于其他結構，與圖ll的實施方 式的運算放大器相同，所以省略其說明。
在該圖中，首先，通過使三個MOS開關Mn M^導通截止，變 更電阻值不同的三個電阻元件Rn Rn的組合，從而變更可變電阻部 404的電阻值來調整相位余量。
之后，利用柵電壓控制電路402,變更上述三個MOS開關M ~ Mu的導通電阻，進行相位余量的進一步微調。
如上所述，在本實施方式中，并用了電阻值不同的三個電阻元件 Rn Rn的組合的相位調整和變更三個MOS開關Mn Mn的導通電 阻的相位調整，所以能夠進一步靈活地調整運算放大器的相位余量。
此外，如圖15所示，也可以是僅調整各個MOS開關Mu~M13 的導通電阻來調整相位余量的結構，也可以在先變更上述MOS開關 Mu M^的組合而調整了可變電阻部405的電阻值之后，變更上述各 個MOS開關Mu ~ M13的導通電阻來進行相位余量的進一步微調。如上所述，在本發(fā)明中，在運算放大級的輸入輸出之間設置有相 位調整電路，所以即使是僅具有一級的運算放大級的一級運算放大器， 也可以具有相位調整電路，并且在運算放大器所驅動的負載部的電容 值增大而使相位余量過量增加時，通過增大相位調整電路內(nèi)的電阻部 的電阻值，能夠減少相位余量而調整為最佳值的范圍。因此，即使在 運算放大器的瞬態(tài)響應劣化的情況下，也能夠實現(xiàn)高速的穩(wěn)定特性。
此外，在上述實施方式中，對在相位調整電^"的內(nèi)部中具有1個 電阻部的運算放大器進行了說明，但電阻部也可以設置多個，還可以 將每個電阻部的電阻值分別設定為固定或可變。
另外，在上述實施方式中，利用柵電壓控制電路變更了 MOS開關
的導通電阻，但也可以是如圖16所示那樣的在可變電阻部406內(nèi)部設 置基板控制電路407,利用各個MOS開關M31 Ms3的基底偏置效應 來改變它們的導通電阻。
而且，在本實施方式中，對僅具有一級的運算放大級的一級運算 放大器進行了說明，但本發(fā)明也可以在具有兩級的運算放大級的兩級 運算放大器中應用。
產(chǎn)業(yè)上的可利用性
如上所述，在本發(fā)明中，即使是僅具有一級的運算放大級的一級 運算放大器，也能夠利用相位調整電路將運算放大器的相位余量調整 在最佳值的范圍內(nèi)來實現(xiàn)高速的穩(wěn)定特性，所以特別是作為以開關電 容器放大器為代表的驅動負載部的運算放大器、或模擬前端、流水線 式模擬數(shù)字轉換器等復合信號集成電路中構成的運算放大器等是有用 的。
權利要求
1. 一種運算放大器，其特征在于，包括運算放大級，對信號進行放大；采樣電容，與上述運算放大級的輸入側連接；負載部，利用上述運算放大級的輸出信號而被驅動；以及相位調整電路，位于上述運算放大級的輸出側與上述運算放大級的輸入側之間，具有負反饋連接的反饋電容，上述相位調整電路具有與上述反饋電容串聯(lián)連接的電阻部。
2. 根據(jù)權利要求1所述的運算放大器，其特征在于，間。
3. 根據(jù)權利要求1所述的運算放大器，其特征在于，上述電阻部配置在上述反饋電容與上述運算放大級的輸入側之間。
4. 根據(jù)權利要求2所述的運算放大器，其特征在于， 上述負載部連接在上述電阻部與上述反饋電容之間。
5. 根據(jù)權利要求1所述的運算放大器，其特征在于， 上述電阻部配置在上述運算放大級的輸出側與上述反饋電容之間、和上述反饋電容與上述運算放大級的輸入側之間的至少 一處。
6. 根據(jù)權利要求1~5中任意一項所述的運算放大器，其特征在于，上述運算放大級的輸出側具有正相輸出端子以及反相輸出端子， 上述相位調整電路包括第 一相位調整電路和的第二相位調整電 路，上述第一相位調整電路位于上述反相輸出端子與上述正相輸入端 子之間，具有負反饋連接的反饋電容和與該負反饋電容串聯(lián)連接的電 阻部；上述第二相位調整電路位于上述正相輸出端子與上述反相輸入 端子之間，具有負反饋連接的反饋電容和與該反饋電容串聯(lián)連接的電阻部。
7. 根據(jù)權利要求1 ~5中任意一項所述的運算放大器，其特征在于，'、…一 —z 、 ， 乂'八 ，—山、 ，—山上述運算放大級的輸出側具有輸出端子，上述相位調整電路配置在上述輸出端子與上述反相輸入端子之間。
8. 根據(jù)權利要求1 ~7中任意一項所述的運算放大器，其特征在于，上述電阻部具有晶體管，上述電阻部的電阻值為上述晶體管的導通電阻。
9. 根據(jù)權利要求1 ~8中任意一項所述的運算放大器，其特征在于，上述電阻部是其電阻值變化的可變電阻部。
10. 根據(jù)權利要求9所述的運算放大器，其特征在于，上述可變電阻部具有電阻值不同的多個電阻元件和開關，通過切 換上述開關變更上述多個電阻元件的組合，而使其電阻值變化。
11. 根據(jù)權利要求9所述的運算放大器，其特征在于， 上述可變電阻部具有導通電阻不同的多個開關，通過切換上述多個開關變更它們的組合，而使其電阻值變化。
12. 根據(jù)權利要求10或11所述的運算放大器，其特征在于， 上述開關是MOS開關，通過使上述MOS開關的導通電阻改變來使上述可變電阻部的電阻值變化。
13. 根據(jù)權利要求12所述的運算放大器，其特征在于， 上述MOS開關的導通電阻根據(jù)MOS晶體管的柵極電壓值而發(fā)生變化，化。
14.根據(jù)權利要求12所述的運算放大器，其特征在于，上述M O S開關的導通電阻根據(jù)M O S晶體管的背柵電壓值而發(fā)生變化，上述可變電阻部的電阻值根據(jù)上述背柵電壓值的變化而發(fā)生變化。
15.根據(jù)權利要求1 ~9中任意一項所述的運算放大器，其特征在于，上述電阻部由雙極型晶體管構成。
全文摘要
在運算放大器中，在運算放大器(運算放大級)(10)的輸入輸出之間設置了具有負反饋連接的反饋電容(34)和與該反饋電容(34)串聯(lián)連接的電阻元件(電阻部)(30)的相位調整電路(100)。另外，在運算放大器(10)的輸出側連接有負載電容(負載部)(32)，利用來自運算放大器(10)的輸出信號而被驅動。當負載電容(32、33)中的電容值增大、該運算放大器的相位余量相對于最佳值過大時，增加電阻元件(30)的電阻值(R_o)，將運算放大器的相位余量調整為最佳值的范圍來實現(xiàn)高速的穩(wěn)定特性。因此，提供一種在一級運算放大器中也可以應用的相位調整電路，進而做成為可提高運算放大器自身的特性來調整相位余量，從而在瞬態(tài)響應發(fā)生了劣化的情況下也可實現(xiàn)高速的穩(wěn)定特性。
文檔編號H03F3/45GK101443997SQ20078001712
公開日2009年5月27日 申請日期2007年5月21日 優(yōu)先權日2006年11月30日
發(fā)明者中塚淳二, 小林智史 申請人:松下電器產(chǎn)業(yè)株式會社