專利名稱：全頻率寬度的多重相位延遲鎖定回路及鎖定頻率的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種多重相位延遲鎖定回路，特別涉及的是一種可全頻率 寬度操作范圍的多重相位延遲鎖定回路。
背景技術(shù)：
隨著互補(bǔ)式金氧半導(dǎo)體(CMOS )的技術(shù)不斷創(chuàng)新發(fā)展，高速處理速度與高 密度集成電路密度都不斷的在增加。因此，在各個(gè)模塊之間的同步處理即成為 重要的問題，且成為集成電路在發(fā)展時(shí)所遇到的瓶頸。
現(xiàn)今高階電子電路對(duì)一個(gè)高速且優(yōu)質(zhì)的系統(tǒng)頻率訊號(hào)源有著強(qiáng)烈需求。然 而，當(dāng)系統(tǒng)頻率訊號(hào)源運(yùn)作在高速時(shí)，因頻率驅(qū)動(dòng)器傳遞延遲時(shí)間(propagation delay)或頻率相位錯(cuò)離度所造成的相關(guān)問題，卻大大影響著系統(tǒng)效能與芯片可 靠度。因此，如微處理器、實(shí)時(shí)系統(tǒng)或資料通訊等高階電子電路設(shè)計(jì)中，便需 要加入一個(gè)具低電壓、高頻操作與低抖動(dòng)量(low jitter )的鎖相回路(Phase-Locked Loop, PLL)以作為輸入頻率訊號(hào)源的特性修正輔助機(jī)制。
CMOS的鎖相回路(PLL)與延遲鎖定回路(Delay-Lock Loop, DLL)是設(shè) 計(jì)用來解決電路中頻率同步的問題，由于兩者的結(jié)構(gòu)上差異使得延遲鎖定回路 較鎖相回路穩(wěn)定，且在回路濾波器中使用較少的電容。因?yàn)檠舆t鎖定回路容易 設(shè)計(jì)與穩(wěn)定的特性，在現(xiàn)今有越來越多的應(yīng)用開始使用延遲鎖定回路(DLL) 來代替鎖相回路(PLL ),延遲鎖定回路已經(jīng)比鎖相回路還廣泛地應(yīng)用在例如頻 率回復(fù)與區(qū)域震蕩器電路，而這些應(yīng)用在以前卻只能使用鎖相回路。另外，延 遲鎖定回路其信號(hào)抖動(dòng)(Jitter)的情況不明顯，因?yàn)樵肼曉陔妷嚎刂蒲舆t線 (Voltage-Controlled Delay Line, VCDL )經(jīng)過數(shù)個(gè)頻率周期后不會(huì)累積，使得 延遲鎖定回路可以作為頻率同步處理的理想電路單元，當(dāng)然其也可用在射頻頻 率合成電路與高速串行連接。
一般傳統(tǒng)的延遲鎖定回路架構(gòu)示意圖如圖1所示，電壓控制延遲線(VCDL) ll接收一參考頻率(Ref-Clk)訊號(hào)后輸出數(shù)個(gè)延遲相位的訊號(hào)，輸出的訊號(hào)回
4受輸入至相位才全測(cè)器(phase detector, PD ) 12、充電泵(charge pump, CP) 13 與回路濾波器(loop filter, LF) 14。延遲鎖定回路的運(yùn)作原理，即是將外部輸 入的參考頻率(Ref-Clk)訊號(hào)利用延遲組件自行產(chǎn)生許多固定相位差的延遲頻 率(DLL-Clk)訊號(hào)，再依序?qū)⑦@些頻率訊號(hào)通過目的功能電路后與外部的原參 考頻率(Ref-Clk)訊號(hào)比較其是否同步。如此，經(jīng)過控制電路的篩選，最后會(huì) 選定一與原參考頻率訊號(hào)的相位差小到可接受的頻率訊號(hào)當(dāng)作被鎖定的頻率訊 號(hào)而完成延遲鎖定回路的工作。
圖2A所示為延遲頻率(DLL-Clk)訊號(hào)在一頻率范圍AA，內(nèi)比參考頻率 (Ref-Clk)訊號(hào)領(lǐng)先時(shí)的情況，經(jīng)過延遲鎖定回路的運(yùn)作使兩個(gè)訊號(hào)能夠同步 如圖2B所示；圖3A所示為延遲頻率(DLL-Clk)訊號(hào)在一頻率范圍BB，內(nèi)比 參考頻率(Ref-Clk)訊號(hào)落后時(shí)的情況，經(jīng)過延遲鎖定回路的運(yùn)作使兩個(gè)訊號(hào) 能夠同步如圖3B所示。然而延遲鎖定回路能夠校證的訊號(hào)錯(cuò)離范圍為AA，與 BB，之間，若是訊號(hào)上升的波緣不在范圍之內(nèi)則會(huì)產(chǎn)生模糊多重鎖定問題，其免 在多重鎖定的不等式如式1.1與式1.2:
0.5xTCLK<TVCDL(min)<TCLK(l.l)
TCLK<TVCDL(max)< 1.5 x TCLK( 1.2)
例如當(dāng)TVCDL(min)=20ns,由式(l.l)得到20ns<TCLK<40ns，如果 TVCDL(max)=40ns,由式(1.2)得到26.7ns<TCLK<40ns,由上述的不等式可以得 知傳統(tǒng)的延遲鎖相回路的架構(gòu)，使TCLK所能操作的延遲范圍受到限制。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明目的的 一是提供一種可全頻率寬度操作范圍的 多重相位延遲鎖定回路，其具有一三邊際相位檢測(cè)器可接收參考頻率訊號(hào)、較 小延遲頻率訊號(hào)與較大延遲頻率訊號(hào)，經(jīng)由三個(gè)頻率訊號(hào)比較出上升訊號(hào)Up與 下降訊號(hào)Dn的相位差異，以調(diào)整出一控制電壓通過電壓控制延遲線動(dòng)態(tài)的調(diào)整 延遲時(shí)間，改變延遲頻率訊號(hào)的相位，將頻率周期的時(shí)間平均分配至所有延遲 頻率訊號(hào)，使延遲時(shí)間所能操作的范圍還廣。
本發(fā)明另 一 目的是提供一種三邊際相位檢測(cè)器，其使用兩個(gè)比較電路分別 比較參考頻率訊號(hào)與較小延遲頻率訊號(hào)最后輸出下降訊號(hào)Dn，參考頻率訊號(hào)與 較大延遲頻率訊號(hào)最后輸出上升訊號(hào)Up,最后將下降訊號(hào)Dn與上升訊號(hào)Up 傳送至充電泵。
本發(fā)明另一目的是提供一種可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其調(diào)整電壓控制延遲線內(nèi)的延遲訊號(hào)，使各個(gè)延遲訊號(hào)的起始 時(shí)間可以平均落在 一 頻率周期之內(nèi)，避免模糊多重鎖定問題。
為了達(dá)到上述目的，本發(fā)明 一 實(shí)施例的全頻率寬度操作范圍的多重相位延
遲鎖定回路，包含 一電壓控制延遲線接收一參考頻率訊號(hào)以產(chǎn)生數(shù)個(gè)延遲頻 率訊號(hào)，數(shù)個(gè)延遲頻率訊號(hào)包含一第 一延遲頻率訊號(hào)與 一第二延遲頻率訊號(hào)； 三邊際相位檢測(cè)器依據(jù)參考頻率訊號(hào)、第一延遲頻率訊號(hào)與第二延遲頻率訊號(hào)， 產(chǎn)生一組脈沖訊號(hào)；充電泵4秦收一組務(wù)ji沖訊號(hào)并輸出一電流控制訊號(hào)；以及一 回路濾波器接收電流控制訊號(hào)以輸出 一控制電壓，其中電壓控制延遲線通過控 制電壓調(diào)整電壓控制延遲線的延遲時(shí)間。
另外，本發(fā)明一實(shí)施例的三邊際相位檢測(cè)器，其是在多重相位延遲鎖定回 路中增加頻率寬度操作范圍，三邊際相位檢測(cè)器接收一參考頻率訊號(hào)、 一第一 延遲頻率訊號(hào)與一第二延遲頻率訊號(hào)，最后輸出一組脈沖訊號(hào)。
再者，本發(fā)明一實(shí)施例的可全頻率寬度操作的多重相位延遲鎖定回路鎖定 頻率的方法，包含在電壓控制延遲線內(nèi)具有復(fù)數(shù)個(gè)依時(shí)間順序排列的延遲訊 號(hào)之間，設(shè)定一最小的延遲時(shí)間使得延遲訊號(hào)彼此之間具有相同的延遲時(shí)間， 且第一延遲訊號(hào)與頻率周期的開始前緣的時(shí)間間隔Tl，第二延遲訊號(hào)與下一頻 率周期的開始前緣的時(shí)間間隔為Tn;比較Tl與Tn的大小，以調(diào)整延遲時(shí)間使 得延遲訊號(hào)落在一個(gè)頻率訊號(hào)周期內(nèi)；若是TKTn,則增加延遲時(shí)間，使得延 遲訊號(hào)彼此之間具有相同的延遲時(shí)間，且延遲訊號(hào)是落在一個(gè)頻率訊號(hào)周期內(nèi)； 以及若是T^Tn，則減少延遲時(shí)間，使得延遲訊號(hào)彼此之間具有相同的延遲時(shí) 間，且延遲訊號(hào)是落在一個(gè)頻率訊號(hào)周期內(nèi)。


圖1所示為現(xiàn)有延遲鎖定回路的架構(gòu)示意圖； 圖2A與圖2B所示為現(xiàn)有延遲鎖定回路的頻率波形鎖定示意圖； 圖3A與圖3B所示為現(xiàn)有延遲鎖定回路的頻率波形鎖定示意圖； 圖4所示為本發(fā)明一實(shí)施例全頻率寬度操作范圍的多重相位延遲鎖定回路 架構(gòu)示意圖5 A所示為本發(fā)明 一 實(shí)施例起始時(shí)頻率訊號(hào)波形示意圖5B所示為本發(fā)明一實(shí)施例調(diào)整后頻率訊號(hào)波形示意圖； 圖6A與圖6B所示為本發(fā)明 一 實(shí)施例三邊際相位檢測(cè)器的架構(gòu)示意圖； 圖7A與圖7B所示分別為圖6A圖與圖6B圖的頻率訊號(hào)操作示意圖； 圖8所示為本發(fā)明 一實(shí)施例多重相位延遲鎖定回路鎖定頻率的方法； 圖9A至圖9F所示為本發(fā)明一實(shí)施例的避免多重鎖定機(jī)制頻率示意圖。 附圖標(biāo)記說明11-電壓控制延遲線；12-相位;險(xiǎn)測(cè)器；13-充電泵；14 -濾波器；21-電壓控制延遲線；22-三邊際相位檢測(cè)器；23-充電泵；24-回路濾波器；221、222、226、227 -D型正反器；223、 228 - AND邏輯閘；S10 S42 -步驟；AA，-一頻率范圍；BB，-一頻率范圍；Tl、 Tn-相位差。
具體實(shí)施例方式
以下結(jié)合附圖，對(duì)本發(fā)明上述的和另外的技術(shù)特征和優(yōu)點(diǎn)作更詳細(xì)的說明。
圖4所示為本發(fā)明一實(shí)施例全頻率寬度操作范圍的多重相位延遲鎖定回路 架構(gòu)示意圖。在本實(shí)施例中， 一電壓控制延遲線(VCDL) 21包含數(shù)個(gè)延遲組 件依序串接，其接收一參考頻率訊號(hào)Ref-Clk并輸出1至N個(gè)延遲頻率訊號(hào)
DLL-Ckl、 DLL-Ck2.....DLL-Ckn，其中第 一延遲頻率訊號(hào)是由第 一延遲組件
所輸出，而第二延遲頻率訊號(hào)是由第N延遲組件所輸出，第一個(gè)延遲頻率訊號(hào) DLL-Ckl與最后一個(gè)延遲頻率訊號(hào)DLL-Ckn回授至三邊際相位檢測(cè)器 (3-edgePD) 22，再加上參考頻率(Ref-Clk)訊號(hào)也輸入至三邊際相位檢測(cè)器 (3-edgePD ) 22,使得三邊際相位檢測(cè)器(3-edgePD ) 22接收3個(gè)輸入訊號(hào)， 經(jīng)處理后輸出一組脈沖訊號(hào)，其包括下降訊號(hào)Dn與上升訊號(hào)Up。
在一實(shí)施例中，三邊際相位檢測(cè)器(3-edgePD ) 22處理方式為根據(jù)參考頻 率訊號(hào)(Ref-Clk)分別與第一個(gè)延遲頻率訊DLL-Ckl與最后一個(gè)延遲頻率訊 DLL-Ckn比較出領(lǐng)先(lead)或是落后(lag)的相位差值，最后產(chǎn)生與相位差 值同寬度的一上升訊號(hào)Up或是一下降訊號(hào)Dn。該三邊際相位檢測(cè)器(3-edgePD ) 22包括一第一比較電路及一第二比較電路，其中該第一比較電路接收該參考時(shí) 脈訊號(hào)及該第一延遲時(shí)脈訊號(hào)以產(chǎn)生該下降訊號(hào)Dn，該第二比較電路接收該參 考時(shí)脈訊號(hào)及該第二延遲時(shí)脈訊號(hào)以產(chǎn)生該上升訊號(hào)Up。
接著，三邊際相位檢測(cè)器(3-edgePD) 22所產(chǎn)生的上升訊號(hào)Up與下降訊 號(hào)Dn之間的頻率差的信息，傳送至接在后面的充電泵(Charge Pump, CP)電 路23做充電或放電動(dòng)作的參考依據(jù)，以控制充電泵(CP) 23產(chǎn)生電流Ip對(duì)后 端回路濾波器(LF) 24的電容充電(charging)或是放電(discharging),也就 是增加或是減少回路濾波器(LF) 24上電容的電壓值，回路濾波器(LF) 24 將在三邊際相位檢測(cè)器(3-edgePD) 22與充電泵(CP) 23所產(chǎn)生的高頻噪聲濾 掉，產(chǎn)生出一控制電壓Vcntl，這個(gè)電壓值通過電壓控制延遲線(VCDL) 21可 以調(diào)整電壓控制延遲線(VCDL) 21的延遲時(shí)間(TVCDL),改變內(nèi)部頻率的 相位，再回授至三邊際相位檢測(cè)器(3-edgePD) 22,開始下一個(gè)周期的比較動(dòng) 作。在一實(shí)施例中，回路濾波器24為一電容。
在上述架構(gòu)中，第一個(gè)輸出延遲頻率訊號(hào)DLL-Ckl與參考頻率訊號(hào)Ref-Clk 有一相位差Tl,最后輸出的延遲頻率訊號(hào)DLL-Ckn與參考頻率訊號(hào)Ref-Clk有 一相位差Tn,相位延遲鎖定回路開始或重致操作時(shí)，電壓控制延遲線(VCDL) 21的延遲時(shí)間(TVCDL)在起始時(shí)是重致在最小值(TKTn)如圖5A所示， 三邊際相位沖企測(cè)器(3-edgePD ) 22偵測(cè)到相位差Tl與相位差Tn的差值后以電 壓調(diào)節(jié)方式增加延遲時(shí)間(TVCDL)使得Tl二Tn如圖5B所示，延遲鎖定回路 的鎖住范圍TCLK如式2所示
TVCDL(min)<TCLK<TVCDL(max)(2)
電壓控制延遲線(VCDL ) 21的搡作范圍可以完全操作在延遲鎖定回路 (DLL)的鎖住范圍內(nèi)。
圖6A與圖6B所示為三邊際相位檢測(cè)器的架構(gòu)示意圖，在圖6A圖中D型 正反器221接收參考頻率訊號(hào)Ref-Clk與一數(shù)據(jù)訊號(hào)，最后輸出一下降訊號(hào)Dn, D型正反器222接收第一個(gè)延遲頻率訊號(hào)DLL-Ckl與下降訊號(hào)Dn，最后輸出訊 號(hào)至一 AND邏輯閘223, AND邏輯閘223接收下降訊號(hào)Dn訊號(hào)與D型正反器 222輸出的數(shù)字取樣訊號(hào)判定是否傳送重致訊號(hào)rstl,啟動(dòng)D型正反器221與 222的重致動(dòng)作，其訊號(hào)動(dòng)作示意圖如圖7A所示。
在圖6B中D型正反器226接收第n個(gè)延遲頻率訊號(hào)DLL-Ckn與數(shù)據(jù)訊號(hào)， 最后輸出 一上升訊號(hào)Up, D型正反器227接收參考頻率訊號(hào)Ref-Clk與上升訊 號(hào)Up,最后輸出訊號(hào)至一 AND邏輯閘228， AND邏輯閘228接收上升訊號(hào)Up 與D型正反器227輸出的數(shù)字取樣訊號(hào)判定是否傳送重致訊號(hào)rst2，啟動(dòng)D型 正反器226與227的重致動(dòng)作，其訊號(hào)動(dòng)作如圖7B所示。
請(qǐng)參閱圖8為本發(fā)明多重相位延遲鎖定回路鎖定頻率的方法，步驟SIO設(shè)
定一最小延遲時(shí)間產(chǎn)生Tl與Tn時(shí)間間隔，在電壓控制延遲線內(nèi)具有數(shù)個(gè)依時(shí) 間順序排列的延遲訊號(hào)之間，設(shè)定一最小的延遲時(shí)間使得延遲訊號(hào)彼此之間具 有相同的延遲時(shí)間，且第一個(gè)延遲訊號(hào)與頻率周期的開始前緣的時(shí)間間隔為Tl， 最后一個(gè)延遲訊號(hào)與下一頻率周期的開始前緣的時(shí)間間隔Tn，所有延遲訊號(hào)是 分布在一個(gè)頻率訊號(hào)周期內(nèi)，且在最初電路開始運(yùn)作時(shí)，時(shí)間間隔T1小于時(shí)間 間隔Tn;步驟S20判斷是否多重鎖定，若是多重鎖定則回到步驟S10,若否則 繼續(xù)下一步驟；步驟S30比較Tl與Tn的大小關(guān)系，以調(diào)整延遲時(shí)間使得全部 延遲訊號(hào)落在 一 個(gè)頻率訊號(hào)周期內(nèi)，最后鎖定時(shí)間間隔T1等于時(shí)間間隔Tn; 若是TKTn，則執(zhí)行步驟S41增加延遲時(shí)間，使得延遲訊號(hào)彼此之間具有相同 的延遲時(shí)間，且延遲訊號(hào)是落在一個(gè)頻率訊號(hào)周期內(nèi)；若是Tl〉Tn,則執(zhí)行步 驟S42減少延遲時(shí)間，使得延遲訊號(hào)彼此之間具有相同的延遲時(shí)間，且延遲訊 號(hào)是落在一個(gè)頻率訊號(hào)周期內(nèi)。
請(qǐng)參閱圖9A至圖9F為本發(fā)名一實(shí)施例的避免多重鎖定機(jī)制，在電路工作 時(shí)， 一參考頻率訊號(hào)RefJ31k被電壓控制延遲線接收后產(chǎn)生數(shù)個(gè)延遲頻率訊號(hào) Dll_ckl、 Dll—ck2、 Dll_ck3、 Dll—ck4、 Dll—ck5與Dll—ck6,當(dāng)輸入的頻率訊號(hào) 頻率由A變成B時(shí)使得電路是否在一個(gè)輸入頻率內(nèi)鎖定而正常工作時(shí)，會(huì)利用 相鄰三個(gè)頻率訊號(hào)做下列判斷，敘述如下
以延遲頻率訊號(hào)Ref_Clk、 Dll—ckl與Dll_ck2為相鄰三個(gè)頻率訊號(hào)中，如果 延遲頻率訊號(hào)Dll—ck2的上緣(rising edge )取樣參考頻率訊號(hào)Ref—Clk的值為0， 表示鎖到第2個(gè)或第3個(gè)頻率周期(cycle)，如圖9B與圖9C,或延遲頻率訊 號(hào)Dll—ck2的上緣(rising edge )取樣延遲頻率訊號(hào)Dll_ckl的值為0,表示鎖到 第4個(gè)、第5個(gè)或第6個(gè)頻率周期(cycle)，如圖9D、圖9E與圖9F，則需重 置(reset)電路。若延遲頻率訊號(hào)Dll_ck2的上緣(rising edge )取樣參考頻率 訊號(hào)Ref—Clk的值為1，表示可能鎖到第1個(gè)、第4個(gè)或第5個(gè)cycle,且延遲 頻率訊號(hào)Dll—ck2的上緣(rising edge )取樣延遲頻率訊號(hào)Dll—ckl的值為1,表 示可能鎖到第l個(gè)、第2個(gè)或第3個(gè)頻率周期(cycle)，則此電路鎖到第1個(gè) 頻率周期(cycle)是屬于正常，延遲頻率訊號(hào)落在一個(gè)頻率訊號(hào)周期內(nèi)，如圖 9A所示。
根據(jù)上述，將延遲頻率訊號(hào)Dll—ck2的上緣(rising edge)取樣參考頻率訊 號(hào)Ref—Clk的值與取樣延遲頻率訊號(hào)Dll—ckl的值輸入一邏輯電路(圖中未示) 即可作判斷。
綜合上述，本發(fā)明具偵測(cè)相位差與頻率差性質(zhì)的三邊際相位檢測(cè)器，其所 形成的多重相位延遲鎖定回路的架構(gòu)對(duì)整個(gè)鎖相回路來說是有益處的，它可以 增加鎖定回路的獲得范圍(Acquisition Range )，使得全頻率寬度操作范圍達(dá)到 最大。
以上所述僅為本發(fā)明的較佳實(shí)施例，對(duì)本發(fā)明而言僅僅是說明性的，而非 限制性的。本專業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可 對(duì)其進(jìn)行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1、一種可全頻率寬度操作范圍的多重相位延遲鎖定回路，其特征在于其包含一電壓控制延遲線，其接收一參考頻率訊號(hào)以產(chǎn)生復(fù)數(shù)個(gè)延遲頻率訊號(hào)，所述的復(fù)數(shù)個(gè)延遲頻率訊號(hào)包含一第一延遲頻率訊號(hào)與一第二延遲頻率訊號(hào)；一三邊際相位檢測(cè)器，其依據(jù)所述的參考頻率訊號(hào)、所述的第一延遲頻率訊號(hào)與所述的第二延遲頻率訊號(hào)，產(chǎn)生一組脈沖訊號(hào)；一充電泵，其接收所述的這組脈沖訊號(hào)并輸出一電流控制訊號(hào)；以及一回路濾波器，其接收所述的電流控制訊號(hào)以輸出一控制電壓，其中所述的電壓控制延遲線通過所述的控制電壓調(diào)整所述的電壓控制延遲線的一延遲時(shí)間。
2、 根據(jù)權(quán)利要求1所述的可全頻率寬度操作的多重相位延遲鎖定回路，其 特征在于所述的第一延遲頻率訊號(hào)與所述的參考頻率訊號(hào)有一第一相位差， 且所述的第二延遲頻率訊號(hào)與所述的參考頻率訊號(hào)之間具有一第二相位差，在 所述的相位延遲鎖定回路開始重致操作時(shí)，所述的第二相位差大于所述的第一 相位差。
3、 根據(jù)權(quán)利要求2所述的可全頻率寬度操作的多重相位延遲鎖定回路，其 特征在于所述的電壓控制延遲線調(diào)整所述的延遲時(shí)間，使得在所述的相位延 遲鎖定回路完成鎖定時(shí)，所述的第二相位差等于所述的第一相位差。
4、 根據(jù)權(quán)利要求1所述的可全頻率寬度操作的多重相位延遲鎖定回路，其 特征在于所述的這組J永沖訊號(hào)包含一上升訊號(hào)與一下降訊號(hào)，所述的三邊際 相位檢測(cè)器包括一第一比較電路，其是接收所述的參考頻率訊號(hào)與所述的第一延遲頻率訊 號(hào)以產(chǎn)生所述的下降訊號(hào)；以及一第二比較電路，其是接收所述的參考頻率訊號(hào)與所述的第二延遲頻率訊 號(hào)以產(chǎn)生所述的上升訊號(hào)。
5、 根據(jù)權(quán)利要求1所述的可全頻率寬度操作的多重相位延遲鎖定回路，其 特征在于所述的電壓控制延遲線包含一第一至第N延遲組件而所述的第一至 第N延遲組件是依序串接，其中所述的第一延遲頻率訊號(hào)是由所述的第一延遲 組件所輸出，而所述的第二延遲頻率訊號(hào)是由所述的第N延遲組件所輸出。
6、 根據(jù)權(quán)利要求1所述的可全頻率寬度操作的多重相位延遲鎖定回路，其特征在于所述的回路濾波器是由 一 電容所組成。
7、 一種三邊際相位檢測(cè)器，其是在一多重相位延遲鎖定回路中增加頻率寬 度操作范圍，其特征在于所述的三邊際相位檢測(cè)器包括一第一比較電路，其是接收一參考頻率訊號(hào)與一第一延遲頻率訊號(hào)，最后 輸出一第一脈沖訊號(hào)，所述的第一比較電路包括 一第一正反器、 一第二正反 器，其中所述的第一正反器接收一數(shù)據(jù)訊號(hào)與所述的參考頻率訊號(hào)最后輸出所述的 第一脈沖訊號(hào)；所述的第二正反器接收所述的第 一延遲頻率訊號(hào)與所述的第 一脈沖訊號(hào)， 最后輸出一第一數(shù)字取樣訊號(hào)；與一第一 AND邏輯閘，其連接所述的第一正反器與所述的第二正反器并接收 所述的第二脈沖訊號(hào)與所述的第 一數(shù)字取樣訊號(hào)，計(jì)算后產(chǎn)生一重致訊號(hào)重致 所述的第一正反器與所述的第二正反器；以及一第二比較電路，其是接收所述的參考頻率訊號(hào)與一第二延遲頻率訊號(hào)， 最后輸出一第二脈沖訊號(hào)，所述的第二比較電路包括 一第三正反器、 一第四 正反器，其中，所述的第三正反器接收一數(shù)據(jù)訊號(hào)與所述的第二延遲頻率訊號(hào)，最后輸出 所述的第二脈沖訊號(hào)；所述的第四正反器接收所述的參考頻率訊號(hào)與所述的第二脈沖訊號(hào)，最后輸出一第二數(shù)字取樣訊號(hào)；與一第二 AND邏輯閘，其連接所述的第三正反器與所述的第四正反器并接收 所述的第二脈沖訊號(hào)與所述的第二數(shù)字取樣訊號(hào)，計(jì)算后產(chǎn)生一重致訊號(hào)重致 所述的第三正反器與所述的第四正反器。
8、 根據(jù)權(quán)利要求7所述的三邊際相位檢測(cè)器，其特征在于所述的第一延 遲頻率訊號(hào)與所述的第二延遲頻率訊號(hào)是由一電壓控制延遲線產(chǎn)生。
9、 根據(jù)權(quán)利要求8所述的三邊際相位檢測(cè)器，其特征在于所述的電壓控 制延遲線包含一第一至第N延遲組件而所述的第一至第N延遲組件是依序串 接，其中所述的第一延遲頻率訊號(hào)是由所述的第一延遲組件所輸出，而所述的第二延遲頻率訊號(hào)是由所述的第N延遲組件所輸出。
10、 根據(jù)權(quán)利要求7所述的三邊際相位檢測(cè)器，其特征在于所述的第一 延遲頻率訊號(hào)與所述的參考頻率訊號(hào)有 一 第 一相位差，且所述的第二延遲頻率 訊號(hào)與所述的參考頻率訊號(hào)之間具有 一 第二相位差，在所述的相位延遲鎖定回 路開始重置操作時(shí)，所述的第二相位差大于所述的第一相位差。
11、 根據(jù)權(quán)利要求7所述的三邊際相位檢測(cè)器，其特征在于所述的這組 脈沖訊號(hào)包含一上升訊號(hào)與一下降訊號(hào)。
12、 一種可全頻率寬度操作的多重相位延遲鎖定回路鎖定頻率的方法，其 特征在于包含在電壓控制延遲線內(nèi)具有復(fù)數(shù)個(gè)依時(shí)間順序排列的延遲頻率訊號(hào)之間，設(shè) 定一最小的延遲時(shí)間使得所述的些延遲頻率訊號(hào)彼此之間具有相同的延遲時(shí) 間，且一第一延遲頻率訊號(hào)與參考頻率周期的開始前緣的時(shí)間間隔為Tl, 一第 二延遲頻率訊號(hào)與下一參考頻率周期的開始前緣的時(shí)間間隔為Tn;比較Tl與Tn的大小，以調(diào)整所述的延遲時(shí)間使得所述的些延遲頻率訊號(hào) 落在一個(gè)參考頻率訊號(hào)的周期內(nèi)；若是TKTn，則增加所述的延遲時(shí)間，使得所述的些延遲頻率訊號(hào)彼此之 間具有相同的延遲時(shí)間，且所述的些延遲頻率訊號(hào)是落在一個(gè)參考頻率訊號(hào)的 周期內(nèi)；以及若是Tl〉Tn,則減少所述的延遲時(shí)間，使得所述的些延遲頻率訊號(hào)彼此之 間具有相同的延遲時(shí)間，且所述的些延遲頻率訊號(hào)是落在 一 個(gè)參考頻率訊號(hào)的 周期內(nèi)。
13、 根據(jù)權(quán)利要求12所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其特征在于還包括在最初開始時(shí)，所述的時(shí)間間隔T1小于所 述的時(shí)間間隔Tn。
14、 根據(jù)權(quán)利要求12所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其特征在于設(shè)定所述的些延遲頻率訊號(hào)彼此之間具有相同的 延遲時(shí)間，還包括所述的些延遲頻率訊號(hào)是包含在一個(gè)參考頻率訊號(hào)的周期內(nèi)。
15、 根據(jù)權(quán)利要求12所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其特征在于以調(diào)整所述的延遲時(shí)間使得所述的些延遲頻率訊 號(hào)落在一個(gè)參考頻率訊號(hào)的周期內(nèi)，還包括最后鎖定所述的時(shí)間間隔Tl等于所 述的時(shí)間間隔Tn。
16、 根據(jù)權(quán)利要求12所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖定頻率的方法，其特征在于還包括判斷所述的些延遲頻率訊號(hào)是否落在一個(gè) 參考頻率訊號(hào)的周期內(nèi)，若否則重置電路。
17、 根據(jù)權(quán)利要求16所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其特征在于判斷所述的些延遲頻率訊號(hào)是否落在一個(gè)參考頻 率訊號(hào)的周期內(nèi)，還包括判斷所述的參考頻率訊號(hào)否改變；若是，則取出相鄰的三個(gè)頻率訊號(hào)，包含一第一訊號(hào)、 一第二訊號(hào)與一第 三訊號(hào)；以所述的第三訊號(hào)取樣所述的第一訊號(hào)，若為0則重置電路；以及 以所述的第三訊號(hào)取樣所述的第二訊號(hào)，若為0則重置電路。
18、 根據(jù)權(quán)利要求17所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其特征在于所述的第一訊號(hào)為所述的參考頻率訊號(hào)。
19、 根據(jù)權(quán)利要求16所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其特征在于判斷所述的些延遲頻率訊號(hào)是否落在一個(gè)頻率訊 號(hào)周期內(nèi)包括取出相鄰的三個(gè)頻率訊號(hào)，包含一第一訊號(hào)、 一第二訊號(hào)與一第三訊號(hào)； 以所述的第三訊號(hào)取樣所述的第一訊號(hào)，若為0則重致電路；以及 以所述的第三訊號(hào)取樣所述的第二訊號(hào)，若為0則重致電路。
20、 根據(jù)權(quán)利要求19所述的可全頻率寬度操作的多重相位延遲鎖定回路鎖 定頻率的方法，其特征在于所述的第一訊號(hào)為所述的參考頻率訊號(hào)。
全文摘要
本發(fā)明為一種全頻率寬度操作范圍的多重相位延遲鎖定回路，其利用一三邊際相位檢測(cè)器接收參考頻率訊號(hào)，處理后連接電壓控制延遲線。三邊際相位檢測(cè)器接收延遲頻率訊號(hào)的其中兩個(gè)延遲頻率訊號(hào)作為一較小延遲頻率訊號(hào)與一較大延遲頻率訊號(hào)，再根據(jù)參考頻率訊號(hào)分別與較小延遲頻率訊號(hào)與較大延遲頻率訊號(hào)比較出領(lǐng)先(lead)或是落后(lag)的相位差值，最后產(chǎn)生與相位差值同寬度的一Up脈沖訊號(hào)或是一Dn脈沖訊號(hào)，作為調(diào)整各個(gè)延遲單位的延遲時(shí)間。鎖定后可使多重相位訊號(hào)平均落在一頻率周期之內(nèi)，并同時(shí)可避免模糊多重鎖定問題。
文檔編號(hào)H03L7/08GK101183872SQ20071016378
公開日2008年5月21日 申請(qǐng)日期2007年11月1日 優(yōu)先權(quán)日2007年11月1日
發(fā)明者王智彬, 黃盈杰 申請(qǐng)人:鈺創(chuàng)科技股份有限公司