專利名稱：一種應(yīng)用于∑-△模數(shù)轉(zhuǎn)換器的抽取數(shù)字濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通訊、電子領(lǐng)域的數(shù)字濾波器，具體地說，涉及一種應(yīng)用于Z -A模數(shù)轉(zhuǎn)換器的抽取數(shù)字濾波器。
技術(shù)背景△ ￡轉(zhuǎn)換器的優(yōu)勢(shì)就在于它把大部分轉(zhuǎn)換過程轉(zhuǎn)移到了數(shù)字域，這使 得它能夠把高性能模擬與數(shù)字處理融合在一起，模擬元件采用單個(gè)比較器、 積分器和1位的DAC。由于1位DAC只有兩個(gè)輸出，因此它在整個(gè)電壓范 圍內(nèi)均是線性化的，這種高水平的線性化是AS轉(zhuǎn)換器實(shí)現(xiàn)高精確度的原 因之一。典型的￡-AADC結(jié)構(gòu)包含一個(gè)E-A調(diào)制器和一個(gè)抽取數(shù)字濾波器。圖1 為調(diào)制器的結(jié)構(gòu)示意圖和工作波形圖，其中輸入信號(hào)XI比例為1/4。輸入 信號(hào)減去DAC輸出信號(hào)(X5)是一個(gè)脈沖串，其一個(gè)周期為低電平，三個(gè)周 期為高電平(X2)。閂鎖比較器輸出(X4)是反饋到數(shù)字濾波器的連續(xù)位流，其 1:0的比率與輸入電壓和滿程輸入范圍的比率直接相關(guān)。每條垂直線表示閂鎖比較器輸出由調(diào)制時(shí)鐘控制。輸入電壓為1/4Vmax。 DAC由數(shù)字輸出控制，因此它從輸出Vmax開始。Vmax與輸入(1/4Vmax) 的差為-3/4Vmax,輸入到積分器，此負(fù)值電壓導(dǎo)致積分器產(chǎn)生一條陡的負(fù)值 曲線。下個(gè)時(shí)鐘時(shí)，由于X3為負(fù)值，則X4位置的輸出為0。其被閂鎖，導(dǎo)致 DAC現(xiàn)在輸出O電壓，而且X2位置的壓差僅為+l/4Vmax,在超出比較器 閾值之前，此較小的正曲線需要經(jīng)過多個(gè)周期。正積分一直保持正曲線，直 到下一個(gè)時(shí)鐘周期，才把一個(gè)l閂鎖到輸出，同時(shí)回到原來開始之處。E-AADC的第二個(gè)關(guān)鍵部分是抽取數(shù)字濾波器。i:-A調(diào)制器以采樣速 率輸出lbit數(shù)據(jù)流，頻率可高達(dá)MHz量級(jí)。數(shù)字濾波和抽取的目的是從該 數(shù)據(jù)流中提取出有用的信息，并將數(shù)據(jù)速率降低到可用的水平。E-AADC中的數(shù)字濾波器對(duì)lbit數(shù)據(jù)流求平均，移去帶外量化噪聲并 改善ADC的分辨率。數(shù)字濾波器決定了信號(hào)帶寬、建立時(shí)間和阻帶抑制。 在i:-AADC中，經(jīng)過modulator后，數(shù)據(jù)的量化噪聲的總功率并沒有減小， 只是分布改變了，由原來在整個(gè)頻譜中均勻分布，變?yōu)榧性诟哳l段。由于 sigma-delta ADC采用了 over-sample技術(shù)，采樣率遠(yuǎn)高于Nyquiste頻率，因 此需要進(jìn)行降采樣(down sample)以便降低數(shù)據(jù)速率，這個(gè)過程中，高頻 分量可能導(dǎo)致混疊(alising),使信噪比下降，因此需要使用抽取濾波器的 濾除帶外噪聲，減小混疊的發(fā)生，使降采樣后的信號(hào)有較高的信噪比，同時(shí) 去掉多余的數(shù)據(jù)、降低數(shù)據(jù)速率，方便后級(jí)進(jìn)行處理。由于帶寬被輸出數(shù)字濾波器降低，輸出數(shù)據(jù)速率可低于原始采樣速率， 但仍滿足Nyquist定律。這可通過保留某些采樣而丟棄其余采樣來實(shí)現(xiàn)，這 個(gè)過程就是所謂的按M因子"抽取"。M因子為抽取比例，可以是任何整數(shù) 值。在選擇抽取因子時(shí)應(yīng)該使輸出數(shù)據(jù)速率高于兩倍的信號(hào)帶寬。這樣，如 果以fs的頻率對(duì)輸入信號(hào)釆樣，濾波后的輸出數(shù)據(jù)速率可降低至fs/M,而 不會(huì)丟失任何信息。應(yīng)用于Z-AADC的抽取數(shù)字濾波器結(jié)構(gòu)主要包括CIC (Cascade Integration Comb )、 FIR濾波加抽取等。在性能要求不高的應(yīng)用中，CIC結(jié) 構(gòu)的抽取濾波器具有很多優(yōu)點(diǎn)，它結(jié)構(gòu)簡單、性能指標(biāo)明確、實(shí)現(xiàn)方便和占 用硅片面積小。圖2是一個(gè)二階CIC抽取數(shù)字濾波器的結(jié)構(gòu)示意圖，包括 兩個(gè)積分器、兩個(gè)差分器，以及兩者之間的降釆樣電路。圖3是采用Z變 換表示的結(jié)構(gòu)圖，由此可以方便地進(jìn)行數(shù)字電路i殳計(jì)和實(shí)現(xiàn)。CIC抽取濾波器的頻率響應(yīng)完全由降采樣率、級(jí)數(shù)、差分延遲決定，因 此和傳統(tǒng)濾波器相比，CIC抽取濾波器的濾波器特性受到限制，比如濾波器
的通帶紋波、通帶截止頻率和阻帶截止頻率等不能任意控制，因此會(huì)給設(shè)計(jì) 帶來不便。為了取得更好地性能，在某些應(yīng)用中，需要使用FIR濾波器加抽取的結(jié)構(gòu)，例如高性能音頻i:-aadc中，要求濾波器在整個(gè)聲音頻帶內(nèi)具有非常平坦的特性，以便實(shí)現(xiàn)高保真度音頻回放，此時(shí)使用CIC濾波器幾 乎不可能滿足性能指標(biāo)的要求，需要使用FIR濾波器，濾波之后進(jìn)行抽取操作。為了滿足高性能要求，F(xiàn)IR濾波器的階數(shù)是非常大的，例如音頻e-AADC 的濾波器的通帶紋波要求小于土0.0008dB,那么需要使用2048階的FIR濾 波器，可能需要消耗大量的資源，占用很大的硅片面積，這給設(shè)計(jì)帶來很大 的挑戰(zhàn)。圖4是傳統(tǒng)的使用FIR濾波器加抽取結(jié)構(gòu)實(shí)現(xiàn)抽取濾波器框圖，圖中每 塊ROM都保存了所有的濾波器系數(shù)，累加器的工作頻率與調(diào)制器輸出的比 特速率相同，工作時(shí)每相隔64個(gè)輸入比特啟動(dòng)一個(gè)累加器進(jìn)行累加，數(shù)據(jù) 選擇器的切換間隔也是64個(gè)輸入比特的時(shí)間。由于每塊ROM都保存了全部的濾波器系數(shù)，而且為了獲得好的濾波效 果，濾波器系數(shù)位寬都比較大，因此ROM的容量往往很大。以音頻z-AADC 的濾波器為了，典型階數(shù)為2048,濾波器系數(shù)位寬為22bit，那么每塊濾波 器系數(shù)ROM的容量為2048*22bit,即44k比特，那么32塊ROM的總?cè)萘?為1408k比特，也就是超過lMbit,占用了大量的硅片面積，生產(chǎn)成本很高。因此，現(xiàn)有技術(shù)尚存有缺陷，而有待于改進(jìn)和發(fā)展。發(fā)明內(nèi)容本發(fā)明的目的在于針對(duì)現(xiàn)有技術(shù)中的問題，提出 一種占用硅片面積小 的、適用于i:-AADC的抽取數(shù)字濾波器，此種新濾波器使用分布式ROM和 桶形移位寄存器等電路，代替?zhèn)鹘y(tǒng)結(jié)構(gòu)中的大容量ROM,從而克服現(xiàn)有4支 術(shù)占用資源多的缺陷，大大減小了所占用的硅片面積，降低了生產(chǎn)制造成本。
本發(fā)明的技術(shù)方案如下一種應(yīng)用于E-A模數(shù)轉(zhuǎn)換器的抽取數(shù)字濾波器，所述抽取數(shù)字濾波器 包括系數(shù)ROM、桶形移位寄存器、累加器、計(jì)數(shù)器和其他控制邏輯，其中 系數(shù)ROM和累加器的個(gè)數(shù)可以根據(jù)處理速度、允許占用資源的數(shù)量進(jìn)行選 取，以2048抽頭、降采樣率為64為例，假設(shè)調(diào)制器輸出比特的速率是 3.072MHz，濾波器輸出速率為48KHz，系數(shù)ROM可以定為32塊，累加器 的數(shù)目也是32個(gè)，此時(shí)每塊ROM的深度為64，工作時(shí)包括以下步驟a) 計(jì)數(shù)器根據(jù)輸入比特從1開始計(jì)數(shù)，計(jì)數(shù)周期為64,計(jì)數(shù)頻率與調(diào) 制器的比特輸出頻率相同b) 計(jì)數(shù)器的輸出作為ROM的地址輸入，因此在計(jì)數(shù)器輸出1時(shí)，32 塊ROM輸出的分別是系數(shù)1、 65、 128..... 1921、 1985c) 桶形移位寄存器的初始移位值為0 (即不移位)，計(jì)數(shù)器每計(jì)滿一個(gè) 周期歸0時(shí)，移位值增加一次，每次的增量為濾波器系數(shù)位寬d) 桶形移位寄存器的輸出與濾波器輸入比特相與e) 相與的結(jié)果輸入到累加器進(jìn)行累加f) 從調(diào)制器輸入2048個(gè)比特后，從YO輸出第一個(gè)濾波結(jié)果g) 以后每輸入64個(gè)比特后，依次從Y1、 Y2、..,輸出濾波結(jié)果 本發(fā)明使用了分布式系數(shù)ROM和桶形移位寄存器實(shí)現(xiàn)系數(shù)的選取操作，代替了傳統(tǒng)技術(shù)方案中使用的大容量ROM,所占用的硅片面積得以大 大減小，降低了生產(chǎn)成本。


圖1是i:-AADC調(diào)制器部分的原理框圖和工作波形示意圖；圖2是CIC結(jié)構(gòu)的抽取數(shù)字濾波器示意圖；圖3是CIC結(jié)構(gòu)的抽取數(shù)字濾波器的z變換示意圖；圖4是現(xiàn)有￡ -AADC抽取數(shù)字濾波器(FIR濾波器加抽取結(jié)構(gòu))框圖5是本發(fā)明的原理框圖。
具體實(shí)施例方式
以下將詳細(xì)說明本發(fā)明的4交佳實(shí)施例。
本發(fā)明所涉及的適用于E-AADC的抽取數(shù)字濾波器，其中包括系數(shù) ROM、桶形移位寄存器、累加器、計(jì)數(shù)器和其他控制邏輯。濾波時(shí)，(1) 從系數(shù)ROM中讀出濾波器系數(shù)，(2)利用桶形移位寄存器選取對(duì)應(yīng)的濾波 器系數(shù)，(3)輸入比特與濾波器系數(shù)相與，(4)對(duì)與操作的結(jié)果進(jìn)行累加， (5)在適當(dāng)?shù)臅r(shí)刻讀取累加結(jié)果作為濾波器輸出。本發(fā)明的改進(jìn)點(diǎn)在于步 驟(2)通過桶形移位寄存器選取濾波器系數(shù)。圖5是新的濾波器結(jié)構(gòu)圖，該圖以2048階、降采樣率為64的抽取數(shù)字 濾波器為例，假設(shè)調(diào)制器輸出比特的速率是3.072MHz,濾波器輸出速率為 48KHz,系數(shù)ROM取32塊(原則上可以靈活選取，只要保證每次可以讀 出32個(gè)濾波器系數(shù)、相鄰濾波器系數(shù)編號(hào)相隔64捷克)，累加器的數(shù)目也 是32個(gè)(累加器的個(gè)數(shù)必須等于濾波器階數(shù)除以降采樣率)，此時(shí)每塊ROM 的深度為64。在本發(fā)明方法中，每塊ROM的容量為64*22比特，總的容量為64*22*32 比特，也就是所有濾波器系數(shù)的比特?cái)?shù)總和。在新的結(jié)構(gòu)中，濾波器系數(shù)的選取電路是關(guān)鍵。本發(fā)明采用了桶形移位 寄存器，使放在不同ROM中的濾波器系數(shù)可以達(dá)到任一個(gè)與門(以及后續(xù) 的累加器)。以第一個(gè)分支為例，這個(gè)分支包含系數(shù)ROM弁l，與門#1,以 及累加器l,對(duì)于調(diào)制器輸出的前64個(gè)比特，桶形移位寄存器的移位為0, 這些比特依次和來自ROM#l的濾波器系數(shù)相乘后，進(jìn)入累加器1進(jìn)行累加。 當(dāng)調(diào)制器輸入第65個(gè)比特時(shí)，桶形移位寄存器對(duì)來自32塊ROM的所有系 數(shù)進(jìn)行移位操作，循環(huán)左移22比特，因此系數(shù)ROM # 2輸出的第 一個(gè)系數(shù) (此時(shí)計(jì)數(shù)器低6位為0，所有ROM都輸出地址0的內(nèi)容，ROM弁2輸出
的是第65個(gè)系數(shù))，被送到第一個(gè)分支和調(diào)制器的第65個(gè)比特進(jìn)行與、累加操作，從而實(shí)現(xiàn)第一個(gè)分支從ROM#2中獲得濾波器系數(shù)。當(dāng)調(diào)制器輸 入第129 192個(gè)比特時(shí)，桶形移位寄存器對(duì)輸入的所有濾波器系數(shù)循環(huán)左 移22*2比特，于是第一個(gè)分支可以從ROM#3中獲得對(duì)應(yīng)的濾波器系數(shù)。 其他分支獲取濾波器系數(shù)的方式與第一分支類似。由于桶形移位寄存器進(jìn)行的是循環(huán)移位操作，因此濾波器的輸出順序比 較特別。濾波器的第一個(gè)輸出來自第一分支，第二個(gè)輸出來自第32分支， 第三個(gè)輸出來自第31分支，如此類推，第32個(gè)輸出來自第2分支。由于采用桶形移位寄存器選取濾波器系數(shù)，因此本發(fā)明保存濾波器系數(shù) 時(shí)，只需保存一份，而不象現(xiàn)有設(shè)計(jì)中需要保存多份，因此整個(gè)抽取數(shù)字濾 波器占用的資源有較大的減小。應(yīng)當(dāng)指出的是，本發(fā)明方法的上述針對(duì)具體實(shí)施例的描述過于具體，不 能因此而理解為對(duì)本發(fā)明的請(qǐng)求保護(hù)范圍的限制，本發(fā)明的專利保護(hù)范圍應(yīng) 以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1、一種適用于∑-ΔADC的抽取數(shù)字濾波器裝置，所述濾波器包括系數(shù)ROM、桶形移位寄存器、累加器、計(jì)數(shù)器和其他控制邏輯，工作時(shí)包括以下過程a)從系數(shù)ROM中讀出濾波器系數(shù)；b)利用桶形移位寄存器選取對(duì)應(yīng)的濾波器系數(shù)；c)輸入比特與濾波器系數(shù)相與；d)對(duì)與操作的結(jié)果進(jìn)行累加；e)在適當(dāng)?shù)臅r(shí)刻讀取累加結(jié)果作為濾波器輸出。
2、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述步驟b)中采用 了以下濾波器系數(shù)選取電路設(shè)置一計(jì)數(shù)器電路，用于記錄輸入的比特編號(hào)； 設(shè)置一地址產(chǎn)生電路，為濾波器系數(shù)ROM提供地址信號(hào)；以及一桶形移位 寄存器，根據(jù)輸入的比特編號(hào)，對(duì)濾波器系數(shù)ROM輸出的系數(shù)進(jìn)行循環(huán)移 位操作。
3、 根據(jù)權(quán)利要求2所述的裝置，其特征在于，對(duì)濾波器系數(shù)ROM 輸出的系數(shù)的選取使用桶形移位寄存器，包括以下循環(huán)移位過程所述濾波 器的階數(shù)為L,降采樣率和濾波器系數(shù)ROM的深度為R,位寬為W，輸入 的比特編號(hào)為K,所述地址產(chǎn)生電路的輸出為m = Kmod ( L ), m的低位作 為地址信號(hào)提供給濾波器系數(shù)ROM;所述桶形移位寄存器對(duì)所有濾波器系 數(shù)ROM的輸出做循環(huán)移位操作，移位的方法是每輸入D個(gè)比特，循環(huán)移位 W比特。移位后的濾波器系數(shù)和輸入比特相與，然后做累加操作。
全文摘要
本發(fā)明所涉及的適用于∑-ΔADC的抽取數(shù)字濾波器，其中包括系數(shù)ROM、桶形移位寄存器、累加器、計(jì)數(shù)器和其他控制邏輯。濾波時(shí)，(1)輸入比特與濾波器系數(shù)相與，(2)對(duì)與操作的結(jié)果進(jìn)行累加，(3)在適當(dāng)?shù)臅r(shí)刻讀取累加結(jié)果作為濾波器輸出。本發(fā)明的改進(jìn)點(diǎn)在于步驟(1)中采用了分布式系數(shù)ROM，并通過桶形移位寄存器選取濾波器系數(shù)。本發(fā)明保存濾波器系數(shù)時(shí)，只需保存一份，而不象現(xiàn)有設(shè)計(jì)中需要保存多份，從而節(jié)省了大量ROM，使整個(gè)抽取數(shù)字濾波器占用的資源有較大的減小。
文檔編號(hào)H03H17/00GK101110591SQ20071007512
公開日2008年1月23日 申請(qǐng)日期2007年6月20日 優(yōu)先權(quán)日2007年6月20日
發(fā)明者請(qǐng)求不公布姓名 申請(qǐng)人:深圳市海泰康微電子有限公司