專利名稱：一種高速模擬開關(guān)的制作方法
一種高速模擬開關(guān)技術(shù)領(lǐng)域《本發(fā)明涉及種由雙極曰 曰曰體管組成的咼速模擬開北 冃學(xué)技術(shù)常規(guī)的電子模擬開關(guān)，當(dāng)開關(guān)閉合時，開關(guān)就如同根導(dǎo)線，開關(guān)的輸入輸出"V山 頓短接互通由于開關(guān)有通態(tài)電阻，電子模擬開關(guān)的負(fù)載變化，必然會影響到輸入一山 順的信號源也即，這種開關(guān)必然有插入影響在許多應(yīng)用場合，比如高頻小信號、弱信號的可控傳送，既要求電子模擬開關(guān)的插入影響小到可忽略的地步，又要求能不失真地高速可控傳送這思味著要求開關(guān)的輸入輸出端近乎隔離而在控制信號作用下，又能咼速將輸入信號映射到輸出端為了消除可控傳輸中的插入影響，現(xiàn)有技術(shù)中通常采用模擬開關(guān)后接運(yùn)放跟隨方式，用模擬開關(guān)來實現(xiàn)可控傳輸，而用運(yùn)放的高輸入阻抗來消除插入影響其缺點(diǎn)是1運(yùn)放帶寬有限，速度不易做快；2 運(yùn)放集成制作復(fù)雜，制作成本較大。為了提高工作速度亦有采用模擬開關(guān)后接晶體管射極跟隨器方式來實現(xiàn)，這種方式的缺點(diǎn)是信號經(jīng)射極跟隨器后，電平會位移一個PN結(jié)正向壓降，給使用帶來不便，同時如射極跟隨器的輸出不采用恒流方式，隨著信號的變化，射極輸出電流會發(fā)生變化，引起發(fā)射結(jié)壓降發(fā)生變化，從而使信號在傳輸中產(chǎn)生附帶的畸變失真發(fā)明內(nèi)容本發(fā)明的任務(wù)是為克服現(xiàn)有技術(shù)的缺陷提供 一 種貞有優(yōu)越的單向隔離功能的高速模擬開關(guān)。為了解決上述任務(wù)，本發(fā)明采用

圖1所示的本發(fā)明咼速模擬開關(guān)電路，它用第一 NPN晶體管T 3、 -■NPN晶體管T 4 、第一 PNP晶體管T 2 、第二 PNP晶體 管T 2 '、第三PNP晶體管T 1共五個晶體管組成模擬開 關(guān)。第一 PNP晶體管T 2和第二 PNP晶體管T 2 '的發(fā)射 極和集電極分別相連，組成一對并聯(lián)PNP晶體管，一 對并聯(lián)PNP晶體管中的兩個晶體管基極可分別選作模 擬開關(guān)的模擬信號輸入端Vi和輸入控制端Vc ，第一 NPN晶體管T 3的基極與所述 一 對并聯(lián)的PNP晶體管的發(fā)射極連接點(diǎn)相連，第一 NPN晶體管T 3的發(fā)射極則作為模擬開關(guān)的輸出端Vo ，第一 NPN晶體管T 3的集電 極連接參考電壓Vcc，第二 NPN晶體管T 4的發(fā)射極與 并聯(lián)的PNP晶體管T 4的集電極連接點(diǎn)相連，并接至電 源"地"。第二 NPN晶體管T 4的基極連接第 一 偏置電 壓Vbl ，第三PNP晶體管Tl的集電極和基極分別與 第一 NPN晶體管T 3的基極和集電極相連，第三PNP晶 體管Tl的發(fā)射極連接第二偏置電壓Vb2 。本發(fā)明高速模擬開關(guān)的運(yùn)行情況是當(dāng)控制端Vc的控制信號為"o "時(低電平時)，Vi上的輸入信號被封住，無法傳送到輸出端，輸出端輸出低電平。當(dāng)控制l山 順Vc的控制信號為"1 "時(高電平時)，Vi上的輸入信號經(jīng)第二 PNP晶體管T 2 '跟隨輸出，信號電平提高了 一個發(fā)射結(jié)壓降，再經(jīng)第一 NPN晶體管T 3跟隨輸出，信號電平恢復(fù)原有值。輸入信號在變化過程中，由于T 1 、 T 4管的恒流作用，T 2 ' 、 T 3管中流過的電流始終不變，也即T2'、 T3管的發(fā)射結(jié)壓降不變，使得經(jīng)本發(fā)明模擬開關(guān)傳輸后的信號不會產(chǎn)生附加失真由于開關(guān)中對輸入信號的兩級射極跟隨，開關(guān)的輸入阻抗很高，開關(guān)的接入，不會對信號產(chǎn)生有害的插入影響。因此，可以將這種開關(guān)稱為單向隔離模擬開。又由于這種開關(guān)的速度極快，常規(guī)制作工藝下的傳，延遲小于1n s，因此，它又可禾爾為是--種單向隔離模擬開關(guān)這種新型模擬開關(guān)由于具有極小的插入影響而有較廣泛的用途在高頻小信號、弱信號的可送中，優(yōu)點(diǎn)、十分突出圖說明下面結(jié)合附圖和最佳實施例對本發(fā)明作進(jìn)一步詳細(xì)說明圖1是本發(fā)明高速模擬開關(guān)的電路圖。圖2是本發(fā)明一項實施例將圖1所示本發(fā)明的高速模擬開關(guān)電路制成集成電路的剖面結(jié)構(gòu)示意圖，具體實施方式
為了將本發(fā)明高速模擬開關(guān)設(shè)計成能夠與常規(guī)雙極型NPN晶體管集成電路工藝相容的電路，在本發(fā)明 高速模擬開關(guān)的最佳實施例中所有PNP晶體管均采用 以N型半導(dǎo)體材料作基區(qū)并沿基片水平或縱深方向設(shè) 置的橫向或垂直的結(jié)構(gòu)。圖2示出了本發(fā)明 一 項實施例中將圖1所示本發(fā) 明的高速模擬開關(guān)電路制成集成電路的剖面結(jié)構(gòu)示意中在P-型襯底1上的N型外延層基體2中用P +型隔離槽3隔離成第I、第II、第III和第IV共四個隔離區(qū)在第I隔離區(qū)內(nèi)設(shè)置一個正常結(jié)構(gòu)的NPN晶體管和個橫向結(jié)構(gòu)的PNP晶體管分別作為第一 NPN曰 曰曰體管T3和第三PNP晶體管T 1 ，并設(shè)置 一 個N+弓l接丄山 順作為參考電壓Vcc的引接端，其中T 3的集電極、T1的基極以及Vcc的引接端均與第.I隔離區(qū)內(nèi)的外延層基體21連通，它們相互間基本上是相連的，T 3的基極與T1集電極有一共用的P+型引接端2 5 ，T 1的發(fā)射極引接端用作第二偏置電壓Vb 2的引接端。在第II隔離區(qū)2 2內(nèi)設(shè)置 一 個正常的NPN晶體管作為第二NPN晶體管T4 ， T4的發(fā)射極引接端與P +型隔畝+血 2 罔丄回 O和P型半導(dǎo)體襯底1相連作為接地GND ， T 4的基極引接上山 乂而用作第一偏置電壓Vbl的引接端，T4的集電極引接一山 頓與第I隔離區(qū)中T 3的發(fā)射極引接端相連用作本發(fā)明模擬開關(guān)的輸出端Vo。在第工II和第IV隔離區(qū)內(nèi)各設(shè)置個以N型半導(dǎo)體外延層基體材料2 3、2 4作基區(qū)的垂直方向結(jié)構(gòu)的PNP晶體管分別用作第一 PNP曰 曰曰體管T2和第二 PNP晶體管T 2 ' ， T 2禾B T 2 '的發(fā)射極引接端與第I隔離區(qū)中第一NPN晶體管T 3的基極和第二PNP晶體管T 1的集電極的共用引出端2 5相連，T 2禾口 T 2 '的集電極與P-型襯底1及P +型隔離墻3相連接地GND ， T 2和T 2 '的基極引接端則分別為本發(fā)明 高速模擬開關(guān)的控制端Vc和輸入端Vi 。
權(quán)利要求
1. 一種雙極晶體管的高速模擬開關(guān)，其特征在于它由第一NPN晶體管、第二NPN晶體管、第一PNP晶體管、第二PNP晶體管、第三PNP晶體管共五個晶體管組成，其中所述第一PNP晶體管和所述第二PNP晶體管的發(fā)射極和集電極分別相連，組成一對并聯(lián)PNP晶體管，所述一對并聯(lián)PNP晶體管中的兩個晶體管基極則分別作為所述模擬開關(guān)的模擬信號輸入端和輸入控制端，所述第一NPN晶體管的基極與所述一對并聯(lián)的PNP晶體管的發(fā)射極連接點(diǎn)相連，所述第一NPN晶體管的發(fā)射極則作為所述模擬開關(guān)的輸出端，所述第一NPN晶體管的集電極連接參考工作電壓，所述第二NPN晶體管的發(fā)射極與所述一對并聯(lián)的PNP晶體管的集電極連接點(diǎn)相連，并接至電源“地”，所述第二NPN晶體管的集電極與所述模擬開關(guān)的輸出端相連，所述第二NPN晶體管的基極連接第一偏置電壓，所述第三PNP晶體管的集電極和基極分別與所述第一NPN晶體管的基極和集電極相連，所述第三PNP晶體管的發(fā)射極連接第二偏置電壓。
2 .按照權(quán)利要求1所述的高速模擬開關(guān)，其特征在于其中所述第一 NPN晶體管和所述第三PNP晶體 管是在集成電路芯片中共占一個第I隔離區(qū)的一個正常結(jié)構(gòu)NPN晶體管和 一 個橫向PNP晶體管，所述正常結(jié) 構(gòu)的所述第一 NPN晶體管的基極與所述橫向的所述第 三PNP晶體管的集極有 一 共用的P +型引接端，在所述 第I隔離區(qū)芯片基體的表面上設(shè)一 N+型引接端作為所 述參考工作電壓的引接端與所述正常結(jié)構(gòu)的所述第一 NPN晶體管的集電極以及所述橫向的所述第三PNP晶體 管的基極連通，在所述第I隔離區(qū)的表面上還設(shè)有作 為所述模擬開關(guān)輸出端的所述第一 NPN晶體管的N+型 發(fā)射極引接端以及作為所述第二偏置電壓引接端的所 述第三PNP晶體管的P +發(fā)射極引接端。
3 .按照權(quán)利要求1所述的高速模擬開關(guān)，其特征 在于其中所述第二 NPN晶體管是在集成電路芯片中 一個第11隔離區(qū)內(nèi)的 一 個正常結(jié)構(gòu)NPN晶體管，在所述第II隔離區(qū)的芯片表面上設(shè)有與所述隔離區(qū)的P + 型隔離墻連接并接地的所述第二 NPN晶體管的N +型發(fā) 射極引接端，用作所述第二偏置電壓引接端的所述第 二 NPN晶體管的基極引接端，以及與所述模擬開關(guān)輸 出端相連的所述第二 NPN晶體管的N +型集電極引接端。
4 .按照權(quán)利要求1所述的高速模擬開關(guān)，其特征 在于其中所述第一和第二 PNP晶體管是分別在集成電路芯片中一個第III隔離區(qū)和一個第iv隔離區(qū)內(nèi)的各一個以N型芯片基體作基區(qū)的沿芯片縱深方向設(shè)置 的垂直向結(jié)構(gòu)的第 一 和第二 PNP晶體管，在所述第III和第IV隔離區(qū)的芯片表面上分別設(shè)有連接在一起的所述第一和第二 PNP晶體管的P +型發(fā)射極引接端以及分別作為所述模擬開關(guān)的輸入信號控制端和輸入端的第一和第二 PNP晶體管的N +型基極引接端，所述第和—^PNP晶體管的集電極共同設(shè)置在所述集成電路心片的P-型襯底上并接地。5 .按照權(quán)利要求2 、 3和4所述的高速模擬開關(guān)，其特征在于所述集成電路芯片中第I隔離區(qū)內(nèi)所述第一 NPN晶體管的基極與所述第三PNP晶體管的集電極的共用P +型引接端與所述集成電路芯片中所述第111和第IV隔離區(qū)的所述第 一 和第二 PNP晶體管的P +型發(fā)射極引接端連接在 一 起。6 .按照權(quán)利要求1所述的高速模擬開關(guān)，其特征在于:所述第一、第二和第三PNP晶體管是在集成電路芯片中以所述芯片的N型基體材料作基區(qū)并沿基片水平或縱深方向設(shè)置的橫向或垂直向的PNP晶體管。
全文摘要
一種能夠消除插入影響并有單向隔離功效的高速模擬開關(guān)，它有一對發(fā)射極和集電極分別相連的并聯(lián)PNP管，并聯(lián)管的基極各作模擬開關(guān)的輸入端和控制端。另有一個PNP管和一個NPN管兩者的集電極與基極交叉互連，其中NPN管的基極還與并聯(lián)PNP管的發(fā)射極相連，其集電極接參考電壓，發(fā)射極作模擬開關(guān)的輸出端，而其中PNP管的發(fā)射極則接第二偏壓。還有一個NPN管其集電極接輸出端，基極接第一偏壓，發(fā)射極與并聯(lián)PNP管的集電極共同接地。
文檔編號H03K17/60GK101272137SQ200710064590
公開日2008年9月24日 申請日期2007年3月21日 優(yōu)先權(quán)日2007年3月21日
發(fā)明者朱榮華, 李世祖, 王守覺, 寅 石 申請人:蘇州中科半導(dǎo)體集成技術(shù)研發(fā)中心有限公司