專利名稱：濾波裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對輸入信號進行多次的濾波處理的濾波裝置。
背景技術(shù)：
迄今，已有各種濾波器被大家所了解，且在各種電路中所使用。例如，在音頻裝置中被搭載著用于調(diào)整每個頻帶的強度的平衡器等，聲音信號在每個頻帶通過不同特性的濾波器進行濾波處理從而得到期望的頻率特性的聲音信號。
對于現(xiàn)在成為主流的數(shù)字音頻信號，若要進行現(xiàn)有的模擬處理就需要DAC(digital analog converter，數(shù)字-模擬轉(zhuǎn)換器)，所以電路規(guī)模會增大。而且，在很多情況下，對數(shù)字音頻數(shù)據(jù)是由使用數(shù)字濾波器的數(shù)字信號處理來解決。
另外，對于使用數(shù)字濾波器的聲音處理，在專利文獻1等中公開。
特開2003-179466號公報發(fā)明內(nèi)容在上述的平衡器等中，將頻帶進行細(xì)分的情況很多，例如，若分為8段就需要8個濾波電路，存在電路規(guī)模變大的問題。在進行使用DSP的軟件處理的情況下，也產(chǎn)生需將DSP內(nèi)置，其電路規(guī)模變大的問題。
本發(fā)明是依次進行多次的濾波處理的濾波裝置，其特征在于，所述濾波裝置包括一級濾波部件，可變更系數(shù)，將對輸入端信號、延遲輸入端信號、輸出端信號、延遲輸出端信號乘以設(shè)定的系數(shù)后進行積和運算的濾波處理；系數(shù)存儲部件，存儲在多個濾波處理中的系數(shù)；以及輸出存儲部件，存儲著多個所述濾波部件的輸出，由所述輸出存儲部件提供輸入端信號、延遲輸入端信號、延遲輸出端信號，通過由所述系數(shù)存儲部件提供對應(yīng)的系數(shù)，在所述濾波部件依次進行各級的濾波處理。
而且，所述系數(shù)存儲部件及所述輸出存儲部件是由桶式移位器(barrelshifter)構(gòu)成，一組的輸出依次提供給所述濾波部件。
根據(jù)本發(fā)明，通過準(zhǔn)備一級的濾波部件，將系數(shù)等變換利用，可形成多級的濾波器。


圖1是表示實施方式的基本結(jié)構(gòu)的圖。
圖2是表示實施方式的結(jié)構(gòu)的圖。
圖3是表示其他結(jié)構(gòu)的圖。
圖4是表示1級的平衡器的其他結(jié)構(gòu)的圖。
具體實施例方式
以下，參照附圖來說明本發(fā)明的實施方式。
圖1是表示實施方式的濾波裝置的結(jié)構(gòu)。在圖1中表示本實施方式的平衡器的處理的等價電路。
輸入信號DIN(例如，PCM信號)在乘法器10-1中乘以系數(shù)a01后輸入到加法器12-1。而且，輸入信號DIN在延遲電路14-1中被延遲1個時鐘后存儲前一個信號(Z10-1)。而且，延遲電路14的輸出在延遲電路16-1中再延遲一個時鐘后存儲再前一次的信號(Z20-1)。接著，延遲電路14-1、16-1的輸出分別在乘法器18-1、20-1中乘以系數(shù)a11、a21后供給到加法器12-1。因此，延遲電路14-1的輸出Z10-1成為前一次的輸入端信號，延遲電路16-1的輸出Z20-1成為再前一次的輸入端信號。
加法器12-1的輸出在延遲電路22-1中被延遲一個時鐘后存儲前一次加法器12-1的輸出(Z11-1)。而且，延遲電路22-1的輸出在延遲電路24-1中再延遲一個時鐘后存儲再前一次的加法器12-1的輸出(Z21-1)。而且，延遲電路22-1、24-1的輸出分別在乘法器26-1、28-1中乘以系數(shù)b11、b21后供給到加法器12-1。因此，延遲電路22-1的輸出Z11-1成為前一次的加法器12-1的輸出信號，延遲電路24-1的輸出Z21-1成為再前一次的加法器12-1的輸出信號。
通過這樣的處理，從加法器12-1得到從第一級平衡器EQ1的輸出信號，這個信號成為第二級的平衡器EQ2的輸入信號。
下一級的處理也基本上相同，輸入信號成為前一級的加法器12-n(n為平衡器EQ的號碼)的輸出信號。即，輸入信號是前一級的輸出信號DOUTEQn，平衡器EQn中輸入作為那一次的前一級輸出的DOUTEQn-1(0)，作為前一級的輸出端的延遲電路的延遲電路22-(n-1)、24-(n-1)中設(shè)置作為前一次、再前一次的輸入信號的DOUTEQn-1(-1)、DOUTEQn-1(-2)，延遲電路22-n、24-n中設(shè)置作為前一次、再前一次的輸出信號的DOUTEQn(-1)、DOUTEQn(-2)。
接著，通過如圖所示的4級處理，進行以下的運算。
(第一級平衡器)DOUTEQ1＝(DIN·a01)+(Z10-1·a11)+(Z20-1·a21)+(Z11-1·b11)+(Z21-1·b21)其中，Z10-1是前一次的DIN，Z20-1是再前一次的DIN，Z11-1是前一次的DOUTEQ1，Z21-1是再前一次的DOUTEQ1。
(第二級平衡器)DOUTEQ2＝(DOUTEQ1·a02)+(Z11-1·a12)+(Z21-1·a22)+(Z12-1·b12)+(Z22-1·b22)其中，Z11-1是前一次的DOUTEQ1，Z21-1是再前一次的DOUTEQ1，Z12-1是前一次的DOUTEQ2，Z22-1是再前一次的DOUTEQ2。
(第三級平衡器)DOUTEQ3＝(DOUTEQ2·a03)+(Z12-1·a13)+(Z22-1·a23)+(Z13-1·b13)+(Z23-1·b23)其中，Z12-1是前一次的DOUTEQ2，Z22-1是再前一次的DOUTEQ2，Z13-1是前一次的DOUTEQ3，Z23-1是再前一次的DOUTEQ3。
(第四級平衡器)DOUTEQ4＝(DOUTEQ3·a04)+(Z13-1·a14)+(Z23-1·a24)+(Z14-1·b14)+(Z24-1·b24)其中，Z13-1是前一次的DOUTEQ3，Z23-1是再前一次的DOUTEQ3，Z14-1是前一次的DOUTEQ4，Z24-1是再前一次的DOUTEQ4。
其中，可以原樣地構(gòu)成圖1的電路，但是在本實施方式中，可通過將各級的平衡器由一個平衡器依次地進行而達成。在圖2中表示用于此的電路，輸入信號DIN輸入到數(shù)據(jù)緩沖器30。數(shù)據(jù)緩沖器30存儲著在前一次處理時的輸入數(shù)據(jù)、輸出數(shù)據(jù)、延遲電路中存儲的前一次的輸入數(shù)據(jù)及輸出數(shù)據(jù)。
例如，在第一級處理時，需要DIN、Z10-1、Z20-1、Z11-1、Z21-1，將這一次的DIN作為DIN(0)、DOUTEQ1(0)，若除了輸入的DIN(0)之外還存儲DIN(-1)、DIN(-2)、DOUTEQ1(-1)、DOUTEQ1(-2)的4個，那么可計算出DOUTEQ1(0)。其中，該數(shù)據(jù)緩沖器30在各級的平衡器中，可通過存儲那一時刻和前一次的輸入信號及輸出信號來存儲在那個級的平衡器的Z10-1、Z20-1、Z11-1、Z21-1。
而且，在系數(shù)緩沖器32中存儲著在各級的平衡器中用到的系數(shù)a0n、a1n、a2n、b1n、b2n(在本例中n＝1～4)。
接著，數(shù)據(jù)緩沖器30及系數(shù)緩沖器32的輸出提供給乘法器34。例如，最初，從數(shù)據(jù)緩沖器30輸出DIN，從系數(shù)緩沖器32輸出系數(shù)a01，從乘法器34輸出(DIN·a01)。乘法器34的輸出供給到基于時鐘CLK而取出輸入的觸發(fā)器36。
觸發(fā)器36的輸出提供給加法器38。加法器38的輸出通過多路器(multiplexer)40和基于時鐘CLK而取出輸入的觸發(fā)器42供給到加法器38。且，多路器40對應(yīng)加法器輸入控制信號而選擇“0”或加法器38的輸出。接著，通過多路器40選擇加法器38的輸出，進行對加法器38的輸出依次加上新的乘法器34的輸出的累積運算。其中，通過從數(shù)據(jù)緩沖器30中依次輸出DIN、Z10-1、Z20-1、Z11-1、Z21-1，從系數(shù)緩沖器32依次輸出a01、a11、a21、b11、b21，依次進行如下所述的乘法和加法，在第四次輸出時，可在加法器38的輸出得到DOUTEQ1＝(DIN·a01)+(Z10-1·a11)+(Z20-1·a21)+(Z11-1·b11)+(Z21-1·b21)。
這樣，在對一個平衡器結(jié)束運算的情況下，得到的DOUTEQ1提供給數(shù)據(jù)緩沖器30，進行作為第二次的濾波處理的DOUTEQ2的運算。即，通過從數(shù)據(jù)緩沖器30依次輸出DOUTEQ1、Z11-1、Z21-1、Z12-1、Z22-1，從系數(shù)緩沖器32依次輸出a02、a12、a22、b12、b22，依次進行如下所述的乘法和加法，可在加法器38的輸出得到DOUTEQ2＝(DOUTEQ1·a02)+(Z11-1·a12)+(Z21-1·a22)+(Z12-1·b12)+(Z22-1·b22)，DOUTEQ2被存儲在數(shù)據(jù)緩沖器30。而且，第三次的濾波運算中進行DOUTEQ3＝(DOUTEQ2·a03)+(Z12-1·a13)+(Z22-1·a23)+(Z13-1·b13)+(Z23-1·b23)，DOUTEQ3被存儲在數(shù)據(jù)緩沖器30中。接著，在第三次的濾波運算中進行DOUTEQ4＝(DOUTEQ3·a04)+(Z13-1·a14)+(Z23-1·a24)+(Z14-1·b14)+(Z24-1·b24)，DOUTEQ4被存儲在數(shù)據(jù)緩沖器30中的同時，該DOUTEQ4從濾波器輸出。
加法器38的輸出也可以通過多路器44輸入到基于時鐘CLK取出輸入的觸發(fā)器46中。多路器44對應(yīng)數(shù)據(jù)輸出控制信號而選擇加法器38的輸出或觸發(fā)器46的輸出的某一個。數(shù)據(jù)輸出控制信號控制多路器44在加法器38的輸出結(jié)束上述的4個濾波處理的時刻選擇加法器38的輸出。因此，觸發(fā)器44的輸出僅成為結(jié)束四次濾波處理的DOUTEQ4，這個信號依次轉(zhuǎn)換為新的信號。
圖3是表示將用于一次的濾波處理的構(gòu)件作為硬件而構(gòu)成時的結(jié)構(gòu)，該結(jié)構(gòu)與圖1相同。
在該結(jié)構(gòu)中，數(shù)據(jù)DIN輸入到多路器50。加法器12的輸出也輸入到該多路器50中，在最初的濾波處理(n＝1)時選擇DIN，在n＞1時選擇作為加法器12的輸出的DOUTEQ1、DOUTEQ2、DOUTEQ3、DOUTEQ4。而且，加法器12的輸出要通過“門”52輸出，該“門”僅在n＝1時打開。因此，從“門”52僅輸出作為進行了4級濾波處理的結(jié)果的DOUTEQ4。根據(jù)需要也可以控制“門”以輸出DOUTEQ1或DOUTEQ2或DOUTEQ3。
接著，在延遲電路14、16、22、24，其值會產(chǎn)生移位。即，延遲電路14、22在第一次濾波處理時是Z10-1、Z11-1，但第二次濾波處理時是Z11-1、Z12-1，第三次濾波處理時是Z12-1、Z13-1，第四次濾波處理時是Z13-1、Z14-1。其中，如圖所示，準(zhǔn)備好Z10-1、Z11-1、Z12-1、Z13-1、Z14-1，將這些由桶式移位器構(gòu)成依次移位后提供。而且，延遲電路16、24在第一次濾波處理時是Z20-1、Z21-1，但第二次濾波處理時是Z21-1、Z22-1，第三次濾波處理時是Z22-1、Z23-1，第四次濾波處理時是Z23-1、Z24-1。其中，如圖所示，準(zhǔn)備好Z20-1、Z21-1、Z22-1、Z23-1、Z24-1，依次移位后提供。另外，Z10-1、Z11-1、Z12-1、Z13-1、Z14-1是在前一次處理中的輸入數(shù)據(jù)DIN(-1)、第一級平衡器輸出DOUTEQ1(-1)、第二級平衡器輸出DOUTEQ2(-1)、第三級平衡器輸出DOUTEQ3(-1)、第四級平衡器輸出DOUTEQ4(-1)，Z20-1、Z21-1、Z22-1、Z23-1、Z24-1是在再前一次的處理中的輸入數(shù)據(jù)DIN(-2)、第一級平衡器輸出DOUTEQ1(-2)、第二級平衡器輸出DOUTEQ2(-2)、第三級平衡器輸出DOUTEQ3(-2)、第四級平衡器輸出DOUTEQ4(-2)。而且，在乘法器18、20、26、28中乘法的系數(shù)依次被變換。另外，在進行了4次濾波處理之后，可以進行如后面的圖中所示的，進行2次移位而將延遲電路的內(nèi)容返回到原來的縱向方向的移位。
這樣，在4級的濾波運算中需要當(dāng)時的輸入信號DIN、前一次及再前一次的輸入信號、在前一次及再前一次的運算中計算出的各級的輸出DOUTEQn，將其存儲在桶式移位器中，通過在每一級的濾波運算中，對值進行移位，可以進行各級的濾波運算。而且，在進行4級的濾波處理，在1次的多級濾波處理結(jié)束的情況下，將本次的輸入數(shù)據(jù)及各級輸出輸入到Z10-1、Z11-1、Z12-1、Z13-1、Z14-1，將那里原來存儲的值移位到Z20-1、Z21-1、Z22-1、Z23-1、Z24-1。
圖4是與圖3進行相同的處理但與圖3不同的結(jié)構(gòu)例子，其中表示一級的平衡器的其他結(jié)構(gòu)。該結(jié)構(gòu)中，輸入端信號先輸入到加法器60，該加法器60的輸出在乘法器62中乘以規(guī)定的系數(shù)之后輸入到加法器64中，在這里可得到濾波后的輸出。加法器60的輸出輸入到延遲電路66，該延遲電路66的輸出輸入到另外的延遲電路68。接著，延遲電路66的輸出通過乘法器70供給到加法器60、通過乘法器74供給到加法器64，延遲電路68的輸出通過乘法器72供給到加法器60、通過乘法器76供給到加法器64。
通過這樣的電路也可以進行與上述相同的濾波處理，通過將加法器64的輸出作為在下級的濾波處理時的輸入，可以依次進行各級的濾波處理。另外，在各級的濾波處理時，依次變更延遲電路66、68和乘法器70、72、74、76的系數(shù)。另外，在圖4中記載著通過選擇信號SEL來選擇系數(shù)、數(shù)據(jù)等。
權(quán)利要求
1.一種濾波裝置，依次進行多次的濾波處理，其特征在于，所述濾波裝置包括一級濾波部件，可變更系數(shù)，將對輸入端信號、延遲輸入端信號、輸出端信號、延遲輸出端信號乘以設(shè)定的系數(shù)后進行積和運算的濾波處理；系數(shù)存儲部件，存儲多個濾波處理中的系數(shù)；以及輸出存儲部件，存儲著多個所述濾波部件的輸出，通過由所述輸出存儲部件提供輸入端信號、延遲輸入端信號、延遲輸出端信號，由所述系數(shù)存儲部件提供對應(yīng)的系數(shù)，在所述濾波部件依次進行各級的濾波處理。
2.如權(quán)利要求1所述的濾波裝置，其特征在于，所述系數(shù)存儲部件及所述輸出存儲部件是由桶式移位器構(gòu)成，一組的輸出依次提供給所述濾波部件。
全文摘要
本發(fā)明的課題是有效地構(gòu)成多級的濾波器。在數(shù)據(jù)緩沖器(30)中存儲最新及過去的各級的輸出數(shù)據(jù)。一方面，在系數(shù)緩沖器(32)中存儲在各級的濾波器中所需的全部系數(shù)。第一次是與輸入數(shù)據(jù)相對應(yīng)地從數(shù)據(jù)緩沖器(30)及系數(shù)緩沖器(32)中讀出所需的數(shù)據(jù)，進行積和運算，下一級開始將前一級中得到的輸出作為輸入，從數(shù)據(jù)緩沖器(30)及系數(shù)緩沖器(32)中讀出所需的數(shù)據(jù)，進行積和運算。這樣，可得到最終的濾波器的輸出。
文檔編號H03H17/04GK101047367SQ200710005230
公開日2007年10月3日 申請日期2007年2月12日 優(yōu)先權(quán)日2006年3月29日
發(fā)明者山本泰典 申請人:三洋電機株式會社