專利名稱：：基于四階段并行處理的vdsl2維特比代碼解碼器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及維特比代碼解碼器，尤其涉及新型基于四階段并行處理的VDSL2維特比解碼器的硬件耗費(fèi)降低。
背景技術(shù)：
：維特比運(yùn)算法則被廣泛地用于不同的信號處理系統(tǒng)中，例如那些關(guān)于通信或存儲的，來對通過噪聲信道傳輸?shù)臄?shù)據(jù)解碼，并糾正比特錯誤。在VDSL2系統(tǒng)中，網(wǎng)格編碼調(diào)制變成一種必需的功能，必須被發(fā)送機(jī)和接收機(jī)支持。網(wǎng)格編碼基本上是一個有規(guī)則的巻積編碼器。在發(fā)送端，每兩個子信道，就有一個比特從韋斯16狀態(tài)四維編碼器被提取出來，與未經(jīng)調(diào)制的比特結(jié)合，組成編碼過的比特，以及每個子載波相應(yīng)的星座圖。在接收機(jī)端，基于最小耗費(fèi)特定軌跡的計算，維特比解碼器用來提取原來的比特。相比網(wǎng)格編碼，接收器端的維特比解碼更難設(shè)計，消耗更多的門電路。所以維特比解碼在整個VDSL2系統(tǒng)設(shè)計中是一個非常重要的設(shè)計部分。
發(fā)明內(nèi)容本發(fā)明提出一個新的方法來把整個維特比解碼器的解碼過程劃分為4個并行處理的階段，本著減少硬件耗費(fèi)的目的。有了系統(tǒng)時鐘的恰當(dāng)選擇，我們以硬件耗費(fèi)來平衡解碼速度，所以我們設(shè)計的維特比解碼器可以滿足VDSL2系統(tǒng)中最高速參數(shù)集的解碼速度需求，30腿z參數(shù)集。在同時，四階段并行滿足速度需求，我們減少了硬件耗費(fèi)，相比于單階段的解碼更快。依照本發(fā)明，一個VDSL2維特比解碼器包含一個分支度量計算及用在所有可能分支中尋找最小耗費(fèi)的計算方法，計算每個分支耗費(fèi)的更新模塊。以及用先前的節(jié)點(diǎn)耗費(fèi)增加的分支耗費(fèi)，并尋找所有可能分支的最小耗費(fèi)的其他路徑。解碼器還包含一個信息序列更新模塊，來存儲所有的路徑。還有一個判決和信息取回模塊，用于尋找所有可能路徑中耗費(fèi)最小的那條。其中度量計算及它的更新處理工作，以及被分成4個并行階段的更新模塊，4個并行階段是VDSL2網(wǎng)格編碼圖的4個子組(0，1，2，3)，(4，5，6,7)，(8，9，A,B)和(C，D，E，F(xiàn))。其中系統(tǒng)時鐘的選擇是基于整個VDSL2系統(tǒng)的解碼速度需求通過以下相關(guān)的描述、聲明及附圖，本發(fā)明的這些以及其他特性、各方面及優(yōu)勢將更容易被理解，其中圖1展示了VDSL2網(wǎng)格編碼調(diào)制。圖2展示了韋斯16狀態(tài)巻積碼編碼器。圖3展示了VDSL2網(wǎng)格編碼圖。圖4展示了分支度量耗費(fèi)計算和適配圖。圖5展示了分支度量計算和更新圖。圖6展示了最小狀態(tài)耗費(fèi)計算。圖7展示了信息序列更新和判決。具體實(shí)施例方式VDSL2網(wǎng)格編碼調(diào)制介紹在VDSL2系統(tǒng)中，擴(kuò)展星座圖被分成了子集或者陪集。韋斯編碼器中的4維陪集每一個都可以被寫作2個二維陪集的笛卡兒積。如下表所示:<table>tableseeoriginaldocumentpage7</column></row><table>表l:四維陪集星座圖點(diǎn)的LSB(k,)禾CI"，恥)包含二維陪集^的指數(shù)i，在二維陪集中，有星座點(diǎn)，而且實(shí)際上就是指數(shù)的二進(jìn)制表示。3比特的(化，"，"o)被用來選擇8個可能的四維陪集中的-一個。8個陪集表示為^，i是二進(jìn)制表示(化，"，a)的整數(shù)。額外的比特u3決定了兩個二維陪集的笛卡爾積中的哪一個，是從四維陪集中選擇出來的。比特"，K))和(用，恥)是從"，〃2，〃,，"o)中，用線性方程組計算出來的，如圖1所示。巻積碼編碼器是韋斯16狀態(tài)巻積碼編碼器，如圖2所示。圖3展示了網(wǎng)格圖，(5,，&5;，"是韋斯編碼器中的現(xiàn)存狀態(tài)，U，72，71，7,)是下個狀態(tài)?，F(xiàn)存狀態(tài)"，S，61，"的左列表示為(5,，S，51，S)從頂?shù)降酌總€分支的輸入U，w，a,)。下個狀態(tài)U，r2，71，r。)的右列，也表示為a，r2，7i，7;,)從頂?shù)降酌總€分支的輸入(化"，仏)。如果我們也考慮輸入〃3.每個分支實(shí)際上代表兩種可能的分支，即"=0or仏二l。然而，基于到輸出集(w,w，％)要達(dá)到最小距離，"3可以被立即解碼。一般的網(wǎng)格編碼器的復(fù)雜度分析一個標(biāo)準(zhǔn)的網(wǎng)格編碼處理一般包含3個連續(xù)部分，分支度量計算及更新，信息序列更新，和判決及信息取回。分支度量計算及更新使用最多的門電路，因?yàn)樗鼮槊總€分支計算耗費(fèi)，以及用前節(jié)點(diǎn)的耗費(fèi)加到分支耗費(fèi)上。另外，它需要在所有可能的分支中，尋找最小耗費(fèi)的路徑。信息序列更新處理將為每個末端點(diǎn)上每個路徑更新信息數(shù)組，基于分支度量計算及更新處理的路徑系數(shù)。信息序列更新處理需要極大的內(nèi)存來存儲所有的路徑。精確的程度取決與節(jié)點(diǎn)數(shù)量和網(wǎng)格解碼深度L。網(wǎng)格解碼深度定義了我們需要跟蹤返回多少路徑分支。L的長度越長，就需要越多的內(nèi)存。然后路徑長度超過網(wǎng)格編碼追蹤深度L，判決和信息取回用最低耗費(fèi)尋找一個路徑。然后Z-st印-back分支的相關(guān)信息比特被取回，并與分支上未編碼的比特一起，發(fā)送到下個處理模塊?，F(xiàn)在我們分析正規(guī)的維特比解碼器的復(fù)雜度。分支度量計算及更新模塊需要最多的芯片面積，因?yàn)樗饕杉臃ㄆ骱捅容^器組成。如上面的網(wǎng)格編碼圖所示，每個節(jié)點(diǎn)有4個進(jìn)來的分支。每個分支實(shí)際上代表兩個可能性，"二0或％=1。計算每個分支的度量的第-一歩就是把被接收的矢量(W，M，％)與所需要的矢量(W，W，恥)進(jìn)行比較，為了每個分支上的每個可能的路徑，這意味著每個分支需要兩個4比特的比較器。下一步就是加上現(xiàn)有的分支耗費(fèi)到前節(jié)點(diǎn)的分支耗費(fèi)，來獲得每個進(jìn)來分支的總的耗費(fèi)。如果我們用12比特作為總的耗費(fèi)，我們需要4個12比特的加法器來計算所有的4個進(jìn)來的分支。然后四個進(jìn)來分支的總的耗費(fèi)與尋找節(jié)點(diǎn)路徑作比較，這需要3個12比特的比較器。這個處理過程在16個節(jié)點(diǎn)上重復(fù)?，F(xiàn)在我們可以算一下我們需要的分支度量計算及更新模塊的資源。它需要總共128個4比特比較器，128個單比特計數(shù)器，64個2比特比較器，64個12比特加法器，48個12比特比較器。我們可以看到我們要執(zhí)行度量計算及更新的話，需要極大的數(shù)量的資源。信息序列更新模塊不需要很多的邏輯，而需要內(nèi)存來為每個節(jié)點(diǎn)存儲一個信息比特序列。對于解碼深度為L，每個子載波最大15未編碼比特來說，它需要總共29xl6x丄比特的寄存器，(29比特給每個分支進(jìn)入，其中26個未編碼比特，3個解碼比特)。原因就是寄存器用來代替SRAM，因?yàn)樗枰淮瓮瑫r更新所有的信息比特序列。這是由于前一個節(jié)點(diǎn)的相同的信息比特寄存器也被用于下一個節(jié)點(diǎn)了。所以，更新處理需要在一次時鐘周期內(nèi)被完成。判決和信息取回模塊在16條下個節(jié)點(diǎn)的路勁中，尋找最小耗費(fèi)的路勁。這需要總共15個12比特比較器。信息取回是瑣碎的，由移位寄存器和寄存復(fù)用組成?？偵厦娴姆治?，我們可以看到大多數(shù)的計算資源被用做分支度量計算及更新模塊和判決及信息取回模塊。因此，我們提出一個新型的基于并行處理的維特比解碼執(zhí)行方法，來減少3/4的計算資源的使用。下一章會介紹詳細(xì)的部分。四階段并行處理簡化復(fù)雜度的維特比解碼器前一章節(jié)的分析給了我們一些基本的計算復(fù)雜度的思想。我們需要的維特比解碼處理的計算數(shù)量，取決于總的比較操作，加法等。然而，仔細(xì)選擇了比較快的系統(tǒng)時鐘，放我們可以分時使用一些比較器，加法器來減少我們實(shí)際所需的比較器和加法器的數(shù)量。這個系統(tǒng)時鐘的選擇基于整個VDSL2系統(tǒng)的解碼速度的需求。也基于網(wǎng)格編碼圖上，我們可以找到的結(jié)構(gòu)模式。首先，讓我們看一下速度需求。最大的速度需求限制來自于30MHz參數(shù)集，它有8.625KHz的子載波頻率，8kHz的幀頻，總共4096個子載波。因?yàn)榫S特比解碼基于一對子載波的，那么最大的維特比解碼處理的重復(fù)次數(shù)就是2048.實(shí)際的需求可以更小，因?yàn)樽虞d波被分為上行和下行。所以每個方向上，網(wǎng)格對的數(shù)目將少于2048.然而，為了保守一些，靈活一些，我們?nèi)匀挥?048.我們假設(shè)信息序列更新和判定及信息取回各需要一個時鐘周期?，F(xiàn)在關(guān)鍵問題是我們?nèi)绾伟逊种Ф攘坑嬎慵案绿幚矸殖勺钚〉挠布枨?，而仍然要滿足速度需求。如果我們假設(shè)我們在一個時鐘周期內(nèi)完成了度量計算及更新，那么最小的滿足速度需求的系統(tǒng)時鐘可以這樣計算2048x3x8KHz或者49.152MHz?，F(xiàn)在我們看網(wǎng)格圖，我們可以看到，每個前節(jié)點(diǎn)僅到達(dá)四個下面的節(jié)點(diǎn)，每個下面的節(jié)點(diǎn)，僅與四個前面的節(jié)點(diǎn)相連。此外，我可以看到連接到下面四個節(jié)點(diǎn)0，1，2，3的分支，來自于相同的前節(jié)點(diǎn)0，4，8，C。連接到下面4個節(jié)點(diǎn)4，5，6,7的分支，都來自與同一個前節(jié)點(diǎn)1，5，9，D。連接到下面節(jié)點(diǎn)8，9，A，B的分支，都來自于前節(jié)點(diǎn)2，6，A，E.連接到下面節(jié)點(diǎn)C，D，E，F(xiàn)的分支，'都來自于前節(jié)點(diǎn)3，7，B，F(xiàn).這意味著我們可以完全把網(wǎng)格圖分為4個獨(dú)立的子組，并越過復(fù)雜的復(fù)用方案，探究分時機(jī)制。所以，如果我們把度量計算及更新處理分為4個子組(0，1,2，3)，(4，5，6，7)，(8，9，A，B)，(C，D，E，F(xiàn))的并行階段，那么支持VDSL230MHz參數(shù)集的最小系統(tǒng)時鐘就是2048x6x8KHz或者98.304MHz。所以我們選擇141.312MHz作為我們的系統(tǒng)時鐘，這是基于兩倍的70.656MHz(VDSL230MHz參數(shù)集的采樣時鐘頻率)。這對于滿足我們的四階段并行方案的98.304MHz的最小系統(tǒng)時鐘需求已經(jīng)足夠了?；镜姆种Ф攘坑嬎慵斑m應(yīng)(麗CA)分塊圖如下，圖4。我們用4X強(qiáng)調(diào)同時計算所有四個分支到下個單獨(dú)的節(jié)點(diǎn)的度量耗費(fèi)。mts_vec0，mts—vecl，mts—vec2，mts—vec3是每個分支的輸出的希望值，基本上這是由所給的網(wǎng)格樹結(jié)構(gòu)所決定的。如圖l，2，3和執(zhí)t亍中的靜態(tài)酉己置〈直。mts_vec0，mts—vecl，mts—vec2，mts—vec3禾口(7。，m，恥)之間的距離是每一分支的歐幾里得距離，在圖3的網(wǎng)格圖所示。分支度量和比較決定了"3,這是通過尋找每個分支的最小可能性得到的。因此表1中，兩個分支中的一個晶被選為四維陪集。分支度量與前節(jié)點(diǎn)的耗費(fèi)加到一起。三個比較器通過辨別與最小耗費(fèi)相交的前節(jié)點(diǎn)，找到四個分支最小的耗費(fèi)及相關(guān)路徑。另外，前節(jié)點(diǎn)的代號也被用于在(化A")三個只能夠選出一個，作為最后的勝者，并且相關(guān)的值，四個分支的最小的耗費(fèi)，及相關(guān)的前節(jié)點(diǎn)的代號，傳送給調(diào)用模塊如我們前面所討論的，在分支度量計算及更新過程中，16個下節(jié)點(diǎn)分支度量計算被分為4階段并行。圖5展示了分支度量計算及更新處理的硬件圖。這基本上舉出了4個BMCA子模塊的例子，來處理每個組中的最小耗費(fèi)的判決。在圖5中，我們用4xBMCA作為我們的標(biāo)記，來強(qiáng)調(diào)同時計算四個分支到下個單節(jié)點(diǎn)的分支耗費(fèi)這個事實(shí)。2比特的計數(shù)器被用來產(chǎn)生每個階段的基準(zhǔn)信號。所有l(wèi)6個節(jié)點(diǎn)，如圖3所示，被分為4個不同的組，它相關(guān)的耗費(fèi)也被分為4個組，取名group1:cost0,costl，cost2，cost3，group2:cost4，cost5，cost6，cost7，group3:cost8,cost9，cost10，costll，gro叩4:costl2，costl3，costl4，costl5?；鶞?zhǔn)信號由2比特計數(shù)器產(chǎn)生，它將決定哪個組被接收到分支度量耗費(fèi)計算及適應(yīng)模塊，如圖4.在4階段處理的最后，每個組的最小耗費(fèi)的勝出節(jié)點(diǎn)，帶著相關(guān)信息一起輸出，這些相關(guān)信息包含計算每個組的勝出節(jié)點(diǎn)的耗費(fèi)，組成勝出分支的前節(jié)點(diǎn)的標(biāo)簽，相關(guān)的解碼候選向量(u2，ul，u0).這個耗費(fèi)的值cost0，與網(wǎng)格圖起點(diǎn)相始化到0.4個下節(jié)點(diǎn)的分支度量，在每個時鐘周期內(nèi)計算。對于是時鐘周期是0，路徑及相關(guān)的耗費(fèi)，及下個節(jié)點(diǎn)(O,1，2，3)的解碼(化，仏，"》比特，在前節(jié)點(diǎn)(O，4，8，C)被選作輸入的時候計算。對于時鐘周期l，下節(jié)點(diǎn)(4，5，6，7)的相同的參數(shù)，在前節(jié)點(diǎn)(l，5，9，D)被選作輸入的時候計算。對于時鐘周期2，下節(jié)點(diǎn)(8，9，A，B)的相同的參數(shù)，在前節(jié)點(diǎn)(2，6，A，E)被選作輸入的時候計算。對于最后一個時鐘周期，下節(jié)點(diǎn)(C，D，E，F(xiàn))的相同的參數(shù)，在前節(jié)點(diǎn)(3，7，B，F(xiàn))被選作輸入的時候計算。因此每個分支的最大歐幾里德距離為2.TCM的總長度小于2048。每個階段我們需要12比特的耗費(fèi)，所有階段需要16個12比特寄存器。因此分支度量在4個4階段組中更新，我們需要2組耗費(fèi)表，為每個階段的新舊耗費(fèi)計算。所以，在存儲方面，總共需要32個12比特寄存器。在判決和信息取回處理上，我們需要找到通過16階段的最小耗費(fèi)，來決定快L歩的路徑。這也可以被分為4階段來減少3/4硬件復(fù)雜度。原理圖如圖6所示。同樣的，2比特計數(shù)器產(chǎn)生4階段的基準(zhǔn)信號。前面的耗費(fèi)被初始化到一個大的數(shù)字，比如4096，這基本上在與第一個耗費(fèi)的值比較時，取代了第一階段。在每個階段的最后，最小耗費(fèi)在相關(guān)節(jié)點(diǎn)被輸入最小寄存器時，將被輸入前耗費(fèi)寄存器。在四個階段后，最小的耗費(fèi)及相關(guān)的節(jié)點(diǎn)指數(shù)被轉(zhuǎn)換出來，用作信息序列的更新和判決模塊，如圖7在四個周期后，前耗費(fèi)將包含最小耗費(fèi)，min一ick將包含相關(guān)最小耗費(fèi)的節(jié)點(diǎn)號。min—idx被用作取回早期的L步驟的信息比特K，"2,",)。如果維特比解碼器到達(dá)最后TCM對，min—idx將強(qiáng)制為0，到達(dá)階段0的分支將被考慮為路徑候選，因?yàn)榘l(fā)送機(jī)上的TCM將確保最后2個網(wǎng)格對的韋斯編碼階段被(^，",)強(qiáng)制回到0。非常清楚，最后2對的解碼器("2,",)將被丟棄，不送到PMS我們維特比解碼器的最后步驟，就是為所有階段更新信息序列輸出解碼信息比特，如圖7.網(wǎng)格圖中每個節(jié)點(diǎn)的被解碼的候選向量("3，"""J，如圖3所示，是一個先進(jìn)先出，基本上保存了每個節(jié)點(diǎn)的路徑。同時，與分支相關(guān)的解碼信息比特("3，"2,^)，基于最小分支指數(shù)Z由圖6中的最小階段耗費(fèi)計算模塊決定。在維l寺比解碼中，僅最后3比特寄存器將輸出作解碼信息比特。然而，如果維特比解碼器到了最后一對，階段o的除了o^，",)所有的信息寄存器將被輸出。在圖7中，為編碼比特沒有展示。同樣，未編碼比特將被存儲并用同樣的方法算作("3，"2，",)。這個發(fā)明已經(jīng)被描述成相關(guān)的可被效仿的例子，在不背離發(fā)明技術(shù)范圍的情況下的修改或替代是可以被理解的。另外，可以作許多的修改來適應(yīng)特定的方案或者作為不違背必要技術(shù)范圍的教學(xué)發(fā)明材料。因此，預(yù)期這個發(fā)明是的不會對以特殊的，以最好方式的具體實(shí)現(xiàn)而限制的，但是這個發(fā)明將包含所有的附加聲明。權(quán)利要求1、VDSL2維特比解碼器，包含分支度量計算和更新模塊，用于計算每個分支耗費(fèi)、用先前的節(jié)點(diǎn)耗費(fèi)增加分支耗費(fèi)，并尋找所有可能分支的最小耗費(fèi)的其他路徑；信息序列更新模塊，用于存儲所有的路徑；判決和信息取回模塊，用于尋找所有可能路徑中耗費(fèi)最小的那條；其中度量計算及它的更新處理工作，以及被分成4個并行階段的更新模塊，4個并行階段是VDSL2網(wǎng)格編碼圖的4個子組(0，1，2，3)，(4，5，6，7)，(8，9，A，B)和(C，D，E，F(xiàn))；其中系統(tǒng)時鐘的選擇是基于整個VDSL2系統(tǒng)的解碼速度需求。2、根據(jù)權(quán)利要求1的維特比解碼器，其中系統(tǒng)時鐘的選擇是基于網(wǎng)格圖的結(jié)構(gòu)模式。3、根據(jù)權(quán)利要求1的維特比解碼器，其中16個下節(jié)點(diǎn)分支度量計算被分為4階段并行。4、根據(jù)權(quán)利要求3的維特比解碼器，其中分支度量計算及更新模塊包括四個BMCA子模塊處理每一組的最小耗費(fèi)判決，其中每一個麗CA子模塊同時計算所有四個分支到下個單獨(dú)的節(jié)點(diǎn)的度量耗費(fèi)；及2比特計數(shù)器產(chǎn)生每個階段的基準(zhǔn)信號，其中基準(zhǔn)信號決定哪一子組接收到BMCA子模塊；其中在四階段處理的最后，每個組的最小耗費(fèi)的勝出節(jié)點(diǎn)，帶著相關(guān)信息一起輸出，這些相關(guān)信息包含計算出的每個組的勝出節(jié)點(diǎn)的耗費(fèi)，組成勝出分支的前節(jié)點(diǎn)的標(biāo)簽，相關(guān)的解碼候選向量("2，M，"o)。5、根據(jù)權(quán)利要求4的維特比解碼器，其中BMCA子模塊包括四分支度量和比較器，其通過尋找每個分支的最小可能性得到輸入"3，因此四維陪集表中兩個分支的一個被選為四維陪集；加法器，其將分支度量與前節(jié)點(diǎn)的耗費(fèi)相加；及三個比較器，其通過辨別與最小耗費(fèi)相交的前節(jié)點(diǎn)，找到四個分支最小的耗費(fèi)及相關(guān)路徑；其中，每一分支的所需輸出(mts—vec0，mts_vecl，mts—vec2，mts—vec3)與輸出集合(f。，聽，恥)之間的距離是VDSL2網(wǎng)格圖中的每一分支的歐幾里得距離；及前節(jié)點(diǎn)的代號也被用于在每一分支的輸入("2，"，"。)三個只能夠選出一個，作為最后的勝者，并且相關(guān)的值，四個分支的最小的耗費(fèi)，及相關(guān)的前節(jié)點(diǎn)的代號，傳送給調(diào)用模塊。6、根據(jù)權(quán)利要求4或5的維特比解碼器，其中配置分支度量計算和更新模塊，從而4個下節(jié)點(diǎn)的分支度量在每個時鐘周期內(nèi)計算對于是時鐘周期0，路徑及相關(guān)的耗費(fèi)，及下個節(jié)點(diǎn)(O，1，2，3)的解碼"，化，")比特，在前節(jié)點(diǎn)(O，4，8，C)被選作輸入的時候計算，對于時鐘周期l，下節(jié)點(diǎn)(4，5,6，7)的相同的參數(shù)，在前節(jié)點(diǎn)(1，5，9，D)被選作輸入的時候計算，對于時鐘周期2，下節(jié)點(diǎn)(8，9，A，B)的相同的參數(shù)，在前節(jié)點(diǎn)(2，6，A，E)被選作輸入的時候計算，對于最后一個時鐘周期，下節(jié)點(diǎn)(C，D，E，F(xiàn))的相同的參數(shù)，在前節(jié)點(diǎn)(3,7,B，F(xiàn))被選作輸入的時候計算。7、根據(jù)權(quán)利要求1或2的維特比解碼器，其中系統(tǒng)時鐘比支持VDSL2的最小系統(tǒng)時鐘更快。8、根據(jù)權(quán)利要求7的維特比解碼器，其中系統(tǒng)時鐘為141.312MHz。9、根據(jù)權(quán)利要求1的維特比解碼器，判決和信息取回模塊是配置好的，所以處理及尋找最小耗費(fèi)決定了判決和信息取回模塊的幸存路徑也被分為4個階段。10、根據(jù)權(quán)利要求9的維特比解碼器，其中判決和信息取回處理包括2比特計數(shù)器產(chǎn)生4階段的基準(zhǔn)信號；前面的耗費(fèi)被初始化到一個大的數(shù)字，這基本上在與第一個耗費(fèi)的值比較時，取代了第一階段；在每個階段的最后，最小耗費(fèi)在相關(guān)節(jié)點(diǎn)被輸入最小寄存器時，將被輸入前耗費(fèi)寄存器；在四個階段后，最小的耗費(fèi)及相關(guān)的節(jié)點(diǎn)指數(shù)被轉(zhuǎn)換出來，用作信息序列的更新和判決模塊。全文摘要本發(fā)明公開了新的把維特比解碼器的解碼過程分為4個并行階段的方法。在系統(tǒng)時鐘的切當(dāng)選擇，發(fā)明平衡了解碼速度和硬件消耗，所以我們設(shè)計出來的維特比解碼器可以滿足VDSL2系統(tǒng)最快速度的參數(shù)集，30MHz的解碼速度的要求。在同時，4階段的并行處理正好滿足了速度的需求，新維特比解碼器的硬件消耗，相比于單階段解碼，已經(jīng)減少了很多。文檔編號H03M13/41GK101390293SQ200680053330公開日2009年3月18日申請日期2006年12月21日優(yōu)先權(quán)日2005年12月22日發(fā)明者譚耀龍申請人:創(chuàng)達(dá)特(蘇州)科技有限責(zé)任公司