專利名稱：單片易集成電流模環(huán)路濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子工程技術(shù)領(lǐng)域，具體涉及一種應(yīng)用于單片集成CMOS電荷泵鎖相環(huán)(PLL)電路的環(huán)路濾波器。
背景技術(shù)：
隨著集成電路工藝水平的高速發(fā)展，整個電路系統(tǒng)的各個模塊逐漸集成在單個芯片上(SOC)；另一方面，標(biāo)準(zhǔn)的CMOS工藝主要針對數(shù)字設(shè)計的，沒有專門的模擬元件工藝，這無疑增添了模擬電路設(shè)計的難度。作為絕大部分大規(guī)模集成電路不可或缺的電荷泵鎖相環(huán)電路(見圖1)一般主要包括五個部分鑒頻鑒相器(PFD)1，開關(guān)電荷泵電路(CP)2，環(huán)路濾波器(LPF)3，壓控振蕩器(VCO)4，以及反饋分頻器(1/N)5.電荷泵鎖相環(huán)的工作原理如下PFD通過比較輸入?yún)⒖夹盘柡徒?jīng)分頻過的VCO的信號，產(chǎn)生驅(qū)動電荷泵的控制信號，從而使得電荷泵電流來沖放環(huán)路濾波器中積分電容，進而調(diào)節(jié)VCO的輸入控制電平，達到改變輸出頻率的效果?？梢钥吹秸麄€電路是個反饋控制系統(tǒng)，所以存在一般反饋系統(tǒng)的穩(wěn)定性問題；同時從進一步的分析可以知道，電荷泵鎖相環(huán)電路還是個離散控制過程，因為電路本身引入了數(shù)字模塊PFD，它只在某些參考時鐘的整數(shù)倍時間點上進行相位的比較。所以在各種不同應(yīng)用和自身穩(wěn)定性的限制下[1]，其帶寬往往不能取得很大，這就進一步加劇了環(huán)路濾波器的集成難度。
針對上述問題，相應(yīng)的技術(shù)被紛紛報道和采用。例如，為了保證環(huán)路的帶寬一致性，鎖相環(huán)電路設(shè)計者一般可以增加環(huán)路電阻和減小電荷泵的電流，這樣雖然可以減小環(huán)路濾波電容，但是帶來了更大的電阻噪聲和電流匹配性差的不利影響。還有其他一些如用米勒效應(yīng)或者雙注入電荷泵電流[2][3]等技術(shù)來實現(xiàn)片上易實現(xiàn)環(huán)路濾波器。但是上述技術(shù)都是建立在電壓模信號的基礎(chǔ)上，在具體的實現(xiàn)過程中需要一些有源放大器和懸浮電容，從而大大復(fù)雜化了鎖相壞電路的設(shè)計。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種新型的可減小電荷泵鎖相環(huán)環(huán)路電容、使之易于片上集成的電荷泵型鎖相環(huán)電路用的環(huán)路濾波器。
本發(fā)明提出的易于片上集成的電荷泵型鎖相環(huán)電路用環(huán)路濾波器，是基于一個自偏置電流模濾波器而提出的[4]。通過電路的小信號分析，其傳遞函數(shù)關(guān)系與理想的濾波器可以近似等效。所以本發(fā)明提出的環(huán)路濾波器適用于各種鎖相環(huán)電路。本發(fā)明是針對圖1中環(huán)路濾波器電路3的創(chuàng)新改進，能夠使得積分電容C1便于片上集成。
圖2(a)是經(jīng)典的環(huán)路濾波器的實現(xiàn)電路，通過簡單的推導(dǎo)可以得到ZLF(s)=vcicp(s)=(R1+1sC1)//1sC2]]>=1sC2T1T21+sT21+sT1---(1)]]>(1)式中T1＝R(C1//C2)，T2＝RC1。R、C1和C2分別是濾波器電路中的電阻、積分電容和濾波電容?，F(xiàn)在的問題就是怎么通過電路的改變來等效(1)式的傳遞函數(shù)關(guān)系。來分析一下圖2b的電路，我們?nèi)≥斎胼敵鲂盘柧鶠殡娏鳎碔oIi=(1-a)·1-a1-as·RGC1s·RGC1---(2)]]>上式的推導(dǎo)結(jié)果假設(shè)了gmn·RG＞＞1.這個條件在電路中很容易實現(xiàn)。當(dāng)然我們也可以取輸出的電壓信號，即VoIi=(1-a)·1-a1-as·RGC1s·RGC11gmp---(3)]]>其中，gmn為NMOS管MN0和MN1的跨導(dǎo)，gmp為PMOS管MP0和MP1的跨導(dǎo)，RG為退化(degenerate)電阻。這樣我們就得到了電阻和電容串連的等效實現(xiàn)形式。同時，最主要的是我們看到(a/(1-a))的系數(shù)。如果取a＝1.25，那么就可以得到放大5倍的等效電容。但是最簡單的實現(xiàn)電路往往存有一些不理想的因素a.(2)(3)的推導(dǎo)忽略了MOS管在飽和區(qū)的輸出阻抗；b.當(dāng)兩路電荷泵電流注入時，積分電流就是它們的差值，但是由于a*Icp較Icp有個時延，這樣就會在鎖相環(huán)鎖定時引入一個很大的靜態(tài)相差，從而使得振蕩器輸出頻譜上出現(xiàn)很大的偽信號(spurious signal)。
針對上述兩個技術(shù)問題，我們就在圖2(b)的基礎(chǔ)上進行改進設(shè)計。設(shè)計的環(huán)路濾波器如圖3所示。由PMOS管MP0、MP1、MP2、MP3和NMOS管MN0、MN1和MN2經(jīng)電路連接組成，其中，MP0和MP1以及MP3和MP2分別以4∶1左右的尺寸鏡像連接的，MP1和MP2的漏極連接在一起，并共同連接到一個二極管形式的MN0的柵極；MN0的柵極經(jīng)一個開關(guān)與退化電阻RG和電容C1連接；C1一端接地電平，另一端接退化電阻RG并接MN1、MN2的柵極，MN1和MN2的漏極分別與MP0和MP3的漏極連接，MN1和MN2的源極都接地電平。
可以看到a*Icp和Icp兩路注入電流經(jīng)過相同匹配的PMOS，再作和差運算，經(jīng)而消除了時間上的不匹配；同時我們再積分電容的前面加了個同步開關(guān)，它由UP，DOWN信號控制，這樣就能有效減小積分電流在電荷泵關(guān)斷后的回流不良情形。這樣通過簡單的小信號分析，可以得到傳遞關(guān)系IoIi=(-1+a2)·1+2a1-as·RGC1s·RGC1---(4)]]>對比(2)，上式的等效電容的放大倍數(shù)變成了(2a/(1-a))。
這樣我們清楚闡述了本項發(fā)明的技術(shù)背景，創(chuàng)新的基本實現(xiàn)雛型電路，雛形電路的不理想因素分析和改進方案。本發(fā)明的有益效果1.從上述的分析可以清楚得看到，我們將環(huán)路濾波器的積分電容等效放大，便于單片集成，這是本項發(fā)明得直接有益效果。
2.因為圖3電路是個自偏置電路，它受鎖相環(huán)環(huán)路的反饋控制，所以不需要其他偏置電路，如帶隙基準(zhǔn)源，這樣簡化了電路設(shè)計，減小了芯片的功耗和面積；3.鎖相環(huán)電路另一個指標(biāo)是鎖定時間，主要受環(huán)路帶寬的限制。在本項發(fā)明中，因為電路是自偏置的，我們可以在電路啟動的時候，一方面可以通過預(yù)充電電路使得壓控振蕩器的控制電壓預(yù)設(shè)在穩(wěn)定值的附近；另一方面，當(dāng)鎖相環(huán)進入鎖定范圍后，捕獲過程也是非線性過程，因為這一過程電荷泵電流是緩變的，這樣也能進一步縮短鎖定時間[5]。
4.環(huán)路的帶寬可以做得和工藝、電壓、溫度(PVT)以及反饋分頻比不相關(guān)，這樣可大大提高芯片的穩(wěn)定性和合格率。


圖1為電荷泵鎖相環(huán)電路的結(jié)構(gòu)示意圖；圖2(a)為傳統(tǒng)環(huán)路濾波器的電路實現(xiàn)；圖2(b)為本發(fā)明的環(huán)路濾波器的電路原型圖；圖3為改進后的環(huán)路濾波器的電路實現(xiàn)；圖4為環(huán)路濾波器的仿真(C2＝0)；圖5為環(huán)路濾波器的相頻曲線仿真；圖6為鎖相環(huán)的在預(yù)充電電路下的捕獲仿真比較。其中，(a)為沒有預(yù)充電電路，(b)為有預(yù)充電路。
具體實施例方式
下面結(jié)合仿真結(jié)果來演示本項發(fā)明內(nèi)容。
1.環(huán)路濾波器的仿真(C2＝0)對圖2中的電路進行仿真驗證，仿真結(jié)果見圖4所示，比較于理想的傳遞關(guān)系在近原點處多了個極點，這是由MOS管的有限輸出阻抗引入的。但關(guān)鍵的是我們看到兩者在70～80KHz的頻率處出現(xiàn)了希望的左零點。
2.改進后環(huán)路濾波器電路仿真。其中，α＝1.25，RG＝10kΩ，C1＝25pF，C2＝0。
我們對圖2(a)，圖2(b)以及圖3的傳遞函數(shù)的相頻曲線進行了仿真驗證。雖然三者在近原點的極點位置有所不同之外，在70～80KHz的頻率處均出現(xiàn)了希望的左零點。
3.整個鎖相環(huán)環(huán)路的電路spice仿真為了說明本發(fā)明的第2點有益效果，我們做了鎖相環(huán)環(huán)路捕獲過程的spice仿真。可以發(fā)現(xiàn)，本發(fā)明在有簡單的預(yù)充電電路下的捕獲過程明顯較沒有的情況下快的多，大約縮3倍時間。見圖6(a)和圖6(b)。
參考文獻[1]F.Gardner，“Charge-pump phase-locked loops，”IEEE Trans.Commun.，vol.COM-28，no.11，pp.1849-1858，Nov.1980. Tang.Y，et al，“Adaptive miller capacitor multiplier for compact on-chipPLL filter，”Electronic.Leter.，vol.39(1)，pp.43-45，2003. Craninckx，J，and Steyaert.M.S.J，“A fully integrated CMOS DCS-1800frequency synthesizer，”IEEE J.Solid-State Circuits，vol.33，pp，pp.2054-2065，Dec.1998[4]G.Yan et al，“A self-biased PLL with current-mode filter for clockgeneration，”ISSCC Dig.Tech.papers，F(xiàn)eb.2005，pp.420-421. J.Maneatis，“Low-jitter process-independent DLL and PLL based on self-biasedtechniques，”IEEE J.Solid-State Circuits，vol.31，pp.1723-1732，Nov.1996.
權(quán)利要求
1.一種單片易集成的電流模環(huán)路濾波器，其特征在于由PMOS管MPO、MP1、MP2、MP3和NMOS管MNO、MN1和MN2經(jīng)電路連接組成，其中，MPO和MP1以及MP3和MP2以4∶1的尺寸鏡像連接的，MP1和MP2的漏極連接在一起，并共同連接到一個二極管形式的MNO的柵極；MNO的柵極經(jīng)一個開關(guān)與退化電阻RG和電容C1連接；C1一端接地電平，另一端接退化電阻RG，并接MN1和MN2的柵極，MN1和MN2的漏極分別與MPO和MP3的漏極連接，MN1和MN2的源極都接地電平。
全文摘要
本發(fā)明屬于電子工程技術(shù)領(lǐng)域，具體為一種易于片上集成的電荷泵鎖相環(huán)電路用的環(huán)路濾波器。該環(huán)路濾波器是基于一具自編置電流模濾波器而設(shè)計，受鎖相環(huán)環(huán)路的反饋控制，這樣簡化了電路設(shè)計，減少了芯片的功耗和面積。而且，使用該濾波器的鎖相環(huán)，環(huán)路的帶寬可以做得和工藝、電壓、溫度和反饋分頻比不相關(guān)，這樣可大大提高芯片的穩(wěn)定性和合格率。
文檔編號H03L7/08GK1819463SQ20061002475
公開日2006年8月16日 申請日期2006年3月16日 優(yōu)先權(quán)日2006年3月16日
發(fā)明者曾曉洋, 嚴(yán)杰鋒, 湯庭鰲 申請人:復(fù)旦大學(xué)