專利名稱：展頻鎖相回路的控制方法及其電路的制作方法
技術領域：
本發(fā)明是有關于一種展頻鎖相回路的控制方法及其電路，尤指一種可對電壓控制振蕩電路的輸出頻率作振幅或頻率調變，使其輸出的頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布的展頻鎖相回路的控制方法及其電路。
背景技術：
按電磁干擾(EMI)的問題，由于系統操作頻率日漸增高而更加嚴重。從鎖相回路(PLL)經調變后，產生展頻的頻率，對高速電路的EMI問題，有顯著的改善。因此，現階段的高速芯片，紛紛加入展頻的功能。
展頻是在鎖相回路(PLL)上加入調變控制電路，為了得到較佳的展頻效果，通常在低通濾波器上加入一個圖案產生器及一個數字至模擬轉換器(DAC)，但是，一個復雜的圖案產生器再加上一個五階的數字至模擬轉換器，不僅在控制方面變得更復雜，同時使得芯片面積也變大，研發(fā)時效性及成本也增加。
如1994年K.B.Hardin等人于IEEE International Symposium onElectromagnetic Compatibility上所發(fā)表的”降低輻射的展頻頻率產生(Spread Spectrum Clock Generation for the Reduction of Radiated Emission)”一文中揭示，對于鎖相回路，不同的調變波形，有不同的結果。又如1997年K.B.Hardin等人于IEEE International Symposium on ElectromagneticCompatibility上所發(fā)表的”鎖相回路系統對展頻頻率產生的設計考慮(Design Considerations of Phase-Locked Loop System for Spread SpectrumClock Generation)”一文中描述，其是以調變回路除數以產生最佳調變波形，而此種調變方式的缺點在于其復雜的控制方式，與增大頻寬必須加大低通濾波器上電阻及電容大小，造成制造成本的增加。
請參照圖1a，其顯示公知的展頻鎖相回路的示意圖；如圖所示，公知的展頻鎖相回路40具有參考除頻器41；相位偵測器42；低通濾波電路43；電壓控制振蕩電路44；以及返饋除頻器45。一般調變返饋除頻器45是由輸入的固定控制頻率，加在控制返饋除頻器45的除數變化，或可直接對低通濾波電路43輸入固定調變訊號，來達到展頻功能。若直接對返饋除頻器45作調變，其所產生的調變控制波形VCOIN近似一正弦波(請參照圖1c)，因此在作頻譜分析時會發(fā)現其展頻頻寬雖寬但能量下降不多且會產生兩個凸起(請參照圖1b)，造成展頻功能的限制。
請參照圖2，其顯示另一公知的鎖相回路系統的結構示意圖；另一公知的鎖相回路系統50具有參考除頻器51；相位偵測器52；充電泵浦53；濾波電路54；電壓控制振蕩電路55；調變控制電路56；以及返饋除頻器57。其于低通濾波器54上灌入近似的調變波形，為了在低通濾波器54上產生為微量調變，在設計上必須增大電容及盡量縮小充電電流，但增大電容會造成成本的增加，而電流上的縮減也形成設計上的困難。
請參照圖3a及b，其分別顯示一展頻輸出及其最佳化調變控制波形VCOIN的示意圖；如圖3a所示其為美國Lexmark公司所公開的一種最佳化調變控制訊號VCOIN的波形，根據該調變控制波形VCOIN可消除圖1a所示的兩個凸起，但其中央能量密度較圖1b高，且圖3b的兩端具有凹槽，造成展頻功能的限制。
請參照圖4a，b及c，其分別顯示公知的展頻鎖相回路系統輸出固定的頻率會造成頻率輸出不均勻的示意圖；如圖4b所示，當電壓控制振蕩電路的輸出頻率VCOIN固定時，于不同VCOIN振幅于頻譜上可得到不同的頻率(請參照圖4c)，且其分布不很均勻，而該VCOIN的波形于多次重迭后可得到各種頻率的能量分布(dBm)(請參照圖4a)，因其輸出固定的頻率，因此于圖4c可看出各頻率間能量的不均勻(即凹陷處)。
有鑒于此，需要一種展頻鎖相回路的控制方法及其電路，其可對電壓控制振蕩電路的輸出頻率作振幅或頻率調變，使其輸出的頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布，以改善上述的缺點。

發(fā)明內容
本發(fā)明的一目的在于提供一種展頻鎖相回路的控制電路，其可對電壓控制振蕩電路的輸出頻率訊號作振幅調變，使其輸出的頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布。
本發(fā)明的另一目的在于提供一種展頻鎖相回路的控制電路，其可對電壓控制振蕩電路的輸出頻率訊號作頻率調變，使其輸出的頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布。
本發(fā)明的另一目的系提供一種展頻鎖相回路的控制電路，其主要對展頻控制作微調即可使輸出頻率加密達到展頻效果的調整，且所增加的展頻控制線路很小，且不需增加圖案產生器及一個數字至模擬轉換器(DAC)，因此可降低生產成本。
本發(fā)明的另一目的在于提供一種展頻鎖相回路的控制方法，其可對電壓控制振蕩電路的輸出頻率訊號作頻率或振幅調變，以產生非固定調變波形，使其輸出的頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布。
為實現上述目的，本發(fā)明提供的展頻鎖相回路的控制電路包括一參考除頻器，耦接至一頻率訊號，且于除頻后輸出一參考頻率訊號；一相位偵測器，耦接至該參考除頻器，對該參考頻率訊號執(zhí)行相位偵測，且輸出一向上計數輸出及一向下計數輸出；一充電泵浦，耦接至該相位偵測器，根據該向上計數輸出及向下計數輸出執(zhí)行充電；一濾波電路，耦接至該充電泵浦，對該充電泵浦的輸出訊號執(zhí)行濾波后產生一電壓控制振蕩輸入訊號；一電壓控制振蕩電路，耦接至該濾波電路，其可依據該電壓控制振蕩輸入訊號輸出一電壓控制振蕩輸出訊號及一輸出頻率訊號；以及一調變控制電路，耦接至該電壓控制振蕩電路，可對該電壓控制振蕩輸出訊號執(zhí)行調變后產生一展頻調變訊號，并將該展頻調變訊號輸出至該相位偵測器。
所述的展頻鎖相回路的控制電路，其中該鎖相回路為一雙模式數字鎖相回路。
所述的展頻鎖相回路的控制電路，其中該參考訊號的頻率為100MHz，而該展頻調變訊號為一三角波，且其頻率范圍為30～60KHz。
所述的展頻鎖相回路的控制電路，其中該調變控制電路對該電壓控制振蕩輸出訊號執(zhí)行振幅調變。
所述的展頻鎖相回路的控制電路，其中該振幅調變的次序為可程序化，且可預先儲存于該調變控制電路中。
所述的展頻鎖相回路的控制電路，其中該振幅調變的范圍約為1.03～0.997間。
所述的展頻鎖相回路的控制電路，其進一步具有一調變頻率控制電路，其耦接至該參考除頻器及調變控制電路，其可根據一調變控制訊號及參考頻率訊號輸出一調變控制系統頻率訊號至該調變控制電路，以使該調變控制電路輸出該展頻調變訊號至該相位偵測器。
所述的展頻鎖相回路的控制電路，其中該調變頻率控制電路對該電壓控制振蕩輸出訊號執(zhí)行頻率調變。
所述的展頻鎖相回路的控制電路，其中該頻率調變的次序為可程序化，且可預先儲存于該調變頻率控制電路中。
所述的展頻鎖相回路的控制電路，其中該頻率調變的范圍約為1.03～0.997間。
所述的展頻鎖相回路的控制電路，其中該展頻為向下展頻或中央展頻。
所述的展頻鎖相回路的控制電路，其中該濾波電路為低通濾波電路。
本發(fā)明提供的展頻鎖相回路的控制方法包括下列步驟使用一鎖相回路對一參考訊號進行倍頻及相位鎖定；以及在該參考訊號被展頻時，以數字控制方式對該鎖相回路的一振蕩電路的輸出訊號執(zhí)行調變；使該振蕩電路的輸出頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布。
所述的展頻鎖相回路的控制方法，其中該鎖相回路為一雙模式數字鎖相回路。
所述的展頻鎖相回路的控制方法，其中該參考訊號的頻率為100MHz，而該展頻調變訊號為一三角波，且其頻率范圍為30～60KHz。
所述的展頻鎖相回路的控制方法，其中該振蕩電路為電壓控制振蕩電路。
所述的展頻鎖相回路的控制方法，其中在該參考訊號被展頻時，是以數字控制方式對該振蕩電路的輸出訊號執(zhí)行振幅調變。
所述的展頻鎖相回路的控制方法，其中該振幅調變的次序為可程序化，且可預先儲存于該數字鎖相回路中。
所述的展頻鎖相回路的控制方法，其中該振幅調變的范圍約為1.03～0.997間。
所述的展頻鎖相回路的控制方法，其中在該參考訊號被展頻時，是以數字控制方式對該振蕩電路的輸出訊號執(zhí)行頻率調變。
所述的展頻鎖相回路的控制方法，其中該頻率調變的次序為可程序化，且可預先儲存于該數字鎖相回路中。
所述的展頻鎖相回路的控制方法，其中該頻率調變的范圍約為1.03～0.997間。
所述的展頻鎖相回路的控制方法，其中該展頻為向下展頻或中央展頻。


圖1a為一示意圖，其顯示公知的展頻鎖相回路的示意圖。
圖1b為一示意圖，其顯示公知的展頻鎖相回路于展頻時會產生兩個凸起的示意圖。
圖1c為一示意圖，其顯示公知的展頻鎖相回路調變控制波形VCOIN近似一正弦波的示意圖。
圖2為一示意圖，其顯示另一公知的鎖相回路系統的結構示意圖。
圖3a及b為示意圖，其分別顯示一展頻輸出及其最佳化調變控制波形VCOIN的示意圖。
圖4a、b及c為示意圖，其分別顯示公知的展頻鎖相回路系統輸出固定的頻率會造成頻率輸出不均勻的示意圖。
圖5，其顯示本發(fā)明一較佳實施例的展頻鎖相回路的控制電路的方塊示意圖。
圖6a、b及c為示意圖，其分別顯示本發(fā)明的調變控制電路16對電壓控制振蕩輸出訊號CLKVCO執(zhí)行振幅調變后所輸出的頻率、VCOIN及能量輸出的示意圖。
圖7a、b及c為示意圖，其分別顯示本發(fā)明的調變頻率控制電路17對電壓控制振蕩輸出訊號CLKVCO執(zhí)行頻率調變后所輸出的頻率、VCOIN及能量輸出的示意圖。
圖8為一示意圖，其顯示本發(fā)明一較佳實施例的展頻鎖相回路的控制方法的流程示意圖。
具體實施例方式
為能進一步了解本發(fā)明的結構、特征及其目的，以附圖及較佳具體實施例的詳細說明如后。
請參照圖5，其顯示本發(fā)明一較佳實施例的展頻鎖相回路的控制電路的方塊示意圖。如圖所示，本發(fā)明的展頻鎖相回路的控制電路10，其為雙模式數字鎖相回路，包括參考除頻器11；相位偵測器12；充電泵浦13；濾波電路14；電壓控制振蕩電路15；以及調變控制電路16所組合而成。
其中，該參考除頻器11，耦接至一頻率訊號CLKIN，且于除頻后輸出一參考頻率訊號Fref。其中，該參考訊號的頻率較佳為100MHz。
該相位偵測器12，耦接至該參考除頻器11，可對該參考頻率訊號Fref執(zhí)行相位偵測，且輸出一向上計數輸出UPN及一向下計數輸出DNN至該充電泵浦13。
該充電泵浦(Charge Pump)，耦接至該相位偵測器12，根據該向上計數輸出UPN及向下計數輸出DNN執(zhí)行充電或放電。
該濾波電路14，耦接至該充電泵浦13，其較佳為一低通濾波電路，可對該充電泵浦13的輸出訊號VCOINC執(zhí)行濾波后產生一電壓控制振蕩輸入訊號VCOIN。其中，該低通濾波電路較佳由電容及電阻所組成。該參考訊號Fref的頻率為100MHz，而該電壓控制振蕩輸入訊號VCOIN為一三角波，且較佳為一均勻三角波且其頻率范圍為30～60KHz。
該電壓控制振蕩電路15，耦接至該濾波電路14，其可依據該電壓控制振蕩輸入訊號VCOIN輸出一電壓控制振蕩輸出訊號CLKVCO及一輸出頻率訊號CLKOUT。
該調變控制電路16，耦接至該電壓控制振蕩電路15，可對該電壓控制振蕩輸出訊號CLKVCO執(zhí)行調變后產生一展頻調變訊號Fbclk，并將該展頻調變訊號Fbclk輸出至該相位偵測器12。其中，該調變控制電路16對該電壓控制振蕩輸出訊號CLKVCO執(zhí)行振幅調變或頻率調變。其中，該震幅調變的次序為可程序化，且可預先儲存于該調變控制電路16中。
此外，該展頻鎖相回路的控制電路10進一步具有一調變頻率控制電路17，其耦接至該參考除頻器11及調變控制電路16，其可根據一調變控制訊號MDC及參考頻率訊號Fref輸出一調變控制系統頻率訊號MDSCLK至該調變控制電路16，以使該調變控制電路16輸出該展頻調變訊號Fbclk至該相位偵測器12。其中，該頻率調變的次序為可程序化，且可預先儲存于該調變頻率控制電路17中。
請參照圖6a，b及c，其分別顯示本發(fā)明的調變控制電路16對電壓控制振蕩輸出訊號CLKVCO執(zhí)行振幅調變后所輸出的頻率、VCOIN及能量輸出的示意圖；本發(fā)明的調變控制電路16對電壓控制振蕩輸出訊號CLKVCO執(zhí)行振幅調變動作原理的說明如下本發(fā)明參數的基本假設如下CLKVCO調變訊號的外型(Modulation profile)均勻三角波(tri-angle wave)調變頻率(Modulation Clock)Fm調變頻率周期(Modulation Clock period)TmVCO最大頻率(VCO max Frequency)Fmax及其控制電壓VmaxVCO最小頻率(VCO min Frequency)Fmin及其控制電壓VminVCO中央頻率(VCO center Frequency)Fcm及其控制電壓Vcm，其中Vcm＝(Vmax+Vmin)/2VCO的平均增益(AVG VCO gain)ko，其中ko＝(Fmax-Fmin)/(Vmax-Vmin)VCO的轉移函數(VCO transfer function)Fvco＝F(t)＝Fcm+ko*(Vcm-V(t))其中，V(t)＝Vcm+(Vmax-Vmin)/(Tm/2)*t，in 0＜t＜Tm/4V(t)＝Vmax-(Vmax-Vmin)/(Tm/2)*(t-Tm/4)，in Tm/4＜t＜3*Tm/4V(t)＝Vmin+(Vmax-Vmin)/(Tm/2)*(t-3*Tm/4)，in 3*Tm/4＜t＜Tm假設Fm＝100KHz，Tm＝10μS，Fcm＝100MHz，Ftop＝103MHz，Fbottom＝97MHz且
Vcm＝1V，ko＝100MHz/V，Vtop＝1.03V，Vbottom＝0.97V，則V(t)＝1V+0.012V/μS*t，in 0＜t＜Tm/4V(t)＝1.03V-0.012V/μS*(t-Tm/4)，in Tm/4＜t＜3*Tm/4V(t)＝0.97V+0.012V/μS*(t-3*Tm/4)，in 3*Tm/4＜t＜Tm在一個調變頻率周期(10μS)中存在有1000個Fvco周期In 0＜t＜Tm/4V(t)＝1V+0.012V/μS*tF(t)＝100MHz+100MHz/V*(1V-1V+0.012V/μS*t)＝100MHz+(1.2/μS*t)MHzF1＝F(10μS/1000)＝100MHz+(1.2/μS*10μS/1000)MHz＝100MHz+0.012MHzF2＝F(10μS/1000*2)＝100MHz+0.012*2MHz＝100MHz+0.024MHz............
.........................................................
第n次的頻率為Fn＝F(10μS/1000*n)＝100MHz+0.012*n*MHz如果下一個調變下一個CLKVCO調變訊號的振幅為0.012V*As(振幅)，且As＝0.999，因此In 0＜t＜Tm/4V(t)＝1V+0.012V/μS*t*As＝1V+0.012V/μS*t*0.999＝1V+0.011988V/μS*tF(t)＝100MHz+100MHz/V*(1V-1V+0.011988V/μS*t)＝100MHz+(1.1988/μS*t)MHzF1＝F(10μS/1000)＝100MHz+(1.1988/μS*10μS/1000)MHz＝100MHz+0.011988MHzF2＝F(10μS/1000*2)＝100MHz+0.012*2MHz＝100MHz+0.023976MHz.........................................................
第n次的頻率為Fn＝F(10μS/1000*n)＝100MHz+0.011988*n*MHz
如果下一個調變下一個CLKVCO調變訊號的振幅為0.012V*As(振幅)，且As＝0.998，因此In 0＜t＜Tm/4V(t)＝1V+0.012V/μS*t*As＝1V+0.012V/μS*t*0.998＝1V+0.011976V/μS*tF(t)＝100MHz+100MHz/V*(1V-1V+0.011976V/μS*t)＝100MHz+(1.1976/μS*t)MHzF1＝F(10μS/1000)＝100MHz+(1.1976/μS*10μS/1000)MHz＝100MHz+0.011976MHzF2＝F(10μS/1000*2)＝100MHz+0.012*2MHz＝100MHz+0.023952MHz........................................................
第n次的頻率為Fn＝F(10μS/1000*n)＝100MHz+0.011976*n*MHz如果下一個調變下一個CLKVCO調變訊號的振幅為0.012V*As(振幅)，且As＝0.997，因此In 0＜t＜Tm/4V(t)＝1V+0.012V/μS*t*As＝1V+0.012V/μS*t*0.997＝1V+0.011964V/μS*tF(t)＝100MHz+100MHz/V*(1V-1V+0.011964V/μS*t)＝100MHz+(1.1964/μS*t)MHzF1＝F(10μS/1000)＝100MHz+(1.1964/μS*10μS/1000)MHz＝100MHz+0.011964MHzF2＝F(10μS/1000*2)＝100MHz+0.012*2MHz＝100MHz+0.023928MHz...........................................................
第n次的頻率為Fn＝F(10μS/1000*n)＝100MHz+0.011964*n*MHz如上所述，當本發(fā)明的調變控制電路16對電壓控制振蕩電路15的輸出頻率VCOIN進行振幅調變(即0.012V*As，其中As＝1.03～0.97，且其可被儲存于該調變控制電路16中)時，可得到如圖6b所示不同的VCOIN振幅，且該不同的VCOIN振幅于頻譜上即可得到不同的頻率(請參照圖6c)，對比于公知的固定頻率，本發(fā)明的輸出頻率分布較為均勻，且該VCOIN的波形于多次重迭后，因為調變的VCOIN訊號每一個周期都會變化，因此其能量不會出現于固定的頻率處，如此即可得到較為平緩的能量分布(dBm)(請參照圖6a)，對照于公知固定頻率的電壓控制振蕩輸出訊號CLKVCO，本發(fā)明卻可使其凹陷處較為平緩，因此可改善公知技術的缺點。
請參照圖7a、b及c，其分別顯示本發(fā)明的調變頻率控制電路17對電壓控制振蕩輸出訊號CLKVCO執(zhí)行頻率調變后所輸出的頻率、VCOIN及能量輸出的示意圖；本發(fā)明的調變頻率控制電路17對電壓控制振蕩輸出訊號CLKVCO執(zhí)行頻率調變動作原理的說明如下本發(fā)明參數的基本假設如下CLKVCO調變訊號的外型(Modulation profile)均勻三角波(tri-angle wave)調變頻率(Modulation Clock)Fm調變頻率周期(Modulation Clock period)TmVCO最大頻率(VCO max Frequency)Fmax及其控制電壓VmaxVCO最小頻率(VCO min Frequency)Fmin及其控制電壓VminVCO中央頻率(VCO center Frequency)Fcm及其控制電壓Vcm，Vcm＝(Vmax+Vmin)/2VCO的增益(VCO gain)ko，ko＝(Fmax-Fmin)/(Vmax-Vmin)VCO的轉移函數(VCO transfer function)Fvco＝F(t)＝Fcm+ko*(Vcm-V(t))其中，V(t)＝Vcm+(Vmax-Vmin)/(Tm/2)*t，in 0＜t＜Tm/4V(t)＝Vmax-(Vmax-Vmin)/(Tm/2)*(t-Tm/4)，in Tm/4＜t＜3*Tm/4V(t)＝Vmin+(Vmax-Vmin)/(Tm/2)*(t-3*Tm/4)，in 3*Tm/4＜t＜Tm假設Fm＝100KHz，Tm＝10μS，Fcm＝100MHz，Ftop＝103MHz，Fbottom＝97MHz且Vcm＝1V，ko＝100MHz/V，Vtop＝1.03V，Vbottom＝0.97V則V(t)＝1V+0.012V/μS*t，in 0＜t＜Tm/4V(t)＝1.03V-0.012V/μS*(t-Tm/4)，in Tm/4＜t＜3*Tm/4V(t)＝0.97V+0.012V/μS*(t-3*Tm/4)，in 3*Tm/4＜t＜Tm在一個調變頻率周期(10μS)中存在有1000個Fvco周期In 0＜t＜Tm/4
V(t)＝1V+0.012V/μS*tF(t)＝100MHz+100MHz/V*(1V-1V+0.012V/μS*t)＝100MHz+(1.2/μS*t)MHzF1＝F(10μS/1000)＝100MHz+(1.2/μS*10μS/1000)MHz＝100MHz+0.012MHzF2＝F(10μS/1000*2)＝100MHz+0.012*2MHz＝100MHz+0.024MHz.........................................................
第n次的頻率為Fn＝F(10μS/1000*n)＝100MHz+0.012*n*MHz如果在一個調變頻率周期(9.5μS)中存在有950個Fvco周期，因此In 0＜t＜Tm/4V(t)＝1V+0.012V/μS*tF(t)＝100MHz+100MHz/V*(1V-1V+0.012V/μS*t)＝100MHz+(1.2/μS*t)MHzF1＝F(9.5μS/1000)＝100MHz+(1.2/μS*9.5μS/1000)MHz＝100MHz+0.0114MHzF2＝F(9.5μS/1000*2)＝100MHz+0.0114*2MHz＝100MHz+0.0228MHz.....................................................
第n次的頻率為Fn＝F(9.5μS/1000*n)＝100MHz+0.0114*n*MHz如果在一個調變頻率周期(9.0μS)中存在有900個Fvco周期，因此In 0＜t＜Tm/4V(t)＝1V+0.012V/μS*tF(t)＝100MHz+100MHz/V*(1V-1V+0.012V/μS*t)＝100MHz+(1.2/μS*t)MHzF1＝F(9μS/1000)＝100MHz+(1.2/μS*9μS/1000)MHz
＝100MHz+0.0108MHzF2＝F(9μS/1000*2)＝100MHz+0.0108*2MHz＝100MHz+0.0216MHz.....................................................
第n次的頻率為Fn＝F(9μS/1000*n)＝100MHz+0.0108*n*MHz如上所述，當本發(fā)明的調變頻率控制電路17對電壓控制振蕩電路15的輸出頻率VCOIN進行頻率調變(即0.012V*Fs，其中Fs＝1.03～0.97，且其可被儲存于該調變頻率控制電路17中)時，可得到如圖7b所示不同的VCOIN周期，且該不同的VCOIN周期于頻譜上即可得到不同的頻率(請參照圖7c)，對比于公知的固定頻率，本發(fā)明的輸出頻率分布較為均勻，且該VCOIN的波形于多次重迭(例如1000次)后，因為調變的VCOIN訊號每一個周期都會有變化，因此其能量不會出現于固定的頻率處，如此即可得到較為平緩的能量分布(dBm)(請參照圖7a)，對照于公知固定頻率的電壓控制振蕩輸出訊號CLKVCO，本發(fā)明卻可使其凹陷處較為平緩，因此可改善公知技術的缺點。
請參照圖8，其顯示本發(fā)明一較佳實施例的展頻鎖相回路的控制方法的流程示意圖。如圖所示，本發(fā)明的展頻鎖相回路的控制方法包括下列步驟使用一鎖相回路對一參考訊號進行倍頻及相位鎖定(步驟1)；在該參考訊號被展頻時，以數字控制方式對該鎖相回路的一振蕩電路的輸出訊號執(zhí)行調變(步驟2)；俾使該振蕩電路的輸出頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布。
請配合參照圖5-7，其中，于該步驟1中，其中該鎖相回路為一雙模式數字鎖相回路鎖相回路，且該參考訊號的頻率為100MHz，而該展頻調變訊號為一三角波，且較佳為一均勻三角波且其頻率范圍為30～60KHz。
于該步驟2中，該振蕩電路為電壓控制振蕩電路15，且該參考訊號被展頻時，是以數字控制方式對該振蕩電路15的輸出訊號執(zhí)行振幅或頻率調變，其中該振幅調變的次序為可程序化，例如1.03～0.97且可預先儲存于該數字鎖相回路中；或者該頻率調變的次序為可程序化，例如1.03～0.97且可預先儲存于該數字鎖相回路中；且該展頻系向下展頻或中央展頻。至于本方法的動作原理請參照上述圖5～7的說明，在此不擬贅述。
所以，經由本發(fā)明的實施，其可對電壓控制振蕩電路的輸出頻率訊號作頻率或振幅調變，以產生非固定調變波形，使其輸出的頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布，且其所需增加的展頻控制器線路很少，而且不需增加數字至模擬轉換控制器及復雜的圖案產生器，因此可降低生產成本，其確可改進公知展頻鎖相回路的缺點。
本發(fā)明所描述的是較佳實施例，舉凡局部的變更或修飾而源于本發(fā)明的技術思想而為熟習該技術的人所易于推知的，俱不脫本發(fā)明的專利權范疇。
權利要求
1.一種展頻鎖相回路的控制方法，其包括下列步驟使用一鎖相回路對一參考訊號進行倍頻及相位鎖定；以及在該參考訊號被展頻時，以數字控制方式對該鎖相回路的一振蕩電路的輸出訊號執(zhí)行調變；使該振蕩電路的輸出頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布。
2.如權利要求1所述的展頻鎖相回路的控制方法，其中該鎖相回路為一雙模式數字鎖相回路。
3.如權利要求1所述的展頻鎖相回路的控制方法，其中該參考訊號的頻率為100MHz，而該展頻調變訊號為一三角波，且其頻率范圍為30～60KHz。
4.如權利要求1所述的展頻鎖相回路的控制方法，其中該振蕩電路為電壓控制振蕩電路。
5.如權利要求1所述的展頻鎖相回路的控制方法，其中在該參考訊號被展頻時，是以數字控制方式對該振蕩電路的輸出訊號執(zhí)行振幅調變。
6.如權利要求5所述的展頻鎖相回路的控制方法，其中該振幅調變的次序為可程序化，且可預先儲存于該數字鎖相回路中。
7.如權利要求6所述的展頻鎖相回路的控制方法，其中該振幅調變的范圍約為1.03～0.997間。
8.如權利要求1所述的展頻鎖相回路的控制方法，其中在該參考訊號被展頻時，是以數字控制方式對該振蕩電路的輸出訊號執(zhí)行頻率調變。
9.如權利要求8所述的展頻鎖相回路的控制方法，其中該頻率調變的次序為可程序化，且可預先儲存于該數字鎖相回路中。
10.如權利要求8所述的展頻鎖相回路的控制方法，其中該頻率調變的范圍約為1.03～0.997間。
11.如權利要求1所述的展頻鎖相回路的控制方法，其中該展頻為向下展頻或中央展頻。
12.一種展頻鎖相回路的控制電路，其包括一參考除頻器，耦接至一頻率訊號，且于除頻后輸出一參考頻率訊號；一相位偵測器，耦接至該參考除頻器，對該參考頻率訊號執(zhí)行相位偵測，且輸出一向上計數輸出及一向下計數輸出；一充電泵浦，耦接至該相位偵測器，根據該向上計數輸出及向下計數輸出執(zhí)行充電；一濾波電路，耦接至該充電泵浦，對該充電泵浦的輸出訊號執(zhí)行濾波后產生一電壓控制振蕩輸入訊號；一電壓控制振蕩電路，耦接至該濾波電路，其可依據該電壓控制振蕩輸入訊號輸出一電壓控制振蕩輸出訊號及一輸出頻率訊號；以及一調變控制電路，耦接至該電壓控制振蕩電路，可對該電壓控制振蕩輸出訊號執(zhí)行調變后產生一展頻調變訊號，并將該展頻調變訊號輸出至該相位偵測器。
13.如權利要求12所述的展頻鎖相回路的控制電路，其中該鎖相回路為一雙模式數字鎖相回路。
14.如權利要求12所述的展頻鎖相回路的控制電路，其中該參考訊號的頻率為100MHz，而該展頻調變訊號為一三角波，且其頻率范圍為30～60KHz。
15.如權利要求12所述的展頻鎖相回路的控制電路，其中該調變控制電路對該電壓控制振蕩輸出訊號執(zhí)行振幅調變。
16.如權利要求15所述的展頻鎖相回路的控制電路，其中該振幅調變的次序為可程序化，且可預先儲存于該調變控制電路中。
17.如權利要求16所述的展頻鎖相回路的控制電路，其中該振幅調變的范圍約為1.03～0.997間。
18.如權利要求12所述的展頻鎖相回路的控制電路，其進一步具有一調變頻率控制電路，其耦接至該參考除頻器及調變控制電路，其可根據一調變控制訊號及參考頻率訊號輸出一調變控制系統頻率訊號至該調變控制電路，以使該調變控制電路輸出該展頻調變訊號至該相位偵測器。
19.如權利要求18所述的展頻鎖相回路的控制電路，其中該調變頻率控制電路對該電壓控制振蕩輸出訊號執(zhí)行頻率調變。
20.如權利要求19所述的展頻鎖相回路的控制電路，其中該頻率調變的次序為可程序化，且可預先儲存于該調變頻率控制電路中。
21.如權利要求18所述的展頻鎖相回路的控制電路，其中該頻率調變的范圍約為1.03～0.997間。
22.如權利要求12所述的展頻鎖相回路的控制電路，其中該展頻為向下展頻或中央展頻。
23.如權利要求12所述的展頻鎖相回路的控制電路，其中該濾波電路為低通濾波電路。
全文摘要
本發(fā)明是關于一種展頻鎖相回路的控制電路，其具有參考除頻器；相位偵測器；充電泵浦；濾波電路；電壓控制振蕩電路；以及調變控制電路；由上述結構可使該電壓控制振蕩電路的輸出頻率可在固定范圍內作均勻的展開，且能量可作均勻的分布。此外，本發(fā)明還公開一種展頻鎖相回路的控制方法。
文檔編號H03L7/099GK1874158SQ20051007553
公開日2006年12月6日 申請日期2005年6月2日 優(yōu)先權日2005年6月2日
發(fā)明者童彥彰 申請人:凌陽科技股份有限公司