專利名稱：Mos開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶有開關(guān)電路的電子電路，具體涉及在敵方干擾環(huán)境下使用的和總線通信線連接的開關(guān)電路，具體是具有匹配“開“電阻的一對開關(guān)電路。
電子開關(guān)電路有兩個(gè)端子，依賴于控制信號，該兩個(gè)端子處于電連接狀態(tài)或者事實(shí)上彼此絕緣。簡單的電子開關(guān)電路包括一個(gè)晶體管，如NMOS晶體管，其主電流溝道連接于兩個(gè)端子之間。這樣的簡單開關(guān)電路在敵方電磁環(huán)境下不能令人滿意地工作，其中端子間的電壓波動較大，甚至出現(xiàn)符號改變。例如，NMOS晶體管具有傳導(dǎo)電流的漏極-背柵極(drain-backgate)二極管，當(dāng)主電流溝道的電壓前向偏置該二極管時(shí)，其旁路于主電流溝道。同樣地，晶體管源極相對于其柵極控制電壓的電壓波動可使晶體管在導(dǎo)通和非導(dǎo)通狀態(tài)間切換。
實(shí)現(xiàn)工作于不利環(huán)境下的開關(guān)電路的一種方法是使用兩個(gè)NMOS晶體管，該兩個(gè)晶體管的主電流溝道串聯(lián)于開關(guān)電路的端子間，而其源-漏路徑在端子間方向相反。因此，該兩個(gè)晶體管的漏極-背柵極二極管反向串聯(lián)，即，以相反的方向排列，這樣，至少一個(gè)晶體管工作時(shí)不通過其漏極-背柵極二極管導(dǎo)通前向旁路電流，其不依賴于端子間電壓差的符號。
這種解決方案要求用于至少一個(gè)晶體管的柵-源電壓的浮動供電電路，因?yàn)槠湓礃O電壓必須可以在至少一個(gè)端子的電壓波動的影響下浮動。一個(gè)有用的浮動?xùn)?源電壓源的示例是和這種晶體管的柵極連接的電流源以及連接在柵極和源極間的電阻器，因此來自源極的電流在電阻器上產(chǎn)生一個(gè)壓降，該壓降確定柵-源電壓。
然而，在這種開關(guān)電路中，這些晶體管中的一個(gè)同另一個(gè)晶體管相比體積過大，這是為了防止使用中出現(xiàn)擊穿。在NMOS晶體管中，例如，漏極-背柵極二極管的擊穿電壓，在背柵極電壓大于襯底電壓時(shí)比背柵極電壓小于襯底電壓時(shí)要大。因此，其漏極-背柵極二極管在端子電壓低于襯底電壓時(shí)被反向偏置的晶體管必須是體積過大的。
另一個(gè)問題出現(xiàn)在使用一對開關(guān)電路來連接不同的電源導(dǎo)體而且在電源連接上需要相等的“開”阻抗時(shí)。如果通信總線包括兩個(gè)導(dǎo)體，第一導(dǎo)體必須和第一電源導(dǎo)體連接，第二導(dǎo)體必須和第二電源導(dǎo)體連接，每個(gè)有同樣的“開”阻抗，這時(shí)就會發(fā)生這種情況。這種情況下，通常，一個(gè)開關(guān)電路包括兩個(gè)NMOS晶體管，另一個(gè)開關(guān)電路包括兩個(gè)PMOS晶體管。這使得對“開”阻抗進(jìn)行匹配比較困難。
本發(fā)明的目的之一是提供一種帶有開關(guān)電路的電子電路，該電路可以承受端子間兩個(gè)方向的電壓，并且無需使用體積過大的晶體管。
本發(fā)明的另一個(gè)目的是提供一種帶有總線導(dǎo)體的電子電路，其中總線導(dǎo)體的電勢通過開關(guān)電路被拉到電源電勢，該開關(guān)電路可以承受端子間兩個(gè)方向的電壓，并且無需使用體積過大的晶體管。
本發(fā)明的另一個(gè)目的是提供一種電子電路，其中通過開關(guān)電路為一個(gè)或多個(gè)總線導(dǎo)體提供基本上相等的“開”阻抗。
本發(fā)明提供根據(jù)權(quán)利要求1所述的一種電子電路。根據(jù)本發(fā)明，具有相反導(dǎo)電類型的第一和第二MOS晶體管的溝道串聯(lián)連接于信號導(dǎo)體和電源導(dǎo)體間。第一晶體管的源極和電源導(dǎo)體連接，其漏極和第二晶體管的源極連接，第二晶體管的漏極和輸出連接。
請注意，這種連接和互補(bǔ)晶體管間傳統(tǒng)的漏極-漏極或源極-源極連接不同。因此，這些晶體管的源漏二極管是反向串聯(lián)的。即便兩個(gè)晶體管使用共同的襯底電壓，或襯底電壓的差別沒有大到致使該差別超出了所有可能的電源波動，任何一個(gè)晶體管相對于另一個(gè)晶體管而言都無需體積過大。這是因?yàn)榈谝缓偷诙w管，在漏極電壓相對于襯底電壓為反向時(shí)擊穿電壓最大，并且當(dāng)漏極電壓符號對應(yīng)于較低擊穿電壓時(shí)，漏極背柵極二極管是前向偏置的。
使用這種混合導(dǎo)電類型的互補(bǔ)開關(guān)電路時(shí)，一個(gè)和第一電源導(dǎo)體連接，一個(gè)和另一個(gè)電源導(dǎo)體連接，在低信號條件下，可以通過匹配開關(guān)電路的NMOS晶體管的開電阻和匹配開關(guān)電路的PMOS晶體管的開電阻，輕易地實(shí)現(xiàn)基本上相等的“開”阻抗。這使得這種開關(guān)電路在需要相等“開”阻抗的總線系統(tǒng)中成為有益的使用選擇。每個(gè)開關(guān)電路的晶體管的襯底最好分別和開關(guān)同其連接的電源導(dǎo)體連接。然而，如果這兩個(gè)電源導(dǎo)體間的電源電壓差不大(小于擊穿電壓)，兩個(gè)開關(guān)電路的襯底可以處于同一電勢。
第二MOS晶體管的源柵電壓最好由浮動電壓源控制，其不把源電壓或柵電壓相對于電源連接固定，而只是定義柵-源電壓差。優(yōu)選情況下，該浮動電壓源由和第二晶體管的柵極連接的電流源電路以及連接在第二晶體管的柵極和源極間的電阻性元件實(shí)現(xiàn)。
當(dāng)電路只有一個(gè)電源時(shí)，該電源在電源參考導(dǎo)體和電源輸入間供電，浮動電壓源的電流源最好由來自電源輸入的電流供電，而第一晶體管的柵極由具有在輸入和電源參考導(dǎo)體間的供電范圍之外的電壓的激勵(lì)電路(pump circuit)驅(qū)動。因此，控制電路中唯一吸收大電流的部分，即浮動電壓源中的電流源電路，可以由電源直接供電。激勵(lì)電路只需驅(qū)動一個(gè)柵極，該柵極需要的電流很小，因此激勵(lì)電路很小。
本發(fā)明的其他目的和有益方面將使用以下附圖以非限制性的示例方式進(jìn)行描述

圖1示出了帶有開關(guān)電路的電子電路；圖2示出了有一對開關(guān)電路的總線系統(tǒng)；圖3a示出了開關(guān)電路的一部分；圖3b示出了開關(guān)電路的另一部分。
圖1示出了帶有開關(guān)電路的電子電路。該電子電路包括一個(gè)第一電源導(dǎo)體10、一個(gè)第二電源導(dǎo)體12、一個(gè)信號導(dǎo)體11、一個(gè)控制電路13、一個(gè)電流源14、一個(gè)電阻器15、一個(gè)激勵(lì)電路16、一個(gè)PMOS晶體管17和一個(gè)NMOS晶體管18。(應(yīng)該理解，按習(xí)慣，術(shù)語“NMOS晶體管”包括任何帶有導(dǎo)電柵極材料如多晶硅的晶體管)。
第一和第二電源導(dǎo)體10、12分別是電子電路電源的負(fù)極和正極。信號導(dǎo)體11和NMOS晶體管18的漏極連接。NMOS晶體管18的源極和內(nèi)部節(jié)點(diǎn)N連接。內(nèi)部節(jié)點(diǎn)N和PMOS晶體管17的漏極連接，PMOS晶體管的源極和第一電源導(dǎo)體10連接。電流源14和電阻器15共同形成了浮動?xùn)?源電壓源。電阻器15連接在NMOS晶體管18的柵極和源極之間，電流源14連接在第二電源連接12和NMOS晶體管18的柵極間。激勵(lì)電路16具有一個(gè)和PMOS晶體管17的柵極連接的輸出?？刂齐娐?3具有和激勵(lì)電路16以及電流源14的控制輸入連接的輸出。
請注意，PMOS晶體管17的源極和漏極是連接起來的，因此，PMOS晶體管17的內(nèi)在漏極背柵極二極管的前向是從節(jié)點(diǎn)N到第一電源導(dǎo)體10的。PMOS晶體管18的源極和漏極是連接起來的，因此，NMOS晶體管18的內(nèi)在漏極背柵極二極管的前向是從節(jié)點(diǎn)N到信號導(dǎo)體11的。也就是說，這兩個(gè)二極管在信號導(dǎo)體11和第一電源導(dǎo)體10之間串聯(lián)連接，其前向方向相反。
當(dāng)然漏極背柵極二極管的性質(zhì)是眾所周知的，但還是對其進(jìn)行簡單回憶。
圖1a示出了在絕緣襯底102上用后電極100實(shí)現(xiàn)的晶體管17、18。每個(gè)MOS晶體管包括第一導(dǎo)電類型的源極和柵極(S，D)區(qū)域，(對NMOS晶體管18而言是N型，對PMOS晶體管17而言是P型)，其由和第一導(dǎo)電類型相反的第二導(dǎo)電類型的插入?yún)^(qū)域104、106隔開。插入?yún)^(qū)域104、106的大部分形成了晶體管的背柵極。緊鄰著插入?yún)^(qū)域的表面放置柵極電極(G)，以在插入?yún)^(qū)域(104、106)的表面形成晶體管的溝道。因?yàn)橐贿叺谋硸艠O和另一邊的源極和漏極是相反的導(dǎo)電類型，由源極和漏極到背柵極形成了結(jié)型二極管。傳統(tǒng)上，以及在該電路中，只有漏極背柵極二極管和晶體管的工作有關(guān)。源極-背柵極二極管通過在源極和背柵極間連接導(dǎo)體而短路，或者更普遍地，通過施加源極背柵極(source back gate)電壓使得源極背柵極二極管不被前向偏置。
工作中，圖1的電路用于提供信號導(dǎo)體11和第一電源導(dǎo)體10之間的電連接。在控制電路13的控制下，電連接在“開”和“關(guān)”狀態(tài)間切換，其時(shí)電連接分別為高阻抗和低阻抗。
在“開”狀態(tài)，電流源14為電阻器15提供電流，因此電阻器上產(chǎn)生壓降，該壓降施加于NMOS晶體管18的柵極和源極間，其符號和大小可以使NMOS晶體管18的溝道導(dǎo)通。(盡管示出的是電阻器15，應(yīng)該明白，可采用任何有電阻值的元件，例如適當(dāng)偏置的晶體管的溝道，用一定電阻值的材料(如金屬或多晶硅)制成的長度和寬度合適的槽(track))。同樣在“開”狀態(tài)，激勵(lì)電路16為PMOS晶體管17的柵極提供小于第一電源導(dǎo)體10的電壓，其大小可使PMOS晶體管17的溝道導(dǎo)通。
在“關(guān)”狀態(tài)，電流源14不提供電流，因此NMOS晶體管18不導(dǎo)通，激勵(lì)電路16為PMOS晶體管17的柵極提供等于或大于第一電源導(dǎo)體10的電壓，使PMOS晶體管17不導(dǎo)通。
通常在“開”狀態(tài)，信號導(dǎo)體11和第一電源導(dǎo)體10之間最多有一個(gè)很小的電壓差。因此，PMOS晶體管17和PMOS晶體管18都工作于小電壓范圍(非飽和，電阻特性)。信號導(dǎo)體11和第一電源導(dǎo)體10之間的阻抗是PMOS晶體管17和PMOS晶體管18的溝道阻抗之和，其值取決于施加于這兩個(gè)晶體管的柵-源電壓。
當(dāng)信號導(dǎo)體11和第一電源導(dǎo)體10之間的電壓差增大時(shí)，最終晶體管17、18中的一個(gè)作為電流源(如果信號導(dǎo)體11的電壓大于第一電源導(dǎo)體10的電壓，是NMOS晶體管18，如果信號導(dǎo)體11的電壓低，是PMOS晶體管18)。這種情況下另一個(gè)晶體管17、18的漏極背柵極二極管被前向偏置，因此，這種情況下，另一個(gè)晶體管作為前向偏置的二極管。
在“關(guān)”狀態(tài)，信號導(dǎo)體11和第一電源導(dǎo)體10之間為高阻抗。通常在“關(guān)”狀態(tài)，信號導(dǎo)體11的電壓大于第一電源導(dǎo)體10的電壓。這種情況下，NMOS晶體管18的漏極背柵極二極管反向偏置，NMOS晶體管18的溝道表現(xiàn)為高電阻，其柵-源電壓低于其門限值。因此，NMOS晶體管18確保高阻抗，這種情況下不能依賴PMOS晶體管17，因?yàn)槠渎O背柵極二極管被前向偏置。
由于電壓的波動，信號導(dǎo)體11的電壓也可能低于第一電源導(dǎo)體10的電壓。這種情況下，PMOS晶體管17的漏極-背柵極二極管被反向偏置，PMOS晶體管17的溝道表現(xiàn)為高電阻，其柵-源電壓低于其門限值。因此，PMOS晶體管17確保高阻抗，這種情況下不能依賴NMOS晶體管18，因?yàn)槠渎O背柵極二極管被前向偏置。
優(yōu)選情況下，NMOS晶體管18和PMOS晶體管17不用共同的半導(dǎo)體襯底實(shí)現(xiàn)，其最好是有共同絕緣襯底的SOI(絕緣體上硅)晶體管。優(yōu)選情況下，這種絕緣襯底帶有后電極100。這種情況下，漏極背柵極二極管反向偏置的擊穿電壓依賴于漏極和后電極之間的電壓差。通常，在NMOS晶體管中，漏極電壓高于和低于后電極的電壓時(shí)，其擊穿電壓分別較高或較低；例如，這是DMOS晶體管的情形，其具有擴(kuò)展的漏極背柵極結(jié)，以處理高壓。相反，PMOS晶體管中，漏極電壓高于或低于后電極電壓時(shí)，其擊穿電壓通常分別較低或較高。請注意，在圖1的電路中，當(dāng)NMOS晶體管18的溝道電壓為高電壓時(shí)，其漏極電壓永遠(yuǎn)大于第一電源連接10的電壓，當(dāng)PMOS晶體管17的溝道電壓為高電壓時(shí)，其漏極電壓永遠(yuǎn)小于第一電源連接10的電壓。因此，當(dāng)后電極的電壓大約等于第一電源導(dǎo)體10的電壓時(shí)，電路最優(yōu)地得益于較高擊穿電壓。盡管只示出了單個(gè)后電極100，應(yīng)該理解，后電極100可能由幾個(gè)獨(dú)立部分組成，這幾個(gè)獨(dú)立部分可能有不同的和電源導(dǎo)體10的電壓相近的電壓(如，和第二電源導(dǎo)體12的電壓相近)。如果電源波動，漏極電壓可能遠(yuǎn)低于或高于后電極的電壓，這會引起同樣的問題。
圖2示出了一個(gè)電子電路，其中使用了兩個(gè)互補(bǔ)開關(guān)電路。電子電路包括一個(gè)通信總線，其具有第一和第二總線導(dǎo)體200、202，若干個(gè)站208a、b和總線導(dǎo)體連接(示出了兩個(gè)，但是可以使用任意多個(gè))。通常，總線導(dǎo)體200、202不(全部)是集成電路一部分的線路，但延伸通過例如汽車的設(shè)備，其中站208a、b位于不同位置。
總線導(dǎo)體200、202分別和第一和第二電源導(dǎo)體10、12連接。第一總線導(dǎo)體200通過第一電阻器206和第一開關(guān)電路的串聯(lián)連接和第一電源導(dǎo)體10連接。第二總線導(dǎo)體202通過第二電阻器204和第二開關(guān)電路的串聯(lián)連接和第二電源導(dǎo)體12連接。
站208a、b在工作中相互通信，其通過把第一和第二總線導(dǎo)體200、202的電勢拉到第二和第一電源導(dǎo)體10、12的電勢實(shí)現(xiàn)，這樣電流通過電阻器204、206從另一個(gè)電源導(dǎo)體10、12流出。電子開關(guān)用來在休眠狀態(tài)把總線導(dǎo)體200、202從電源導(dǎo)體10、12斷開，例如，在休眠狀態(tài)降低電池電量消耗，當(dāng)從一個(gè)總線導(dǎo)體到電源導(dǎo)體應(yīng)該有短路電路時(shí)尤其如此。
連接第一總線導(dǎo)體200和第一電源導(dǎo)體10的第一開關(guān)由圖1示出的NMOS晶體管18和PMOS晶體管17實(shí)現(xiàn)，其在此稱為第一NMOS晶體管18和第一PMOS晶體管17。代替電流源14和電阻器15的是示出的浮動電壓源19。
連接第二總線導(dǎo)體202和第二電源導(dǎo)體12的第二開關(guān)的結(jié)構(gòu)和操作和第一開關(guān)的結(jié)構(gòu)和操作互補(bǔ)。第二開關(guān)包括第二NMOS晶體管27和第二PMOS晶體管28。第二NMOS晶體管27的源極和第二電源導(dǎo)體12連接，其漏極和第二PMOS晶體管28的源極連接。第二PMOS晶體管的漏極通過電阻器204和第二總線導(dǎo)體202連接。提供了另一個(gè)控制電路23、另一個(gè)激勵(lì)電路26和另一個(gè)浮動電壓源29。另一個(gè)控制電路23的控制輸出和另一個(gè)激勵(lì)電路26以及另一個(gè)浮動電壓源29連接。另一個(gè)激勵(lì)電路26的輸出和第二NMOS晶體管27的柵極連接。另一個(gè)浮動電壓源29的輸出和第二PMOS晶體管28的源極和柵極連接。
在總線電路中，為了保證總線導(dǎo)體200、202上的對稱信號，期望連接第一和第二總線導(dǎo)體200、202和第一和第二電源導(dǎo)體10、12的阻抗基本上相等，至少在“開”狀態(tài)，當(dāng)開關(guān)上的電壓差較小時(shí)基本上相等。使用對稱信號是有益的，這是因?yàn)槠浣档陀煽偩€導(dǎo)體200、202上的信號引起的干擾。對稱信號所需的基本上相等的阻抗易于實(shí)現(xiàn)，因?yàn)橹恍枰獙MOS晶體管和NMOS晶體管匹配，以及將PMOS晶體管和PMOS晶體管匹配不需要進(jìn)行PMOS-NMOS阻抗匹配。
第一總線導(dǎo)體200和第一電源導(dǎo)體10之間連接的阻抗是電阻器206、第一NMOS晶體管18和第一PMOS晶體管的溝道的串聯(lián)結(jié)構(gòu)。在“開”狀態(tài)，電阻器獲得該串聯(lián)結(jié)構(gòu)的大部分壓降，第一NMOS晶體管和第一PMOS晶體管都處于線性范圍(非飽和，作為電阻器)。同樣的，第二總線導(dǎo)體202和第二電源導(dǎo)體12之間連接的阻抗是電阻器204、第二NMOS晶體管27和第二PMOS晶體管28的溝道電阻的串聯(lián)結(jié)構(gòu)。
通過在幾何上以及根據(jù)施加的柵-源電壓來匹配第一和第二NMOS晶體管18、27，這兩個(gè)NMOS晶體管貢獻(xiàn)的阻抗可以實(shí)現(xiàn)基本上相等(請注意，第一NMOS晶體管18的柵-源電壓由浮動電壓源電路19控制，第二NMOS晶體管的柵-源電壓由另一個(gè)激勵(lì)電路26控制)。同樣的，通過在體積上以及根據(jù)施加的柵-源電壓來匹配第一和第二PMOS晶體管17、28，這兩個(gè)PMOS晶體管貢獻(xiàn)的阻抗可以實(shí)現(xiàn)基本上相等。
圖3a示出了用于第二PMOS晶體管28的浮動電壓源的示例。該電路包括控制晶體管34、第一和第二電阻器370、376和用雙極型晶體管372、374實(shí)現(xiàn)的電流鏡?？刂凭w管34的控制電極和浮動電壓源的控制輸入32連接。第二電源導(dǎo)體12和通過控制晶體管34的溝道以及第一電阻器370和電流鏡的輸入連接。電流鏡的輸出形成浮動電壓源的第一端子31(和第二PMOS晶體管的柵極連接，未示出)。電流鏡的輸出通過第二電阻器376和浮動電壓源的第二端子連接(和第二PMOS晶體管28的源極連接，未示出)。
工作中，當(dāng)需要實(shí)現(xiàn)“開”狀態(tài)時(shí)，輸入32上的控制信號使控制晶體管34導(dǎo)通，當(dāng)需要實(shí)現(xiàn)“關(guān)”狀態(tài)時(shí)，使其不導(dǎo)通。在開狀態(tài)，電流從第二電源導(dǎo)體12通過第一電阻器370流向電流鏡。該電流等于(Vs-Va-Vf)/R，其中Vs是第一和第二電源連接10、12之間的電壓差，Va是第二電源連接和位于控制晶體管34與第一電阻器370之間的節(jié)點(diǎn)a間的壓降，Vf是前向二極管偏置電壓，其確定電流鏡的輸入電壓。電流鏡反射該電流，其輸出電流流經(jīng)第二電阻器376。選擇電流鏡的輸入輸出比和電阻值，以使電阻器370、376上的壓降相等(都基本上為Vs-Va-Vf，或?yàn)閂s量級)。通常，輸入輸出比為1，電阻值相等。
圖3b示出了激勵(lì)電路的示例。激勵(lì)電路包括驅(qū)動器33，第一和第二二極管350、352，激勵(lì)電容器354和放電晶體管356。時(shí)鐘輸入CLK和驅(qū)動器33的輸入連接，該驅(qū)動器33的輸出和激勵(lì)電容器354的第一電極連接。第一二極管在反向從激勵(lì)電容器354的第二電極連接到節(jié)點(diǎn)a(參考圖3a)。第二二極管352在前向從激勵(lì)電容器354的第二電極連接到激勵(lì)電路的輸出30。放電晶體管356的主電流溝道連接在輸出30和第一電源導(dǎo)體10之間。其控制電極和輸入32連接。
工作中，向驅(qū)動器33的輸入提供時(shí)鐘信號?？梢允褂萌魏魏线m的時(shí)鐘頻率。優(yōu)選情況下驅(qū)動器33的輸出轉(zhuǎn)換率有限。這使頻率和總線導(dǎo)體間的耦合最小。驅(qū)動器用基本上等于電壓差Vs的電壓擺幅驅(qū)動激勵(lì)電容器354的第一電極，因此使第二電極的峰值電壓升到大于節(jié)點(diǎn)a的電壓的該電壓差Vs減去第一二極管350的前向偏置電壓Vf1。輸出30的電壓也包括第二二極管352上的壓降Vf2，因此其為2Vs-Va-Vf1-Vf2。因此，第二晶體管27的柵源電壓為2Vs-Va-Vf1-Vf2，其為Vs的量級。電路切換到關(guān)狀態(tài)時(shí)，放電晶體管356對輸出30放電，控制晶體管34處于非導(dǎo)通狀態(tài)，因此，激勵(lì)電容器350的第二電極的最大電壓下降。
實(shí)踐中，因?yàn)榱鹘?jīng)二極管的電流很小，所以Vf1Vf2很小，Vf1+Vf2大約相等，因此Vs和兩個(gè)第二NMOS晶體管27和第二PMOS晶體管28的柵源電壓間的偏差基本上相等。
可以使用類似的電路產(chǎn)生第一NMOS晶體管18和第一PMOS晶體管18的柵源電壓，因此這兩個(gè)第一晶體管的柵源電壓等于兩個(gè)第一晶體管的電壓。然而，請注意，對于提供電阻匹配而言，第一和第二NMOS晶體管18、27的柵源電壓基本上相等，第一和第二PMOS晶體管17、28的柵源電壓基本上相等就足夠了PMOS和NMOS晶體管的柵源電壓無需相等。因此，優(yōu)選情況下，由另一個(gè)電荷泵(chargepump)26引起的柵源電壓，基本上等于由浮動電壓源19引起的柵源電壓。因此，優(yōu)選情況下，電荷泵16引起的柵源電壓，基本上等于由另一個(gè)浮動電壓源29引起的柵源電壓。
盡管通過具體實(shí)施例說明了本發(fā)明，應(yīng)該理解，本發(fā)明不限于這些實(shí)施例。例如，應(yīng)該理解，可以不偏離本發(fā)明而在開關(guān)電路中包括和NMOS以及PMOS晶體管串聯(lián)的其他元件，比如，串聯(lián)在NMOS和PMOS晶體管間。同樣的，盡管示出了使用激勵(lì)電路從第一和第二電源導(dǎo)體間提供的電力導(dǎo)出柵極電壓，應(yīng)該理解，可以使用其他的電路來提供第一和第二電源導(dǎo)體之問的范圍外的柵極電壓，如其他的提供該范圍外電壓的電源線。盡管示出了獨(dú)立的控制電路13、23，應(yīng)該理解，實(shí)踐中可以使用組合的控制電路，其與通過開關(guān)電路進(jìn)行開關(guān)相關(guān)。
同樣的，應(yīng)該認(rèn)識到，本發(fā)明的一個(gè)重要應(yīng)用在于總線通信系統(tǒng)，其具有必須使用相等阻抗拉到第一和第二電源電勢的第一和第二總線導(dǎo)體。但是，應(yīng)該清楚，本發(fā)明不限于該應(yīng)用，例如，本發(fā)明也可用于交替地將同一個(gè)信號導(dǎo)體(尤其是易受不可預(yù)測的電壓波動影響的總線導(dǎo)體)的電源拉到不同電源電壓的開關(guān)電路。
此外，盡管優(yōu)選情況下，本發(fā)明用于不直接傳送信息而拉動電勢的開關(guān)電路(如，在正常使用而不是休眠狀態(tài)拉動，這種情況下控制電路13、23決定休眠狀態(tài))，應(yīng)該理解，開關(guān)電路也可用于施加信息。這種情況下，控制電路(或組合控制電路)和邏輯電路連接，這些邏輯電路提供要施加的信號。如果使用激勵(lì)電路，優(yōu)選情況下，要保證該電路的頻率不干擾邏輯信號(例如，高很多。)。
權(quán)利要求
1.一種電子電路，包括信號導(dǎo)體(11)、電源參考導(dǎo)體(10)和連接在該信號導(dǎo)體(11)和電源參考導(dǎo)體(10)之間的開關(guān)電路，該開關(guān)電路包括和所述電源參考導(dǎo)體(10)連接的襯底結(jié)構(gòu)(100，102)；在所述襯底結(jié)構(gòu)(100，102)上實(shí)現(xiàn)的第一MOS晶體管(17)，其具有源極、漏極和柵極，其源極和所述電源參考導(dǎo)體(10)連接，該第一MOS晶體管(17)具有第一導(dǎo)電類型；在所述襯底結(jié)構(gòu)(100，102)上實(shí)現(xiàn)的第二MOS晶體管(18)，其具有源極、漏極和柵極，其源極和所述第一MOS晶體管(17)的漏極連接，其漏極和所述信號導(dǎo)體(11)連接，該第二MOS晶體管(18)具有和所述第一導(dǎo)電類型相反的第二導(dǎo)電類型；控制電路(13，14，15，16)，其多個(gè)輸出和第一MOS晶體管(17)的柵極以及第二MOS晶體管(18)的柵極和源極連接，該控制電路(13，14，15，16)用來在“開”狀態(tài)和“關(guān)”狀態(tài)間切換，其中該控制電路(13，14，15，16)控制所述第一和第二MOS晶體管(17，18)的柵源電壓，以分別使這兩個(gè)MOS晶體管(17，18)的溝道導(dǎo)通，以及使這兩個(gè)第一和第二晶體管(17，18)的溝道不導(dǎo)通。
2.如權(quán)利要求1所述的電子電路，包括另一個(gè)電源參考導(dǎo)體(12)和另一個(gè)開關(guān)電路，其互補(bǔ)于所述開關(guān)電路，該另一個(gè)開關(guān)電路包括—第二導(dǎo)電類型的第三MOS晶體管(27)，其具有源極、漏極和柵極，其源極和所述另一個(gè)電源參考導(dǎo)體(12)連接；—第一導(dǎo)電類型的第二MOS晶體管(28)，其具有源極、漏極和柵極，其源極和所述第三MOS晶體管(27)的漏極連接，其漏極和所述信號導(dǎo)體(11)或另一個(gè)信號導(dǎo)體(202)連接；—控制電路(13、16、19、23、26、29)的輸出和所述第三MOS晶體管(27)的柵極以及所述第四MOS晶體管(28)的柵極和源極連接，該控制電路(13、16、19、23、26、29)對所述第三和第四MOS晶體管(27、28)施加?xùn)旁措妷海苑謩e使這兩個(gè)第三和第四MOS晶體管(27、28)導(dǎo)通以及使這兩個(gè)晶體管不導(dǎo)通。
3.如權(quán)利要求2所述的電子電路，其中所述控制電路(13、16、19、23、26、29)用于為所述第一和第四MOS晶體管(17、28)提供第一基本上匹配的柵源電壓，并為所述第二和第三MOS晶體管(18、27)提供第二基本上匹配的柵源電壓。
4.如權(quán)利要求1所述的電子電路，其中所述控制電路包括—電源輸入(12)，用于提供相對于所述電源參考導(dǎo)體(10)而言具有第一極性的電源電壓，該第一導(dǎo)電類型是這樣的，當(dāng)其柵極的電壓有和相對于其源極的所述第一極性相反的第二極性時(shí)，所述第一MOS晶體管(17)的溝道導(dǎo)通；—激勵(lì)電路(16)，被饋入電源電壓，用于為第一MOS晶體管產(chǎn)生相對于所述電源參考導(dǎo)體(10)而言具有第二極性的處于“開”狀態(tài)的柵極電壓。
5.如權(quán)利要求1所述的電子電路，其中所述控制電路包括—電源輸入(12)，用于提供相對于所述電源參考導(dǎo)體(10)而言具有第一極性的電源電壓，該第二導(dǎo)電類型是這樣的，當(dāng)其柵極的電壓有和相對于其源極的所述第一極性相反的第二極性時(shí)，所述第二MOS晶體管的溝道導(dǎo)通；—電阻性元件(15)，其連接于所述第二MOS晶體管的柵極和源極之間；—電流源電路(14)，其連接于所述電源輸入和所述第二MOS晶體管(18)的柵極間，用于從所述電源輸入提供一個(gè)預(yù)定的依賴于狀態(tài)的電流，以通過所述電阻性元件(15)。
6.如權(quán)利要求5所述的電子電路，包括另一個(gè)電阻性元件(370)以及一個(gè)具有輸入支路和輸出支路的電流鏡電路(372、374)，該另一個(gè)電阻性元件(370)和該輸入支路串聯(lián)連接在所述電源參考導(dǎo)體(10)和所述另一個(gè)電源參考導(dǎo)體(12)之間，該輸出支路和所述第二MOS晶體管(18)的柵極連接，該電流鏡的輸入/輸出因子以及所述電阻性元件(376)和該另一個(gè)電阻性元件(370)的電阻值的比具有這樣的值，即在該另一個(gè)電阻性元件(370)上的第一壓降基本上等于電阻性元件(376)上的第二壓降。
7.如權(quán)利要求6所述的電子電路，其中所述控制電路包括—激勵(lì)電路(16)，其被饋入所述電源電壓，用于為第一MOS晶體管產(chǎn)生相對于所述電源參考導(dǎo)體(10)而言具有第一極性的處于“開”狀態(tài)的柵極電壓，該激勵(lì)電路包括結(jié)型抽運(yùn)二極管(350、352)，所述電流鏡包括雙極型晶體管(372、374)。
8.一種電子電路，包括信號導(dǎo)體(200)，第一和第二電源導(dǎo)體(10、12)，連接在該第一電源導(dǎo)體(10)和該信號導(dǎo)體(200)間的第一開關(guān)電路，以及連接在該第二電源導(dǎo)體(10)和該信號導(dǎo)體(200)或另一個(gè)信號導(dǎo)體(202)間的第二開關(guān)電路，該第一開關(guān)電路包括—第一PMOS晶體管(17)，其具有源極、漏極和基極，其源極和所述第一電源導(dǎo)體(10)連接；—第一NMOS晶體管(18)，其具有源極、漏極和基極，其源極和所述第一PMOS晶體管(17)的漏極連接，其漏極和所述信號導(dǎo)體(11)連接；該第二開關(guān)電路包括—第二NMOS晶體管(27)，其具有源極、漏極和基極，其源極和所述第二電源導(dǎo)體(12)連接；—第二PMOS晶體管(28)，其具有源極、漏極和基極，其源極和所述第二NMOS晶體管(27)的漏極連接，其漏極和所述信號導(dǎo)體(11)或所述另一個(gè)信號導(dǎo)體(202)連接；該電子電路包括控制電路(13、16、19、23、26、29)，其輸出和所述第一PMOS晶體管(17)的柵極、所述第二NMOS晶體管(27)的柵極、所述第一NMOS晶體管(18)的柵極和源極以及所述第二PMOS晶體管(28)的柵極和源極連接，該控制電路(13、16、19、23、26、29)用于在“開”和“關(guān)”狀態(tài)間切換，其中該控制電路(13、16、19、23、26、29)控制所述第一和第二PMOS晶體管(17、28)以及所述第一和第二NMOS晶體管(18、27)的柵源電壓，以分別使這些晶體管的溝道導(dǎo)通以及使這些第一和第二晶體管的溝道不導(dǎo)通。
9.如權(quán)利要求8所述的電子電路，其中所述控制電路(13、16、19、23、26、29)用于為所述第一和第二PMOS晶體管(17、28)提供基本上匹配的第一柵源電壓，以及為所述第一和第二NMOS晶體管(18、27)提供基本上匹配的第二柵源電壓。
全文摘要
一種電子電路，具有通過開關(guān)電路連接的一個(gè)信號導(dǎo)體(11)和一個(gè)電源參考導(dǎo)體(10)。該開關(guān)電路包括實(shí)現(xiàn)于共同襯底(100)上的一個(gè)PMOS晶體管(17)和一個(gè)NMOS晶體管(10)。該P(yáng)MOS晶體管(17)的源極和該電源參考導(dǎo)體(10)連接。該NMOS晶體管(18)的源極和PMOS晶體管(17)的漏極連接，其漏極和信號導(dǎo)體(11)連接。控制電路(13、14、15、16)在“開”和“關(guān)”狀態(tài)間切換，其中控制電路(13、14、15、16)控制第一和第二MOS晶體管(17、18)的柵源電源，以分別使這些MOS晶體管(17、18)的溝道導(dǎo)通或者使這些第一和第二晶體管(17、18)的溝道不導(dǎo)通。優(yōu)選情況下，還提供一個(gè)互補(bǔ)開關(guān)電路。該互補(bǔ)開關(guān)電路使用極性相反的電壓差，一個(gè)和第二電源連接的NMOS晶體管(27)和一個(gè)和信號導(dǎo)體連接的PMOS晶體管(28)。該開關(guān)電路的開電阻通過匹配NMOS晶體管的柵源電壓以及PMOS晶體管的柵源電壓實(shí)現(xiàn)匹配。
文檔編號H03K17/06GK1906852SQ200480040638
公開日2007年1月31日 申請日期2004年12月30日 優(yōu)先權(quán)日2004年1月19日
發(fā)明者克萊門斯·G.·J.·德哈斯 申請人:皇家飛利浦電子股份有限公司