專利名稱：用于校準(zhǔn)多比特?cái)?shù)模轉(zhuǎn)換器的方法,應(yīng)用這種方法的多比特?cái)?shù)模轉(zhuǎn)換器以及具有這樣的 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于校準(zhǔn)多比特?cái)?shù)模轉(zhuǎn)換器(DAC)的方法，該多比特?cái)?shù)模轉(zhuǎn)換器尤其是應(yīng)用于高速和高分辨率的模數(shù)轉(zhuǎn)換器(ADC)，諸如∑-ΔADC中，并且該多比特?cái)?shù)模轉(zhuǎn)換器包括多個(gè)數(shù)模轉(zhuǎn)換器單元(DAC單元)。
在公知的方法中，DAC單元中的開(kāi)關(guān)裝置用于正常的轉(zhuǎn)換操作，在校準(zhǔn)時(shí)，該開(kāi)關(guān)裝置不起作用。當(dāng)將多比特?cái)?shù)模轉(zhuǎn)換器應(yīng)用于∑-ΔADC時(shí)，在正常操作期間由這些開(kāi)關(guān)裝置注入到∑-ΔADC的積分器中的任意電荷在已知的校準(zhǔn)方法中無(wú)法得到校正。
本發(fā)明的目的是避免該問(wèn)題，以及提供一種多比特DAC，在該多比特DAC中，能夠更精確的執(zhí)行校準(zhǔn)。
所以，根據(jù)本發(fā)明，在首段落中描述的方法的特征在于，除了用于轉(zhuǎn)換的多比特DAC中應(yīng)用的多個(gè)DAC單元之外，還提供了額外的DAC單元，該DAC單元能夠與其他的每個(gè)DAC單元互換，以將每個(gè)DAC單元順序地從該多比特DAC切換到校準(zhǔn)電路中，使得在不中斷轉(zhuǎn)換的情況下校準(zhǔn)所述DAC單元。這種方法稱為“有源校準(zhǔn)方法”，與之相對(duì)的已知方法被認(rèn)為是無(wú)源校準(zhǔn)方法。
本發(fā)明還涉及一種多比特?cái)?shù)模轉(zhuǎn)換器(DAC)，尤其應(yīng)用于高速和高分辨率的模數(shù)轉(zhuǎn)換器(ADC)，諸如∑-ΔADC中，該多比特?cái)?shù)模轉(zhuǎn)換器包括多個(gè)數(shù)模轉(zhuǎn)換器單元(DAC單元)和用于校準(zhǔn)這些DAC單元的校準(zhǔn)電路。根據(jù)本發(fā)明，該多比特?cái)?shù)模轉(zhuǎn)換器的特征在于，除了用于轉(zhuǎn)換的該多比特DAC中的多個(gè)DAC單元之外，還提供了額外的DAC單元，該DAC單元能夠與其他的每個(gè)DAC單元互換，并且還包括開(kāi)關(guān)裝置，用于將每個(gè)DAC單元順序地從多比特DAC切換到校準(zhǔn)電路中，使得在不中斷轉(zhuǎn)換的情況下校準(zhǔn)所述DAC單元。
雖然二進(jìn)制編碼的DAC能夠以與前述相同的方式被校準(zhǔn)，但是從簡(jiǎn)單化的觀點(diǎn)來(lái)看，在一個(gè)優(yōu)選實(shí)施例中，每個(gè)DAC由一元DAC單元形成。在一個(gè)具體實(shí)施例中，包含一元DAC單元的校準(zhǔn)電路形成了1比特模數(shù)轉(zhuǎn)換器。所以，這個(gè)DAC單元被使用的方式能夠與在應(yīng)用了多比特DAC的ADC中的使用方式相同。依靠這種方法，不僅能夠測(cè)量和補(bǔ)償DAC單元的DC失配，而且能夠測(cè)量和補(bǔ)償動(dòng)態(tài)失配，該動(dòng)態(tài)失配是開(kāi)關(guān)寄生效應(yīng)的結(jié)果。
本發(fā)明還涉及一種轉(zhuǎn)換器，該轉(zhuǎn)換器配備有前述的多比特?cái)?shù)模轉(zhuǎn)換器。更具體地，前述的校準(zhǔn)過(guò)程適用于高速高分辨率的(∑-Δ)DAC，∑-ΔADC，流水線ADC以及逐次近似ADC。
參照附圖，通過(guò)下文中的詳細(xì)描述，本發(fā)明的上述和其他目的及特征將更加清楚和明白，其中

圖1表示∑-ΔADC的環(huán)路拓?fù)鋱D；圖2表示帶有積分器的5比特DAC，該DAC是∑-ΔADC的一部分；圖3表示DAC單元失配測(cè)量電路；圖4表示根據(jù)本發(fā)明的校準(zhǔn)電路的第一實(shí)施例；圖5表示時(shí)序圖，用于解釋圖4實(shí)施例的操作；圖6表示根據(jù)本發(fā)明的校準(zhǔn)電路的第二實(shí)施例。
圖1表示多比特∑-ΔADC拓?fù)涞囊粋€(gè)示例，包括4個(gè)積分器1-4；包含31個(gè)比較器的5比特量化器5；反饋結(jié)構(gòu)中的5比特DAC6-9，這些DAC被量化器5提供的溫度計(jì)編碼信號(hào)控制；以及，在前饋結(jié)構(gòu)中的STF(信號(hào)傳遞函數(shù))控制元件10-12。主要的設(shè)計(jì)難點(diǎn)通常在于第一積分器1，該第一積分器必須按照完整的技術(shù)規(guī)范進(jìn)行操作，后面的積分器由于環(huán)路增益，對(duì)于性能要求變得寬松。
對(duì)于第一積分器1來(lái)說(shuō)，使用有源RC拓?fù)?。如圖2所示，該拓?fù)浔憩F(xiàn)出高線性化，這是通過(guò)將DAC6和輸入電阻Ri連接至積分器1中運(yùn)算放大器13的輸入端的虛地節(jié)點(diǎn)實(shí)現(xiàn)的。該DAC6包括一組31個(gè)DAC單元，DAC0，DAC1，...，DAC31，每個(gè)DAC單元作為準(zhǔn)差動(dòng)電流源(pseudo-differential current source)實(shí)現(xiàn)，并由量化器13提供的溫度計(jì)編碼的31比特字符(B0，B1，...，B30)控制。為此，每個(gè)DAC單元i(i＝0，1，...30)包括晶體管14，15以及由信號(hào)Bi和Bi反相控制的開(kāi)關(guān)。當(dāng)Bi＝1時(shí)，電流流入運(yùn)算放大器13的“+”輸入端，當(dāng)Bi＝0時(shí)，電流流入運(yùn)算放大器13的“-”輸入端。31個(gè)DAC單元中的每個(gè)都根據(jù)量化器5中相應(yīng)比較器的決策，直接切換或交叉連接至運(yùn)算放大器13。
與單一比特∑-ΔADC相反，多比特設(shè)計(jì)受到非線性失真的影響，該非線性失真由DAC行為的非線性引入。多比特DAC具有多個(gè)狀態(tài)，它們的差動(dòng)非線性由這些狀態(tài)中的任一個(gè)與在整個(gè)狀態(tài)組上插值的線路之間的峰值差定義。因此，在多比特DAC中，DAC單元的過(guò)程引入的失配減小了它的線性度。例如，在具有100dB DR(動(dòng)態(tài)范圍)的∑-ΔADC的設(shè)計(jì)中，由于諧波失真和低頻處頻帶外噪聲的調(diào)制，失配值5％會(huì)使DR減小至低于60dB。失配低于0.01％將不會(huì)在DR和SN-DR值中產(chǎn)生任何顯著的增長(zhǎng)，這是因?yàn)榉蔷€性引起的諧波的功率減小至低于頻帶內(nèi)噪聲功率的水平。只有良好的布線技術(shù)或大的晶體管柵極區(qū)不足以獲得這樣好的匹配(0.01％)。必須對(duì)各個(gè)DAC單元進(jìn)行校準(zhǔn)以獲得該匹配水平。
在本發(fā)明中，校準(zhǔn)過(guò)程是后臺(tái)校準(zhǔn)，實(shí)際共實(shí)現(xiàn)32個(gè)DAC單元；在任一給定時(shí)間，它們中只有31個(gè)在前述∑-ΔADC中被使用，該∑-ΔADC在下文中用“主∑-ΔADC”表示。同時(shí)，空閑的DAC單元被校準(zhǔn)。每個(gè)DAC單元被輪流選作空閑DAC單元并被校準(zhǔn)。所以，每個(gè)DAC單元在每個(gè)校準(zhǔn)周期中被校準(zhǔn)一次。對(duì)于每個(gè)DAC單元來(lái)說(shuō)，通過(guò)將它放入“校準(zhǔn)∑-ΔADC”中來(lái)執(zhí)行校準(zhǔn)，該校準(zhǔn)∑-ΔADC是單一比特設(shè)計(jì)。處于校準(zhǔn)中的DAC單元在校準(zhǔn)∑-ΔADC中作為1比特DAC使用。該校準(zhǔn)∑-ΔADC的數(shù)字輸出是每個(gè)DAC單元輸出電流的數(shù)字表達(dá)。
根據(jù)本發(fā)明的有源校準(zhǔn)原則，用于解決不同的DAC單元之間的DC電流失配和它們相關(guān)的開(kāi)關(guān)之間的失配，這能夠改變時(shí)鐘饋通提供的電荷量以及積分器中的電荷注入。在所有傳統(tǒng)(無(wú)源)的校準(zhǔn)方法中，在正常DAC操作時(shí)實(shí)際使用的開(kāi)關(guān)在校準(zhǔn)期間不起作用。因此，校準(zhǔn)過(guò)程不能處理正常運(yùn)行時(shí)由這些開(kāi)關(guān)注入到積分器中任何電荷。
如上所述和圖3所示，有源校準(zhǔn)基于使用單一比特∑-ΔADC將固定輸入信號(hào)Ref和處于校準(zhǔn)中的DAC單元的電流進(jìn)行比較。該單元通過(guò)選擇信號(hào)SEL從32個(gè)有效的單元中選出，而在主∑-ΔADC中使用其他的31個(gè)單元。構(gòu)造該校準(zhǔn)∑-ΔADC具有環(huán)路濾波器15，該濾波器15用于對(duì)1比特比較器16引入的量化噪聲進(jìn)行整形，該1比特比較器16提供1比特CAL_SD_FB反饋信號(hào)，用于開(kāi)關(guān)作為校準(zhǔn)∑-ΔADC一部分的DAC單元32。數(shù)字流CAL_SD_FB的DC分量代表Ref信號(hào)與DAC單元32的電流之間的比率。
通過(guò)從主∑-ΔADC的主時(shí)鐘CLK中獲得時(shí)鐘信號(hào)CAL_CLK，整個(gè)校準(zhǔn)電路能夠以低于主∑-ΔADC的速度運(yùn)行。減小CAL_CLK的頻率有助于減小校準(zhǔn)電路的功率損耗，但是也會(huì)增加校準(zhǔn)時(shí)段間隔。
通過(guò)將多比特∑-ΔADC的DAC單元放入1比特校準(zhǔn)∑-ΔADC中，不僅能夠測(cè)量和補(bǔ)償它們的DC失配，而且能夠測(cè)量和補(bǔ)償它們的動(dòng)態(tài)失配(開(kāi)關(guān)效應(yīng))?？梢允褂糜性葱?zhǔn)的原則來(lái)修正每個(gè)DAC單元的輸出，以匹配目標(biāo)值Ref。除了圖3中用于測(cè)量失配的校準(zhǔn)∑-Δ環(huán)路之外，由校正器模塊17形成另一閉合環(huán)路(參看圖4)，以驅(qū)動(dòng)處于校準(zhǔn)中的DAC單元的值。
校正器17讀取1比特CAL_SD_FB信號(hào)，該信號(hào)是DAC單元電流與參考輸入信號(hào)Ref的比率的數(shù)字表達(dá)。該數(shù)值在數(shù)字域內(nèi)被處理，并且基于定時(shí)信號(hào)Corr_CLK，將該數(shù)值與校正器內(nèi)部產(chǎn)生的參考狀態(tài)進(jìn)行比較。使用校準(zhǔn)∑-ΔADC的輸出與校正器17的參考狀態(tài)信號(hào)之間的差值，來(lái)利用CAL_FB信號(hào)校正處于校準(zhǔn)中的DAC單元。
因此，在一個(gè)完整的校準(zhǔn)時(shí)段期間，有源校準(zhǔn)環(huán)路在每個(gè)CAL_CLK時(shí)鐘周期上校正該DAC單元。校準(zhǔn)誤差，即校正器17產(chǎn)生的校正信號(hào)在校準(zhǔn)時(shí)段期間減小，當(dāng)校準(zhǔn)誤差減小至低于目標(biāo)值時(shí)，該時(shí)段結(jié)束。
當(dāng)該時(shí)段結(jié)束時(shí)，由于該DAC單元從由校正器17形成的閉合校準(zhǔn)環(huán)路中分離，會(huì)在該DAC單元的輸出中產(chǎn)生較大干擾。為了防止該情況，可以將一個(gè)校準(zhǔn)時(shí)段期間的校準(zhǔn)定時(shí)設(shè)計(jì)成，使得當(dāng)該DAC單元從校正器17分離時(shí)，它只用于向校準(zhǔn)∑-ΔADC提供反饋。如圖5中所示，在定時(shí)單元18中，用于驅(qū)動(dòng)主∑-ΔADC的主CLK信號(hào)除以8，以獲得校準(zhǔn)時(shí)鐘CAL_CLK。當(dāng)與校準(zhǔn)時(shí)鐘CAL_CLK對(duì)應(yīng)的校正時(shí)鐘信號(hào)Corr_CLK的邏輯為低時(shí)，校正器17只驅(qū)動(dòng)該DAC單元；在這個(gè)時(shí)間段內(nèi)，該DAC單元不用于提供反饋至校準(zhǔn)∑-ΔADC。當(dāng)通過(guò)使Corr_CLK上升而禁止校準(zhǔn)后，該DAC單元只運(yùn)行一小段時(shí)間A(圖5)。通過(guò)這樣定時(shí)校準(zhǔn)信號(hào)，由校正器17形成的閉合校準(zhǔn)環(huán)路的開(kāi)或關(guān)切換的任何影響都可以得到校準(zhǔn)。在校準(zhǔn)時(shí)段的末端將DAC單元從校準(zhǔn)環(huán)路分離，將會(huì)使校準(zhǔn)后的DAC單元與Ref值精確匹配。
同時(shí)，通過(guò)這樣定時(shí)校準(zhǔn)過(guò)程，校準(zhǔn)∑-ΔADC中使用該DAC單元的時(shí)間與主∑-ΔADC中使用該DAC單元的時(shí)間相同。這意味著與DC輸出相比，開(kāi)關(guān)引起的電荷的相對(duì)影響在正常使用和校準(zhǔn)時(shí)是相同的，所以該影響通過(guò)校準(zhǔn)過(guò)程被更好的補(bǔ)償。
如前所述，該有源校準(zhǔn)方法的一個(gè)優(yōu)勢(shì)包括通過(guò)將DAC單元放置在帶有DC輸入的1比特∑-ΔADC中，動(dòng)態(tài)使用處于校準(zhǔn)中的DAC單元。這樣，該DAC的使用就像在主∑-ΔADC中的正常操作下使用該DAC一樣。對(duì)于快速開(kāi)關(guān)DAC來(lái)說(shuō)，因?yàn)樗鼈儺a(chǎn)生的電流中非常大的一部分來(lái)自開(kāi)關(guān)時(shí)的電荷注入和時(shí)鐘饋通，所以對(duì)于這些影響的校準(zhǔn)更加重要，尤其是在相關(guān)電容不斷增長(zhǎng)的新的高速CMOS工藝中。只有未校準(zhǔn)的開(kāi)關(guān)往來(lái)于校準(zhǔn)∑-ΔADC，這比正常運(yùn)行的速度慢的多，所以它的影響可以忽略。
有源校準(zhǔn)的另一優(yōu)勢(shì)是它的靈活性。如前所述的一元DAC單元和二進(jìn)制編碼DAC都能夠使用該相同的結(jié)構(gòu)被校準(zhǔn)，只需要根據(jù)Ref信號(hào)和二進(jìn)制編碼DAC中DAC單元的階數(shù)的比率，來(lái)移動(dòng)校正器17產(chǎn)生的數(shù)字狀態(tài)信號(hào)，其中該二進(jìn)制編碼DAC是不同的DAC單元的組合，這些DAC單元之間的權(quán)(power)比率為2。如果最低有效位(LSB)DAC沒(méi)有使校準(zhǔn)∑-ΔADC超載，并且校準(zhǔn)∑-ΔADC的動(dòng)態(tài)范圍大到能足夠精確地轉(zhuǎn)換Ref，其中最高有效位(MSB)DAC作為校準(zhǔn)反饋DAC，則無(wú)需改變?nèi)魏文M信號(hào)來(lái)校準(zhǔn)整個(gè)二進(jìn)制編碼的DAC。僅有的改變是數(shù)字的，從而比例恰好是1∶2。在甚至沒(méi)有改變功率損耗的情況下，通過(guò)用時(shí)段持續(xù)時(shí)間來(lái)?yè)Q取精度，該有源校準(zhǔn)也適用于大范圍的校準(zhǔn)精度。
可以通過(guò)不同方式使用校準(zhǔn)∑-ΔADC的輸出來(lái)校正主∑-ΔADC中由非線性DAC引入的失真。在圖6中，假定只有第一DAC存在(或者從非線性的角度看非常重要)，參照?qǐng)D3所描述的有源校準(zhǔn)電路(校準(zhǔn)1比特∑-ΔADC)一次測(cè)量該第一DAC的一個(gè)元素(DAC單元)。該有源校準(zhǔn)電路合并于圖6的有源校準(zhǔn)模塊19中。Ref信號(hào)和處于校準(zhǔn)中的(DAC6的)連續(xù)DAC單元的輸出信號(hào)的比率的測(cè)量值，即誤差信號(hào)，儲(chǔ)存于數(shù)字存儲(chǔ)器中，該數(shù)字存儲(chǔ)器是有源校準(zhǔn)模塊19的一部分。在正常運(yùn)行中，有源校準(zhǔn)模塊19輸入主∑-ΔADC的輸出Out1(該輸出Out1包含失真的輸出信號(hào)的頻譜)。DAC單元組用于獲得輸出Out1，基于該DAC單元組和這些DAC單元的誤差測(cè)量值的儲(chǔ)存結(jié)果，有源校準(zhǔn)模塊19產(chǎn)生誤差校正值，在數(shù)字域中將該誤差校正值加到Out1信號(hào)上，用來(lái)補(bǔ)償DAC引入的非線性。
然后，可以陳述為描述了一種新的用于多比特?cái)?shù)模轉(zhuǎn)換器，特別是CMOS電流模式多比特?cái)?shù)模轉(zhuǎn)換器的校準(zhǔn)方法。之前公開(kāi)的校準(zhǔn)是以靜態(tài)方式測(cè)量每個(gè)處于校準(zhǔn)中的DAC單元，與此相對(duì)，該有源校準(zhǔn)將處于校準(zhǔn)中的DAC單元放置在校準(zhǔn)∑-ΔADC的反饋環(huán)路內(nèi)，實(shí)際上使用DAC單元的方式與在主∑-ΔADC中使用該DAC單元的方式相同。這種動(dòng)態(tài)校準(zhǔn)不僅校準(zhǔn)處于校準(zhǔn)中的DAC單元的DC電流值，而且校準(zhǔn)與DAC單元的開(kāi)關(guān)相關(guān)的動(dòng)態(tài)影響。并且，通過(guò)在校準(zhǔn)過(guò)程中校正定時(shí)，能夠減小在校準(zhǔn)DAC單元的過(guò)程中包含的不同開(kāi)關(guān)的有害影響。
本文中描述的本發(fā)明的實(shí)施例是為了說(shuō)明而不是限制本發(fā)明。本領(lǐng)域技術(shù)人員在不脫離所附權(quán)利要求限定的本發(fā)明的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行不同的修改。
例如，很明顯，雖然圖1所示的根據(jù)本發(fā)明的多比特?cái)?shù)模轉(zhuǎn)換器的實(shí)施例涉及5比特?cái)?shù)模轉(zhuǎn)換器，該數(shù)模轉(zhuǎn)換器在說(shuō)明書的部分討論過(guò)，但是本發(fā)明并不限制于5比特?cái)?shù)模轉(zhuǎn)換器，它可以有利地應(yīng)用于具有不同分辨率的數(shù)模轉(zhuǎn)換器中。
權(quán)利要求
1.一種用于校準(zhǔn)多比特?cái)?shù)模轉(zhuǎn)換器(DAC)的方法，所述多比特?cái)?shù)模轉(zhuǎn)換器尤其應(yīng)用于高速和高分辨率的模數(shù)轉(zhuǎn)換器(ADC)，諸如∑ΔADC中，并且所述多比特?cái)?shù)模轉(zhuǎn)換器包含多個(gè)數(shù)模轉(zhuǎn)換器單元(DAC單元)，其特征在于，除了用于轉(zhuǎn)換的所述多比特DAC中應(yīng)用的所述多個(gè)DAC單元之外，還提供額外的DAC單元，該額外的DAC單元能夠與其他的每個(gè)DAC單元互換，以將每個(gè)DAC單元連續(xù)地從所述多比特DAC切換到校準(zhǔn)電路中，使得在不中斷所述轉(zhuǎn)換的情況下校準(zhǔn)所述DAC單元。
2.一種多比特?cái)?shù)模轉(zhuǎn)換器(DAC)，尤其應(yīng)用于高速和高分辨率的模數(shù)轉(zhuǎn)換器(ADC)，諸如∑ΔADC中，所述多比特?cái)?shù)模轉(zhuǎn)換器包括多個(gè)數(shù)模轉(zhuǎn)換器單元(DAC單元)和用于校準(zhǔn)這些DAC單元的校準(zhǔn)電路，其特征在于，除了用于轉(zhuǎn)換的所述多比特DAC中應(yīng)用的所述多個(gè)DAC單元之外，還提供額外的DAC單元，該額外的DAC單元能夠與其他的每個(gè)DAC單元互換，并且還包括開(kāi)關(guān)裝置，用于將每個(gè)DAC單元連續(xù)地從所述多比特DAC切換到所述校準(zhǔn)電路中，使得在不中斷所述轉(zhuǎn)換的情況下校準(zhǔn)所述DAC單元。
3.如權(quán)利要求2所述的多比特?cái)?shù)模轉(zhuǎn)換器，其特征在于，每個(gè)DAC單元是一元DAC單元。
4.如權(quán)利要求2或3所述的多比特?cái)?shù)模轉(zhuǎn)換器，其特征在于，其中合并了一個(gè)DAC單元的所述校準(zhǔn)電路形成1比特模數(shù)轉(zhuǎn)換器。
5.如權(quán)利要求4所述的多比特?cái)?shù)模轉(zhuǎn)換器，其特征在于，其中合并了一個(gè)DAC單元的所述校準(zhǔn)電路包括1比特模數(shù)轉(zhuǎn)換器，用于提供反饋信號(hào)以控制所述DAC單元中的開(kāi)關(guān)；組合電路，用于將所述DAC單元的輸出信號(hào)與參考值組合，然后將所述組合信號(hào)通過(guò)環(huán)路濾波器輸入所述1比特模數(shù)轉(zhuǎn)換器中。
6.如權(quán)利要求5所述的多比特?cái)?shù)模轉(zhuǎn)換器，其特征在于，其中合并了一個(gè)DAC單元的所述校準(zhǔn)電路還包括校正器，用于響應(yīng)于1比特比較器的輸出信號(hào)校準(zhǔn)所述DAC單元。
7.如權(quán)利要求6所述的多比特?cái)?shù)模轉(zhuǎn)換器，其特征在于，提供定時(shí)電路，用于在一定時(shí)間間隔內(nèi)產(chǎn)生校準(zhǔn)時(shí)段，在所述時(shí)間間隔中，所述1比特模數(shù)轉(zhuǎn)換器對(duì)于DAC單元的誤差測(cè)量不起作用。
8.如權(quán)利要求4所述的多比特?cái)?shù)模轉(zhuǎn)換器，其特征在于，提供了有源校準(zhǔn)模塊，所述有源校準(zhǔn)模塊與一個(gè)各自DAC單元合起來(lái)包括所述1比特模數(shù)轉(zhuǎn)換器，還包括存儲(chǔ)器，該存儲(chǔ)器用于存儲(chǔ)由所述1比特模數(shù)轉(zhuǎn)換器測(cè)量的所述各自DAC單元的誤差，并且，基于這些數(shù)據(jù)和其中應(yīng)用了所述多比特?cái)?shù)模轉(zhuǎn)換器的所述轉(zhuǎn)換器的輸出信號(hào)，產(chǎn)生誤差校正值，并將所述誤差校正值加到其中應(yīng)用了所述多比特?cái)?shù)模轉(zhuǎn)換器的所述轉(zhuǎn)換器的輸出信號(hào)上。
9.具有如權(quán)利要求2-8中任一項(xiàng)所述的多比特?cái)?shù)模轉(zhuǎn)換器的轉(zhuǎn)換器。
全文摘要
在用于校準(zhǔn)多比特DAC的方法中，該多比特DAC尤其應(yīng)用于高速和高分辨率的ADC，諸如∑－ΔADC中，該多比特DAC包含多個(gè)DAC單元，除了用于轉(zhuǎn)換的多比特DAC中應(yīng)用的多個(gè)DAC單元外，還提供額外的DAC單元，它能夠與其他的每個(gè)DAC單元互換，用來(lái)將每個(gè)DAC單元連續(xù)地從多比特DAC切換至校準(zhǔn)電路中，使得在不中斷轉(zhuǎn)換的情況下校準(zhǔn)所述DAC單元。該校準(zhǔn)電路包括用于測(cè)量處于校準(zhǔn)中的DAC單元的誤差的裝置，和用于校正所述DAC單元的裝置。
文檔編號(hào)H03M1/10GK1853348SQ200480026449
公開(kāi)日2006年10月25日 申請(qǐng)日期2004年9月13日 優(yōu)先權(quán)日2003年9月15日
發(fā)明者盧西恩·J·布倫姆斯, 奧維迪馬·巴伊德希 申請(qǐng)人:皇家飛利浦電子股份有限公司