專利名稱：改進的迭代n維解碼的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電信領(lǐng)域，并且特別涉及錯誤糾正的技術(shù)，所述錯誤可能在信號傳輸?shù)倪^程中產(chǎn)生。更特別地說，本發(fā)明涉及一種改進的迭代n維FEC解碼器和一種改進的用于解碼信號的方法。
背景技術(shù)：
如同已知的那樣，前向糾錯(FEC)是一種使用預(yù)定算法、將冗余與被傳輸?shù)臄?shù)據(jù)一起傳送的技術(shù)。接收設(shè)備具有根據(jù)所述冗余來檢測和糾正可能在傳輸期間所產(chǎn)生的多個比特錯誤的能力。與FEC一起被傳送的信號因而更加“健壯(robust)”，這樣允許運營商建立較長距離的連接而無需部署許多中繼站。
換句話說，為了克服傳輸差錯和分組丟失，許多電信系統(tǒng)使用了前向糾錯(FEC)。一般來說，F(xiàn)EC機制所傳送的額外的數(shù)據(jù)可被用于在接收端重建任何被損壞的或丟失的分組。例如，F(xiàn)EC已被應(yīng)用于CD-ROM來補償劃痕，并且由于廣播僅是單向的(即接收機不能夠請求重發(fā))，所述FEC還被用于衛(wèi)星和外層空間傳送。
一種已知的用于實現(xiàn)n維編碼的解碼的方法在于首先沿著第一維解碼，然后沿著第二維，然后沿著第三維直至第n維。而且，為了改進錯誤糾正的能力，可以進行類似于上述的方法(即在第一、第二、第三、......、第n維中解碼)的許多次迭代。每次迭代導致延遲或等待時間。
在某一維中解碼的步驟還包括計算校正子(syndrome)，計算錯誤位置和錯誤值；以及最后在該維中進行糾正。
所述操作沿著所述n個維被迭代。被計算的校正子的處理允許確定所出現(xiàn)的錯誤的數(shù)目及其所處位置。
換句話說，所述被計算的校正子提供能夠從中得到錯誤的位置及其值的信息。
錯誤位置的計算步驟通常通過在所有可能的點(位置，錢氏搜索(CHIEN search))驗證方程而被執(zhí)行。一種更好的可供選擇的方法在于用封閉解法進行計算。
已知的解決方案導致兩個主要的缺點。第一個缺點是長延遲，其取決于為糾正錯誤所進行的迭代次數(shù)。如上所述，要提高錯誤的可糾正性，必須執(zhí)行每單次迭代都導致延遲的許多次迭代。這意味著，為了提高解碼器的凈編碼增益，必須增加迭代的次數(shù)從而增加延遲。第二個缺點是由解碼器的復(fù)雜度引起的。實際上，在每個解碼步驟都需要重新計算所有的校正子，所述解碼步驟被認為是與其它步驟無關(guān)的單次子迭代。

發(fā)明內(nèi)容
考慮到上述問題和缺點，本發(fā)明主要的目的是提供一種FEC解碼器結(jié)構(gòu)和解碼方法，使得在進行比已知的解碼器更多次數(shù)的迭代的同時減少延遲。
本發(fā)明的另一個目的是提供一種不及所述已知的解碼器和方法復(fù)雜的FEC解碼器結(jié)構(gòu)和解碼方法。
所述以及其它目的由根據(jù)權(quán)利要求1的解碼器和根據(jù)權(quán)利要求13的方法來達到。本發(fā)明的其它有利特征在各從屬權(quán)利要求中被闡明。所有的權(quán)利要求應(yīng)當被看作是本說明書的完整部分。
本發(fā)明是基于這樣的事實作為可由達到第四級等式的封閉方程式所解的代數(shù)編碼，對于每個維都由級別≤4的代數(shù)編碼來保護的n維編碼而言，可以利用一種使用封閉解法計算錯誤值及其位置的創(chuàng)新的解碼計算結(jié)構(gòu)。所述新的計算結(jié)構(gòu)不需要在每個解碼步驟計算所有的校正子(在所有維中)。根據(jù)本發(fā)明，所有維中的所有校正子在開始時、解碼步驟之前、基本上同時有利地被計算一次。
之后，在解碼步驟期間，當比特被糾正時，所有被該糾正所影響的校正子被更新。后文將對所述解碼步驟進行更深入地描述。
此外，本發(fā)明的另一個特征是從第二次迭代直至第n次迭代不處理所有的校正子，而是僅處理值不為零的校正子或者已經(jīng)在前面的解碼步驟期間被更新的校正子。
這樣，每次子迭代(從第二次子迭代起)需要的時間將被逐漸減少。
因此，本發(fā)明有利地允許增加迭代的次數(shù)而不增加延遲和處理的復(fù)雜度。
由于僅一個電路被用于在所有的維中以及為所有的迭代處理校正子，因此處理的復(fù)雜度也被降低。
根據(jù)第一方面，本發(fā)明提供一種用于實現(xiàn)包括數(shù)據(jù)比特幀的數(shù)據(jù)結(jié)構(gòu)的迭代n維解碼的解碼器，所述解碼器包括校正子計算器，用于在單個步驟中在所有n個維中計算校正子；校正子處理器，用于在1、2、...n維中處理校正子，所述校正子處理器包括用于存儲校正子的存儲裝置；以及數(shù)據(jù)處理器，用于存儲被接收的數(shù)據(jù)、根據(jù)來自所述校正子處理器的信息糾正數(shù)據(jù)并輸出被糾正的數(shù)據(jù)。
所述校正子處理器通常為1、2、...、m次迭代處理校正子。
根據(jù)優(yōu)選的實施例，所述校正子處理器包括響應(yīng)所述校正子存儲裝置的錯誤計算器，所述錯誤計算器用于計算錯誤，并且將錯誤值和錯誤位置提供給所述數(shù)據(jù)處理器，并糾正被存儲的數(shù)據(jù)的可能的錯誤。
此外，所述錯誤計算器與所述校正子處理器中新的校正子的計算器配合工作來計算新的校正子，所述新的校正子已經(jīng)被在一個維中的前面的糾正改變，所述新的校正子是為所有維被計算的。
有利地，所述新的校正子計算器的輸出被提供給所述校正子存儲裝置，用于更新被存儲在其中的校正子。
可選地，所述校正子處理器還包括用于在預(yù)置的時間間隔內(nèi)管理許多校正子糾正迭代的序列發(fā)生器，所述序列發(fā)生器與所述錯誤計算器和所述校正子存儲裝置配合工作。
典型地，所述校正子處理器包括校正子復(fù)用器，其用于在所述校正子計算器的輸出和所述新的校正子的計算器的輸出之間進行切換。
有利地，所述數(shù)據(jù)處理器包括第一存儲器和第二存儲器，以及在所述第一或第二存儲器之間進行切換的輸出復(fù)用器。
典型地，每個存儲器關(guān)聯(lián)于數(shù)據(jù)復(fù)用器，所述數(shù)據(jù)復(fù)用器在輸入數(shù)據(jù)和所述校正子處理器的輸出之間進行切換。
可能地，如果必要，消除FEC解碼器塊可以被提供用于進行剩余錯誤的糾正。
根據(jù)優(yōu)選的和有利的實施例，所述解碼器在兩個維中操作。
有利地，所述解碼器被體現(xiàn)在專用集成電路，ASIC中。
根據(jù)第二方面，本發(fā)明提供一種用于實現(xiàn)包括數(shù)據(jù)比特幀的數(shù)據(jù)結(jié)構(gòu)的迭代n維解碼的方法，所述方法包括下列步驟接收可能錯誤的數(shù)據(jù)；在單個步驟中，在所有的n個維中計算校正子；存儲第一被計算的校正子；在第一維中處理校正子；糾正錯誤；更新已被在所述第一維中的糾正所影響的校正子；在直至第n維的所有可能的維中處理校正子，并且，為被處理的校正子的每一個糾正錯誤，并在所有的維中更新已被該糾正影響的校正子；執(zhí)行迭代過程直至設(shè)定時間幀(set time frame)的末尾，所述迭代過程包括下列步驟在第一維中處理不為零的校正子；糾正錯誤；更新已被在所述第一維中的糾正所影響的校正子；在直至第n維的所有可能的維中處理不為零的校正子，或已經(jīng)在前面的步驟期間被更新的校正子，并且，為被處理的校正子的每一個糾正錯誤，并在所有的維中更新已被該糾正影響的校正子，并且輸出被糾正的數(shù)據(jù)。
可能地，如果必要，進行消除FEC解碼步驟來糾正剩余錯誤。
優(yōu)選地，n等于2。
有利地，所述方法通過專用集成電路，ASIC來實現(xiàn)。
根據(jù)第三方面，本發(fā)明還提供一種包括如上文所述的解碼器的電信設(shè)備，典型地是一種網(wǎng)絡(luò)單元。
根據(jù)第四方面，本發(fā)明還提供一種包括計算機程序裝置的計算機程序，當所述程序在計算機上運行時，所述計算機程序裝置適于實現(xiàn)如上文所述的方法。
根據(jù)第五方面，本發(fā)明提供一種計算機可讀介質(zhì)，其具有被記錄在其上的程序，所述計算機可讀介質(zhì)包括計算機程序代碼裝置，當所述程序在計算機上運行時，所述計算機程序代碼裝置適于實現(xiàn)如上文所述的方法。


參考附圖，讀過下面通過僅示例性而非限制性的方式給出的詳細描述后，本發(fā)明將會變得完全地顯而易見，其中-圖1概略地示出了用于實現(xiàn)二維編碼的解碼的已知方法；-圖2詳細地示出了單次迭代；-圖3示出了根據(jù)本發(fā)明的解碼器的實施例；并且-圖4示出了在二維情況下，根據(jù)本發(fā)明的方法的步驟。
具體實施例方式
在開始對本發(fā)明進行描述之前，將給出校正子的定義。令C為在F＝GF(q)上的線性(n，k，d)碼并令H為C的(n-k×n)奇偶校驗矩陣，以使對于每個c∈Fn，c∈CHcT。字y∈Fn的校正子(關(guān)于H)由S＝HyT定義。C的碼字正好是校正子為0的Fn的向量。
如上所述，一種已知的用于實現(xiàn)n維編碼的解碼的方法在于首先沿著第一維解碼，然后沿著第二維，然后沿著第三維直至第n維。而且，為了改進錯誤糾正的能力，一般執(zhí)行類似于上述的方法(即在第一、第二、第三、......、第n維中解碼)的許多次(m)迭代。m次迭代的每一次導致延遲或等待時間。圖1和圖2示出了對于二維情況(n＝2)的所述已知的方法。迭代的每一次包括首先沿第一維(DEFEC_1)然后沿第二維(DEFEC_2)解碼的子迭代步驟。子迭代步驟的每一個還包括計算編碼校正子(SYND_COMP)、計算錯誤(ERR_CALC)和糾正錯誤(ERR_CORR)的步驟。
不同地，根據(jù)本發(fā)明，校正子僅在解碼開始時被計算。然后，僅僅當比特被糾正時，才只需要更新和被糾正的比特相關(guān)的校正子(在所有的維中)。此外，本發(fā)明允許增加迭代的次數(shù)而不增加延遲和處理的復(fù)雜度。
所述想法為，從第二次迭代直至第n次迭代，不必處理所有的校正子，而是僅處理值不為零的校正子或者已經(jīng)在前面的步驟期間被更新的校正子。這樣，每次子迭代需要的時間就被減小了。
在考慮二維編碼時，根據(jù)本發(fā)明的計算結(jié)構(gòu)可由下列步驟加以概述。
-僅在解碼的開始計算所有的校正子。
-在適當?shù)腞AM存儲器中存儲所述校正子。
-沿第一維處理所述校正子。所述步驟不但意味著錯誤計算及其隨后的糾正，還意味著重新計算僅僅是涉及被糾正的比特的校正子。實際上，不得不考慮到如果錯誤的比特在數(shù)據(jù)中被糾正，就必須在所有的維中(在所述二維的情況下為兩個維)重新計算相關(guān)的校正子。所述新的校正子不得不替換在上述RAM中的先前的校正子。
-沿第二維處理校正子。所述步驟基本上如同上文所描述的步驟。
-沿第一維處理校正子。
-沿第二維等處理校正子，直至專用于校正子處理的時間結(jié)束。
顯然，由于必須在每次子迭代在所有的維中更新與被糾正的比特相關(guān)的校正子，解碼步驟并不獨立。
迭代的次數(shù)取決于單次子迭代需要的時間，從而取決于專用于校正子處理的時間。為此，本發(fā)明還描繪了如何減少除第一次迭代之外(在所述情況下必須考慮每個校正子)的單次子迭代需要的時間。實際上，從第二次迭代直至第n次迭代，在每次子迭代，僅處理值不為零的校正子或者已經(jīng)在前面的步驟期間被更新的校正子。這樣，可以在固定的時間內(nèi)進行取決于錯誤的數(shù)目與位置的許多次迭代。
相反地，在已知的解碼結(jié)構(gòu)的情況下(見圖1和2)，由于每次子迭代在所需要的時間方面與前一次的迭代相同，因而迭代的次數(shù)是固定的。
圖3、圖4中概略地示出的根據(jù)本發(fā)明的一種可能的解碼器結(jié)構(gòu)說明了所述方法的各個不同的步驟。雖然如圖3的解碼器能解碼被n維編碼(n＝1、2、3、...)保護的數(shù)據(jù)，但下面的描述(也見圖4的框圖)是特別參考二維編碼被給出的，其中n＝2。
步驟100比特幀形式的數(shù)據(jù)在輸入(DATA_IN)被接收。步驟101所述被接收的數(shù)據(jù)被提供給(1)塊SYND_COMP來為所使用的編碼的所有n個維計算編碼校正子，并且所述被接收的數(shù)據(jù)還被發(fā)送(2、3)到數(shù)據(jù)處理器DATA_PROC。所述被計算的校正子被提供給(4)校正子處理器SYND_PROC。在所述校正子處理器中，被計算的校正子被存儲(步驟102)在優(yōu)選地為隨機存儲器的存儲器SYND_RAM中。當然，所述SYND_RAM存儲器包括用于n個維的所有校正子的許多個存儲器。所述校正子由錯誤計算器ERR_CALC處理。有利地，所述ERR_CALC以封閉解法計算錯誤的位置與值。
在第一階段(步驟103)中，沿著兩個維中的第一維處理校正子，例如沿著水平維。所述錯誤計算器ERR_CALC產(chǎn)生關(guān)于錯誤值和錯誤位置的信息，所述信息通過11被提供到所述數(shù)據(jù)處理器來糾正數(shù)據(jù)。根據(jù)關(guān)于沿著第一維的錯誤值和錯誤位置的信息，被沿著第一維的糾正所改變的沿著兩個維的校正子被更新。
在第二階段(步驟104)中，沿著第二維處理校正子，例如沿著編碼的垂直維或?qū)蔷S。所述錯誤計算器ERR_CALC產(chǎn)生關(guān)于錯誤值和錯誤位置的信息，所述信息通過11被提供到所述數(shù)據(jù)處理器來糾正數(shù)據(jù)。根據(jù)關(guān)于沿著第二維的錯誤值和錯誤位置的信息，被沿著第二維的糾正所改變的沿著兩個維的校正子被更新。
在第三階段(步驟105)中，再次沿著第一維處理校正子。再一次地，根據(jù)本發(fā)明，僅處理已經(jīng)在前面的步驟期間被更新的以及值不為零的校正子。所述錯誤計算器ERR_CALC產(chǎn)生關(guān)于可能地剩余錯誤的值和錯誤的位置的信息，所述信息通過11被提供到所述數(shù)據(jù)處理器來糾正數(shù)據(jù)。根據(jù)關(guān)于沿著第一維的剩余錯誤的值和錯誤的位置的信息，被沿著第一維的糾正所改變的沿著兩個維的校正子被更新。
在第四階段(步驟106)中，再次沿著第二維處理校正子。再一次地，根據(jù)本發(fā)明，僅處理已經(jīng)在前面的步驟期間被更新的以及值不為零的校正子。所述錯誤計算器ERR_CALC產(chǎn)生關(guān)于可能地剩余錯誤的值和錯誤的位置的信息，所述信息通過11被提供到所述數(shù)據(jù)處理器來糾正數(shù)據(jù)。根據(jù)關(guān)于沿著第二維的剩余錯誤的值和錯誤的位置的信息，被沿著第二維的糾正所改變的沿著兩個維的校正子被更新。
解碼將以迭代處理繼續(xù)進行，其中上述第三和第四階段被重復(fù)直至固定時間結(jié)束(塊107)。明顯地，每次迭代的時間將被反復(fù)地減少。
所述校正子處理器還包括管理校正子處理的順序的序列發(fā)生器SEQ_CER。所述序列發(fā)生器與所述錯誤計算器和存儲校正子的所述存儲器配合工作。
有利地，所述校正子處理器還包括校正子復(fù)用器SYND_MUX，其用于在所述校正子計算器SYND_COMP和新校正子的計算器N_SYND_COMP之間進行切換。
有利地，所述數(shù)據(jù)處理器DATA_PROC包括兩個存儲器DATA_RAM_A和DATA_RAM_B，所述兩個存儲器通過連線14和15被連接到各自的數(shù)據(jù)復(fù)用器MUX_DATA_A、MUX_DATA_B。所述數(shù)據(jù)復(fù)用器的每一個在數(shù)據(jù)輸入和所述校正子處理器的輸出之間進行切換。最后，輸出復(fù)用器MUX_OUT選擇兩個存儲器的輸出16和17的其中一個。所述存儲器優(yōu)選地為隨機存儲器。根據(jù)下面的描述，存儲器的數(shù)目為2的原因?qū)⒆兊蔑@而易見。
在圖3中，ABIL_CORR_A表示選擇器。當ABIL_CORR_A被設(shè)置為1，錯誤在被存儲在DATA_RAM_A中的數(shù)據(jù)中被糾正，新的數(shù)據(jù)DATA_IN被寫入DATA_RAM_B，并且來自DATA_RAM_B的數(shù)據(jù)被發(fā)送到輸出DATA_OUT。
已經(jīng)清楚了本發(fā)明的操作，將按照時間間隔Δt1、Δt2、Δt3、Δt4...，進一步地解釋t，其中每個時間間隔等于編碼幀。Δt是專用于處理的固定時間?？杀贿M行的迭代的次數(shù)取決于每次子迭代占用的逐漸減少的時間。
在Δt1內(nèi)輸入數(shù)據(jù)(DATA_IN)被存儲在DATA_RAM_A中；所述SYND_COMP計算目前被存儲在DATA_RAM_A中的數(shù)據(jù)(DATA_IN_A)的所有n個校正子。
在Δt2內(nèi)輸入數(shù)據(jù)(DATA_IN)被存儲在DATA_RAM_B中；所述SYND_COMP計算目前被存儲在DATA_RAM_B中的數(shù)據(jù)(DATA_IN_B)的所有n個校正子。而且，發(fā)生所述校正子的處理和目前被存儲在所述DATA_RAM_A中的數(shù)據(jù)的糾正。
在Δt3內(nèi)在前面的時間間隔(Δt2)期間被糾正的數(shù)據(jù)從DATA_RAM_A被輸出；新的數(shù)據(jù)可被存儲在DATA_RAM_A中；所述SYND_COMP計算目前被存儲在所述DATA_RAM_A中的新數(shù)據(jù)的所有n個校正子。而且，發(fā)生所述校正子的處理和目前被存儲在所述DATA_RAM_B中的數(shù)據(jù)的糾正。
在Δt4內(nèi)，在前面的時間間隔(Δt3)期間被糾正的數(shù)據(jù)從DATA_RAM_B被輸出；新的數(shù)據(jù)可被存儲在DATA_RAM_B中；所述SYND_COMP計算目前被存儲在DATA_RAM_B中的新數(shù)據(jù)的所有n個校正子。而且，發(fā)生所述校正子的處理和目前被存儲在所述DATA_RAM_A中的數(shù)據(jù)的糾正。
下一段時間間隔將如同Δt3和Δt4。因此，在數(shù)據(jù)輸入和數(shù)據(jù)輸出之間的延遲將等于兩個編碼幀。在現(xiàn)有技術(shù)中，所述延遲是由迭代的次數(shù)(m)乘以編碼幀的長度來給出的。
從而示出和描述了一種新的解碼器和一種新的方法，其實現(xiàn)了所尋求的所有目的與優(yōu)點。但是，在考慮到公布了其優(yōu)選實施例的說明書和附圖之后，本發(fā)明的許多改變、修改、變化以及其它的使用和應(yīng)用對于本領(lǐng)域的技術(shù)人員來說將變得明顯。所有不脫離本發(fā)明范圍的所述改變、修改、變化以及其它的使用和應(yīng)用被認為是被本發(fā)明所覆蓋的，本發(fā)明僅被隨后的權(quán)利要求所限制。
例如，通過置換SYND_COMP和ERR_CALC，圖3的安排可被有利地用于幾種類型的FEC。例如，在不能夠用封閉解法計算錯誤的值和位置的情況下，ERR_CALC應(yīng)當被改變(以進行錢氏搜索)，但解碼器的一般結(jié)構(gòu)(如圖3所示)保持基本不變。
權(quán)利要求
1.一種用于實現(xiàn)包括數(shù)據(jù)比特幀的數(shù)據(jù)結(jié)構(gòu)的迭代n維解碼的解碼器，所述解碼器包括校正子計算器(SYND_COMP)，用于在單個步驟中在所有的n個維中計算校正子；校正子處理器(SYND_PROC)，用于在1、2、…n維中處理所述校正子，所述校正子處理器包括用于存儲所述校正子的存儲裝置(SYND_RAM)；以及數(shù)據(jù)處理器(SYND_PORC)，用于存儲被接收的數(shù)據(jù)(DATA_RAM_A，DATA_RAM_B)、根據(jù)來自所述校正子處理器的信息(11)糾正數(shù)據(jù)并輸出被糾正的數(shù)據(jù)(DATA_OUT)。
2.根據(jù)權(quán)利要求1的解碼器，其中，所述校正子處理器(SYND_PORC)還包括響應(yīng)(6)所述校正子存儲裝置(SYND_RAM)的錯誤計算器(ERR_CALC)，所述錯誤計算器用于計算錯誤并將錯誤值和錯誤位置提供給(11)所述數(shù)據(jù)處理器(DATA_PROC)，并糾正被存儲的數(shù)據(jù)的可能的錯誤。
3.根據(jù)權(quán)利要求2的解碼器，其中，所述錯誤計算器(ERR_CALC)與所述校正子處理器(SYND_PROC)中的新校正子的計算器(N_SYND_COMP)配合工作(7)，來計算已經(jīng)被前面在一個維中的糾正所改變的新的校正子，所述新的校正子是為所有的維被計算的。
4.根據(jù)權(quán)利要求3的解碼器，其中，所述新的校正子計算器(N_SYND_COMP)的輸出被提供給所述校正子存儲裝置(SYND_RAM)，來更新被存儲在其中的所述校正子。
5.根據(jù)前面的權(quán)利要求2至4的任何一個的解碼器，其中，所述校正子處理器(SYND_PROC)還包括用于在預(yù)置的時間間隔內(nèi)管理許多校正子糾正迭代的序列發(fā)生器(SEQ_CER)，所述序列發(fā)生器與所述錯誤計算器(ERR_CALC)以及所述校正子存儲裝置(SYND_RAM)配合工作(9，10)。
6.根據(jù)前面的權(quán)利要求的任何一個的解碼器，其中，所述校正子處理器(SYND_PROC)包括校正子復(fù)用器(SYND_MUX)，其用于在所述校正子計算器(SYND_COMP)的輸出(4)和所述新校正子的計算器(N_SYND_COMP)的輸出之間進行切換。
7.根據(jù)前面的權(quán)利要求的任何一個的解碼器，其中，所述數(shù)據(jù)處理器(DATA_PROC)包括第一存儲器(DATA_RAM_A)和第二存儲器(DATA_RAM_B)，以及在所述第一或第二存儲器之間進行切換的輸出復(fù)用器(MUX_OUT)。
8.根據(jù)權(quán)利要求7的解碼器，其中，每個所述存儲器與一數(shù)據(jù)復(fù)用器(MUX_DATA_A，MUX_DATA_B)相關(guān)聯(lián)，所述數(shù)據(jù)復(fù)用器在輸入數(shù)據(jù)(DATA_IN)和所述校正子處理器(SYND_PROC)的輸出(11)之間進行切換。
9.根據(jù)前面的權(quán)利要求的任何一個的解碼器，其中，所述校正子處理器(SYND_PROC)為1、2、…、m次迭代處理所述校正子。
10.根據(jù)前面的權(quán)利要求的任何一個的解碼器，其中，僅一個電路被用于在所有的維中以及為所有的迭代來處理所述校正子。
11.根據(jù)前面的權(quán)利要求的任何一個的解碼器，其中，所述解碼器在兩個維中操作。
12.根據(jù)前面的權(quán)利要求的任何一個的解碼器，其中，所述解碼器被體現(xiàn)在專用集成電路中。
13.一種用于實現(xiàn)包括數(shù)據(jù)比特幀的數(shù)據(jù)結(jié)構(gòu)的迭代n維解碼的方法，所述方法包括下列步驟-接收可能錯誤的數(shù)據(jù)(100)；-在單個步驟中在所有的n個維中計算校正子(101)；-存儲第一被計算的校正子(102)；-在第一維中處理校正子(103)；糾正錯誤；并且更新已被在所述第一維中的糾正所影響的校正子；并且-在直至第n維的所有可能的維中處理校正子(104)，以及，為被處理的校正子的每一個來糾正錯誤并在所有的維中更新已被該糾正所影響的校正子。
14.根據(jù)權(quán)利要求13的方法，其中，其還包括執(zhí)行迭代過程的步驟，所述迭代過程包括下列步驟-在第一維中處理(105)不為零的校正子，或已經(jīng)在前面的步驟期間被更新的校正子；糾正錯誤；更新已被在所述第一維中的糾正所影響的校正子；-在直至第n維的所有可能的維中處理(106)不為零的校正子，或已經(jīng)在前面的步驟期間被更新的校正子，以及，為被處理的校正子的每一個來糾正錯誤，并在所有的維中更新已被該糾正影響的校正子，并且-輸出(108)被糾正的數(shù)據(jù)。
15.根據(jù)權(quán)利要求13或14的方法，其中，為1、2、…、m次迭代處理所述校正子。
16.根據(jù)權(quán)利要求13至15的任何一個的方法，其中，僅一個電路被用于在所有的維中以及為所有的迭代處理所述校正子。
17.根據(jù)權(quán)利要求13的方法，其中，執(zhí)行所述迭代過程直至設(shè)定時間幀的末尾(107)。
18.根據(jù)權(quán)利要求13至15的任何一個的方法，其中，n等于2。
19.根據(jù)權(quán)利要求13至16的任何一個的方法，其中，所述方法是通過專用集成電路來實現(xiàn)的。
20.一種包括根據(jù)權(quán)利要求1至12的任何一個的解碼器的網(wǎng)絡(luò)單元。
21.一種包括計算機程序裝置的計算機程序，當所述程序在計算機上運行時，所述計算機程序裝置適于實現(xiàn)根據(jù)權(quán)利要求1的方法。
22.一種計算機可讀介質(zhì)，其具有被記錄在其上的程序，所述計算機可讀介質(zhì)包括計算機程序代碼裝置，當所述程序在計算機上運行時，所述計算機程序代碼裝置適于實現(xiàn)根據(jù)權(quán)利要求1的方法。
全文摘要
公布了一種用于實現(xiàn)包括數(shù)據(jù)比特幀的數(shù)據(jù)結(jié)構(gòu)的迭代n維解碼的方法，所述方法包括步驟接收可能錯誤的數(shù)據(jù)；在單個步驟中在所有的n個維中計算校正子；存儲第一被計算的校正子；在第一維中處理校正子；糾正錯誤；以及更新已被在所述第一維中的糾正所影響的校正子；并且在直至第n維的所有可能的維中處理校正子，并且，為被處理的校正子的每一個糾正錯誤，并在所有的維中更新已被該糾正所影響的校正子。每次子迭代(從第二次子迭代起)所需要的時間將被逐漸減少。增加迭代的次數(shù)而不增加延遲和處理的復(fù)雜度。由于僅一個電路被用于在所有的維中以及為所有的迭代處理校正子，因此處理的復(fù)雜度也被減小。
文檔編號H03M13/29GK1655462SQ20041010178
公開日2005年8月17日 申請日期2004年12月22日 優(yōu)先權(quán)日2004年2月13日
發(fā)明者S·古奇, S·里納爾迪, G·馬凱達 申請人:阿爾卡特公司