專(zhuān)利名稱(chēng)：時(shí)鐘同步器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)鐘同步器，即用于使本地和遠(yuǎn)程時(shí)鐘同步的系統(tǒng)。
背景技術(shù)：
圖1示出了包括通過(guò)相應(yīng)鎖相環(huán)電路(PLL)而計(jì)時(shí)的發(fā)射器和接收器的數(shù)字?jǐn)?shù)據(jù)鏈路。發(fā)射器以給定的發(fā)射時(shí)鐘速率來(lái)發(fā)送數(shù)據(jù)并且接收器使用其本地時(shí)鐘來(lái)對(duì)數(shù)據(jù)計(jì)時(shí)。然而，兩個(gè)時(shí)鐘頻率可能不是完全相同的。兩個(gè)晶體11都將具有頻率誤差(典型地高達(dá)500ppm)并且在任何一端亦可存在由PLL產(chǎn)生的頻率上的誤差。例如，兩個(gè)PLL都可以是分?jǐn)?shù)N(fractional N)PLL(已知電路，能使具有作為基準(zhǔn)頻率的非整數(shù)倍的頻率的輸出信號(hào)同步)，其被提供有相同的輸入頻率(即相同的基準(zhǔn)信號(hào))但具有細(xì)微不同的分頻器比。PLL的輸出頻率可滿足指定的最小和最大頻率范圍兩者，盡管它們事實(shí)上是略微不同的。即使是比方說(shuō)12MHz數(shù)據(jù)流上的幾個(gè)ppm的差異亦可一秒鐘幾次地給出遺漏位，這對(duì)于數(shù)字音頻數(shù)據(jù)或?qū)嶋H上更一般的數(shù)據(jù)流將是完全不可接受的。因此，在許多系統(tǒng)中，理想的是具有使本地產(chǎn)生的時(shí)鐘和遠(yuǎn)程產(chǎn)生的時(shí)鐘同步的能力。例如，理想的是在本地產(chǎn)生干凈時(shí)鐘(clean clock)并在數(shù)字到模擬轉(zhuǎn)換器之前將輸入數(shù)據(jù)重新定時(shí)于該時(shí)鐘以避免時(shí)鐘抖動(dòng)引入的噪聲和失真。本地時(shí)鐘和輸入數(shù)據(jù)時(shí)鐘將需要同步化以避免數(shù)據(jù)損失。經(jīng)同步化的時(shí)鐘亦防止數(shù)據(jù)接收器中的緩沖器欠載/過(guò)載運(yùn)行。
計(jì)時(shí)信息可作為分離的信號(hào)通道從發(fā)射器被發(fā)送到接收器，或者被嵌入在數(shù)據(jù)流中。然而，即使在第一種情況下，時(shí)鐘也可能在其到達(dá)接收器時(shí)已被損壞。從數(shù)據(jù)通道到時(shí)鐘通道上的串話，外來(lái)的噪聲和干擾，以及通過(guò)來(lái)自線纜的頻率衰減或更一般的通信通道中其它形式的失真而復(fù)合(compound)的發(fā)射緩沖器所添加的抖動(dòng)，均可降級(jí)所接收的時(shí)鐘的譜純度。為了經(jīng)濟(jì)性或通道帶寬的原因，在沒(méi)有分離的時(shí)鐘通道的情況下，所接收的時(shí)鐘必須從所接收的數(shù)據(jù)得到這通常亦從諸如符號(hào)間干擾的數(shù)據(jù)相關(guān)源和從時(shí)鐘提取電路中的非理想性而添加了額外的所接收時(shí)鐘的抖動(dòng)。在許多應(yīng)用中，如高分辨率音頻數(shù)據(jù)轉(zhuǎn)換器中，時(shí)鐘的譜純度可以是THD(總諧波失真)和SNR(信噪比)的限制因素。為此，所接收的時(shí)鐘通常需要使抖動(dòng)衰減以提高接收設(shè)備的性能。
在遠(yuǎn)程時(shí)鐘，即如可在發(fā)射器處觀測(cè)的時(shí)鐘，和所接收的時(shí)鐘，即可在接收器處觀測(cè)的時(shí)鐘之間有細(xì)微的差別。兩者的長(zhǎng)期平均頻率是相等的，因此如果本地時(shí)鐘被同步于所接收的時(shí)鐘，其亦被同步于遠(yuǎn)程時(shí)鐘。然而，正是具有如以上所述的附加短期抖動(dòng)的所接收的時(shí)鐘實(shí)際上被用在接收器處的任何信號(hào)處理中，因此接收器亦必須衰減這種不理想的抖動(dòng)。
解決由于彼此滑動(dòng)經(jīng)過(guò)(slip past)的遠(yuǎn)程和本地時(shí)鐘而導(dǎo)致的數(shù)據(jù)損失問(wèn)題的一種方法包含使用彈性緩沖器。彈性緩沖器是這樣一種緩沖器，其被用于保持足夠的數(shù)據(jù)以確保當(dāng)時(shí)鐘跳動(dòng)時(shí)沒(méi)有數(shù)據(jù)被損失。然而，彈性緩沖器的大小可以是大的，以用于極其抖動(dòng)的時(shí)鐘，并且每個(gè)數(shù)據(jù)通道需要一個(gè)緩沖器。對(duì)于多通道系統(tǒng)，彈性緩沖器的大小可變成主要問(wèn)題。
為解決使本地時(shí)鐘上的使抖動(dòng)最小的問(wèn)題，在傳統(tǒng)上已通過(guò)使用模擬鎖相環(huán)而實(shí)施了時(shí)鐘同步器，該回路具有大的芯片外部件，其是提供低頻時(shí)間常數(shù)以濾出基準(zhǔn)時(shí)鐘上的抖動(dòng)所必要的。在實(shí)際中可能需要兩個(gè)PLL，一個(gè)具有足夠?qū)挼膸捯愿欇斎霑r(shí)鐘并恢復(fù)數(shù)據(jù)，而另一個(gè)PLL具有被用于減小所恢復(fù)的時(shí)鐘上的抖動(dòng)量的低帶寬。
芯片外部件增加了設(shè)計(jì)的成本和物理尺寸。它們亦可使性能降級(jí)，除非多加小心。由于流經(jīng)芯片地連接的寬帶地返回電流導(dǎo)致的地芯片外和芯片上之間的“地反彈”或者瞬時(shí)差異是不可避免的，并且甚至有可能引入比環(huán)路濾波器正從遠(yuǎn)程時(shí)鐘衰減的多的抖動(dòng)。
因此，需要一種可產(chǎn)生這樣的時(shí)鐘的系統(tǒng)，該時(shí)鐘是與輸入數(shù)據(jù)時(shí)鐘(即所接收的時(shí)鐘)相同的頻率，但具有比如所接收的數(shù)據(jù)時(shí)鐘充分小的抖動(dòng)。優(yōu)選地，該時(shí)鐘同步器應(yīng)是低成本的，并且需要最小量的外部部件。還有，為減小多通道系統(tǒng)中硬件的量，通常優(yōu)選的是同步于所有通道公用的一個(gè)時(shí)鐘而不是每個(gè)通道上的數(shù)據(jù)。

發(fā)明內(nèi)容
依照本發(fā)明的第一方面，提供了一種時(shí)鐘同步器，用于產(chǎn)生被同步于所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)，包括基準(zhǔn)振蕩器，其被設(shè)置成提供具有基準(zhǔn)頻率的基準(zhǔn)信號(hào)；合成器電路，其被設(shè)置成從基準(zhǔn)信號(hào)來(lái)合成(即產(chǎn)生)本地時(shí)鐘信號(hào)，該合成器電路包括鎖相環(huán)電路，包括相位檢測(cè)器，具有被設(shè)置成接收基準(zhǔn)信號(hào)的第一輸入；以及可控制分頻器(divider)，其被設(shè)置在從受控振蕩器到所述相位檢測(cè)器的第二輸入的反饋路徑(其亦可被稱(chēng)為反饋環(huán)路)中，該分頻器可被控制以設(shè)置沿所述路徑的分頻值N，從而確定本地時(shí)鐘頻率與基準(zhǔn)頻率之比；時(shí)鐘比較電路，其被設(shè)置成接收本地時(shí)鐘信號(hào)和所接收的時(shí)鐘信號(hào)，并且適合于產(chǎn)生表示本地和所接收的時(shí)鐘信號(hào)之間的異步的第一數(shù)字信號(hào)；以及控制鏈路(連接、路徑、電路)，其將時(shí)鐘比較電路鏈接于所述分頻器并且被設(shè)置成接收第一數(shù)字信號(hào)并提供控制信號(hào)給分頻器以根據(jù)第一數(shù)字信號(hào)來(lái)調(diào)節(jié)分頻值N，從而改變本地時(shí)鐘頻率并由此減小異步。
在某些優(yōu)選實(shí)施例中，第一數(shù)字信號(hào)表示累積時(shí)鐘滑動(dòng)，即本地和所接收的時(shí)鐘信號(hào)之間的滑動(dòng)。
將理解，時(shí)鐘比較電路亦可被描述為異步檢測(cè)器。所檢測(cè)的異步可以是周期的差或頻率和/或相位差。優(yōu)選地，第一數(shù)字信號(hào)表示時(shí)鐘之間的周期差，然后分頻器被控制以減小周期差，從而導(dǎo)致穩(wěn)態(tài)條件，其中本地時(shí)鐘的頻率已集中(converge)于所接收的時(shí)鐘的頻率，并因此集中于遠(yuǎn)程時(shí)鐘的頻率，即時(shí)鐘被同步化。
時(shí)鐘比較電路可例如適合于通過(guò)比較時(shí)鐘的相位(即檢測(cè)相位差)、通過(guò)比較其頻率(即檢測(cè)頻率差)或者通過(guò)比較周期(脈沖長(zhǎng)度)(即檢測(cè)周期的差，該差表示時(shí)鐘之間的頻率差)而產(chǎn)生第一數(shù)字信號(hào)。
值N是分頻器分頻輸入信號(hào)的因子，即它是分頻器輸入和輸出處的信號(hào)的相應(yīng)頻率之比。將理解，合成器中的相位檢測(cè)器亦可被描述為相位比較器，并且在某些實(shí)施例的時(shí)鐘比較電路中使用的頻率檢測(cè)器可被稱(chēng)為頻率比較器。
類(lèi)似地，時(shí)鐘比較電路可包括周期比較器，第一數(shù)字信號(hào)表示周期的差，并因此表示頻率差。類(lèi)似地，時(shí)鐘比較電路可包括相位比較器，第一數(shù)字信號(hào)則表示相位差。
亦將顯而易見(jiàn)的是，除了受控振蕩器、相位檢測(cè)器和分頻器以外，PLL電路將包括用于根據(jù)來(lái)自相位檢測(cè)器的輸出來(lái)控制受控振蕩器(以設(shè)置其輸出頻率)的某種裝置。
時(shí)鐘比較電路和控制鏈路可在一起被稱(chēng)為分頻器控制電路。
該時(shí)鐘同步器所提供的優(yōu)點(diǎn)在于，它能從與可包括高電平抖動(dòng)的所接收的時(shí)鐘同步的基準(zhǔn)信號(hào)產(chǎn)生低抖動(dòng)的本地時(shí)鐘信號(hào)。用來(lái)減小異步的合成器、時(shí)鐘比較電路和控制鏈路的組合可被當(dāng)作控制回路。所接收的時(shí)鐘上的抖動(dòng)實(shí)際上通過(guò)以下事實(shí)而被去耦于本地時(shí)鐘信號(hào)該控制回路具有低帶寬，因此基準(zhǔn)和本地時(shí)鐘頻率的長(zhǎng)期平均變得相等，但較高頻率的抖動(dòng)分量落在回路的帶寬之外，因此不通過(guò)本地時(shí)鐘。這種低回路帶寬有利地通過(guò)使用根據(jù)所檢測(cè)的異步(優(yōu)選為周期差)來(lái)調(diào)節(jié)分頻器值(亦已知為分頻器比)的控制路徑中的數(shù)字裝置來(lái)實(shí)現(xiàn)。數(shù)字裝置的使用允許信號(hào)被長(zhǎng)時(shí)間存儲(chǔ)或積分而無(wú)需大值模擬分量來(lái)實(shí)現(xiàn)長(zhǎng)時(shí)間常數(shù)。典型地，該數(shù)字裝置是簡(jiǎn)單的積分器以將所檢測(cè)的異步轉(zhuǎn)換成時(shí)鐘之間的滑動(dòng)的量度。
由于本地時(shí)鐘頻率被鎖定于所接收的時(shí)鐘頻率，它亦被鎖定于遠(yuǎn)程時(shí)鐘頻率。
優(yōu)選地，基準(zhǔn)振蕩器是本地振蕩器。
控制信號(hào)可包括第一數(shù)字信號(hào)，或者可從第一數(shù)字信號(hào)得到，因此控制信號(hào)依賴(lài)于第一數(shù)字信號(hào)?？刂菩盘?hào)至少部分地確定由分頻器設(shè)置的分頻值。
顯然，所使用的分頻器電路的類(lèi)型將確定需要什么控制信號(hào)或多個(gè)什么控制信號(hào)來(lái)實(shí)現(xiàn)特定的分頻值或比。控制鏈路被配置成產(chǎn)生并施加適當(dāng)?shù)目刂平o分頻器以實(shí)現(xiàn)所檢測(cè)的異步(如頻率差異)所需的分頻比的變化。對(duì)分頻器的控制是這樣的使本地和所接收的時(shí)鐘頻率集中。
在某些實(shí)施例中，控制鏈路可以是簡(jiǎn)單的連接，從而將第一數(shù)字信號(hào)傳送到分頻器。在這樣的實(shí)施例中，分頻器本身必須結(jié)合電路以實(shí)施所需的N變化。在可替換的實(shí)施例中，控制鏈路可包括具有多個(gè)部件的控制電路，其適合于處理第一數(shù)字信號(hào)(例如數(shù)字頻率誤差信號(hào))并提供合適的控制信號(hào)。
優(yōu)選地，分頻器是數(shù)控分頻器，并且來(lái)自控制鏈路的控制信號(hào)包括至少一個(gè)數(shù)字控制信號(hào)(分頻器可以需要多個(gè)控制信號(hào)來(lái)實(shí)現(xiàn)所需的N值，特別是對(duì)于非整數(shù)值)。例如，數(shù)字控制信號(hào)可包括第一數(shù)字信號(hào)，從而使分頻器被提供表示待計(jì)數(shù)的頻率誤差的數(shù)。
控制鏈路可包括加法器，其被設(shè)置成將第一數(shù)字信號(hào)(或從其得到的信號(hào))加給第二數(shù)字信號(hào)，對(duì)分頻器信號(hào)的數(shù)字控制取決于這第一和第二信號(hào)之和。這樣，第二數(shù)字信號(hào)可表示用于N的基值，并且第一信號(hào)可表示調(diào)節(jié)。
在某些實(shí)施例中，控制鏈路可包括西格馬-德耳塔調(diào)制器，其可被設(shè)置成從加法器或者如果加法器在該實(shí)施中不明確則直接從數(shù)字濾波器接收輸出信號(hào)并且產(chǎn)生分頻器控制信號(hào)。
控制鏈路可包括從時(shí)鐘比較器的輸出到分頻器的控制路徑中的一個(gè)或多個(gè)數(shù)字濾波器。優(yōu)選地，該濾波器是簡(jiǎn)單的積分器或者用作積分器的計(jì)數(shù)器。
優(yōu)選地，基準(zhǔn)振蕩器包括晶體振蕩器。該設(shè)置能產(chǎn)生具有本質(zhì)上低的抖動(dòng)的基準(zhǔn)信號(hào)，該信號(hào)又可被用于產(chǎn)生低抖動(dòng)本地時(shí)鐘。
優(yōu)選地，受控振蕩器是電壓控制振蕩器(VCO)，盡管在某些實(shí)施例中電流控制和數(shù)值控制振蕩器(ICO和NCO)可被使用。然而，具體而言，NCO的使用將增加電路的復(fù)雜度，從而需要較大數(shù)量的部件。
優(yōu)選地，相位檢測(cè)器是數(shù)字相位檢測(cè)器，其被設(shè)置成提供取決于其第一和第二輸入處的信號(hào)之間的相位差的數(shù)字相位信號(hào)。方便的是，它可以是相位和頻率檢測(cè)器(PFD)。
特定的優(yōu)選實(shí)施例利用了PLL中的數(shù)字相位檢測(cè)器和VCO，該P(yáng)LL進(jìn)一步包括濾波器和電荷泵，電荷泵受數(shù)字相位信號(hào)的控制以提供電流給濾波器，而濾波器被設(shè)置成積分所提供的電流以提供控制電壓給電壓控制振蕩器。
優(yōu)選地，鎖相環(huán)電路是分?jǐn)?shù)N鎖相環(huán)電路，分頻器可被控制以實(shí)現(xiàn)非整數(shù)平均值N。分?jǐn)?shù)N PLL在本領(lǐng)域是已知的。例如，它們可利用具有使N值能在鎖定狀態(tài)期間動(dòng)態(tài)變化的內(nèi)部電路的分頻器。雙模分頻器可被使用，其可在循環(huán)期間在兩個(gè)值之間改變N(例如在P和P+1之間，其中P是整數(shù))，用于每個(gè)值的循環(huán)的相對(duì)部分確定平均的N值。三和四模分頻器亦是已知的，其使N值能分別被可控制地開(kāi)關(guān)于3個(gè)和4個(gè)不同的值之間。
在某些優(yōu)選實(shí)施例中，分頻器被設(shè)置成分頻來(lái)自受控振蕩器(CO)的輸出信號(hào)并且提供經(jīng)分頻的信號(hào)給相位檢測(cè)器的第二輸入(即分頻器可被直接連接于CO輸出和PD輸入之間)。在可替換的實(shí)施例中，可以有被設(shè)置在可控制分頻器和CO和/或PD之間的附加電路元件。
合成器電路可由PLL電路組成，或者可替換地，可包括附加的部件。例如，它可包括至少一個(gè)另外的分頻器，其被設(shè)置成分頻來(lái)自鎖相環(huán)電路的輸出信號(hào)以產(chǎn)生本地時(shí)鐘信號(hào)。
在某些優(yōu)選實(shí)施例中，時(shí)鐘比較電路可包括時(shí)鐘周期比較器電路，其適合于比較本地和所接收的時(shí)鐘信號(hào)的周期長(zhǎng)度并且輸出表示時(shí)鐘周期的差并因此表示時(shí)鐘信號(hào)之間的頻率差的數(shù)字時(shí)鐘周期信號(hào)。該時(shí)鐘周期比較器電路可包括被設(shè)置成接收本地時(shí)鐘信號(hào)的第一計(jì)數(shù)器，以及被設(shè)置成接收所接收的時(shí)鐘信號(hào)的第二計(jì)數(shù)器，第一和第二計(jì)數(shù)器的每個(gè)都被進(jìn)一步提供有公用的時(shí)鐘信號(hào)，其具有比本地時(shí)鐘信號(hào)高的頻率。方便的是，所述公用時(shí)鐘信號(hào)從鎖相環(huán)電路被提供，并且優(yōu)選為從受控振蕩器的輸出信號(hào)分頻的信號(hào)(為了這種計(jì)數(shù)器-計(jì)時(shí)目的，未分頻的CO輸出的頻率可以不必要地高；時(shí)鐘頻率越高，則計(jì)數(shù)器必須越大)。在每個(gè)時(shí)鐘循環(huán)結(jié)束時(shí)，相應(yīng)的計(jì)數(shù)器存儲(chǔ)所達(dá)到的計(jì)數(shù)值，同時(shí)開(kāi)始用于接下來(lái)的時(shí)鐘循環(huán)的計(jì)數(shù)。周期比較器電路則進(jìn)一步包括比較器，其被設(shè)置成產(chǎn)生表示兩個(gè)計(jì)數(shù)器輸出值的相對(duì)量級(jí)的數(shù)字輸出信號(hào)。控制鏈路可包括數(shù)字濾波器以積分時(shí)鐘周期信號(hào)(或者從其得到的信號(hào))，從而遞送表示兩個(gè)時(shí)鐘(本地的和所接收的)之間的累積滑動(dòng)的輸出。這種滑動(dòng)的逐循環(huán)變化對(duì)應(yīng)于這兩個(gè)時(shí)鐘的相對(duì)抖動(dòng)?？商鎿Q的是，比較器輸出信號(hào)可僅表示兩個(gè)計(jì)數(shù)器值之間的差的符號(hào)，在此情況下簡(jiǎn)單的計(jì)數(shù)器將足以積分比較器輸出信號(hào)以得到對(duì)累積滑動(dòng)的近似。
時(shí)鐘比較電路可包括頻率檢測(cè)電路而不是數(shù)字周期比較器電路，從而提供對(duì)應(yīng)于本地和所接收的時(shí)鐘之間的頻率差的數(shù)字信號(hào)。適合于在本發(fā)明實(shí)施例中使用的一個(gè)形式的頻率檢測(cè)電路包括循環(huán)比較器電路，其被設(shè)置成比較公用時(shí)間間隔內(nèi)本地和所接收的時(shí)鐘循環(huán)的相應(yīng)數(shù)以提供頻率差的指示。對(duì)于頻率上的小相對(duì)偏差，該所檢測(cè)的頻率差可被按比例縮放，然后類(lèi)似于如以上的近似等效的周期差而被積分以提供對(duì)累積滑動(dòng)的近似量度。
在其它優(yōu)選實(shí)施例中，時(shí)鐘比較電路包括時(shí)鐘相位檢測(cè)器，其被設(shè)置成產(chǎn)生表示本地和遠(yuǎn)程時(shí)鐘信號(hào)之間的相位差的時(shí)鐘相位信號(hào)；以及數(shù)字濾波器，其被設(shè)置成對(duì)所述時(shí)鐘相位信號(hào)(或從其得到的信號(hào))求平均以提供所述時(shí)鐘信號(hào)之間的相對(duì)滑動(dòng)的指示。在此情況下，數(shù)字濾波器將優(yōu)選地具有至少一個(gè)零以及至少一個(gè)極以實(shí)現(xiàn)好的回路穩(wěn)定性。時(shí)鐘相位檢測(cè)器優(yōu)選為數(shù)字相位檢測(cè)器(如PFD電路)而時(shí)鐘相位信號(hào)是數(shù)字信號(hào)。
在所有以上實(shí)施例中，控制鏈路亦可包括增益塊以按比例縮放數(shù)字時(shí)鐘相位信號(hào)并且提供經(jīng)按比例縮放的信號(hào)給濾波器(例如增量或減量計(jì)數(shù)器)。還有，控制鏈路可包括增益塊，其被設(shè)置成按比例縮放濾波器輸出(例如計(jì)數(shù)器值)。
在某些實(shí)施例中，控制鏈路適合于控制分頻器以設(shè)置初始分頻值(例如在系統(tǒng)復(fù)位之后)。這可通過(guò)使用速率檢測(cè)器來(lái)實(shí)現(xiàn)，該檢測(cè)器被設(shè)置成產(chǎn)生數(shù)字速率信號(hào)，其表示所接收的時(shí)鐘頻率的近似值，該控制鏈路被設(shè)置成根據(jù)該數(shù)字速率信號(hào)來(lái)設(shè)置初始分頻比。另外，控制鏈路可包括存儲(chǔ)器，其存儲(chǔ)表示適合于多個(gè)可能的所接收的時(shí)鐘頻率的相應(yīng)N個(gè)值的數(shù)據(jù)。在系統(tǒng)復(fù)位之后，控制鏈路電路可根據(jù)數(shù)字速率信號(hào)來(lái)選擇數(shù)據(jù)并且根據(jù)所選擇的數(shù)據(jù)來(lái)設(shè)置初始分頻值。這使系統(tǒng)能較快地實(shí)現(xiàn)與遠(yuǎn)程時(shí)鐘的同步化。
在這樣的實(shí)施例中，速率檢測(cè)器被設(shè)置成接收所接收的時(shí)鐘信號(hào)和從基準(zhǔn)振蕩器方便地得到的另外的時(shí)鐘信號(hào)。
時(shí)鐘同步器可進(jìn)一步包括時(shí)鐘提取器電路，其被設(shè)置成接收包含時(shí)鐘信號(hào)的數(shù)據(jù)信號(hào)，并且適合于提取時(shí)鐘信號(hào)并將其提供給時(shí)鐘比較電路作為所接收的時(shí)鐘信號(hào)。
本發(fā)明的第二部分提供了一種時(shí)鐘同步器，用于產(chǎn)生被同步于所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)，包括本地振蕩器；鎖相環(huán)電路，其被設(shè)置成使用本地振蕩器來(lái)產(chǎn)生本地時(shí)鐘信號(hào)作為基準(zhǔn)，該鎖相環(huán)電路包括可控制分頻器，其被設(shè)置在反饋環(huán)路中以控制本地時(shí)鐘頻率與本地振蕩器頻率之比；以及分頻器控制電路，包括時(shí)鐘比較電路，其被設(shè)置成接收本地時(shí)鐘信號(hào)和所接收的時(shí)鐘信號(hào)并且適合于產(chǎn)生表示本地和所接收的時(shí)鐘信號(hào)之間的異步的數(shù)字信號(hào)，該分頻器控制電路適合于根據(jù)所述數(shù)字信號(hào)來(lái)控制分頻器以調(diào)節(jié)本地時(shí)鐘頻率，從而減小異步。
所述數(shù)字信號(hào)可表示周期或頻率和/或相位差。該數(shù)字信號(hào)可表示時(shí)鐘之間的滑動(dòng)。
有利地，鎖相環(huán)電路和數(shù)字鎖頻環(huán)電路共享公用的受控振蕩器，其優(yōu)選為VCO。
本發(fā)明的另一個(gè)方面提供了一種數(shù)字音頻設(shè)備，其包括依照上述方面的任何一個(gè)的時(shí)鐘同步器，該時(shí)鐘同步器被設(shè)置成產(chǎn)生被同步于在數(shù)字音頻信號(hào)中嵌入的所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)。
另一個(gè)方面提供了一種產(chǎn)生被同步于所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)的方法，該方法包括以下步驟使用本地振蕩器產(chǎn)生基準(zhǔn)信號(hào)；使用鎖相環(huán)電路從基準(zhǔn)信號(hào)來(lái)合成本地時(shí)鐘信號(hào)，所述鎖相環(huán)電路包括可控制的分頻器，其被設(shè)置在反饋環(huán)路中以控制本地時(shí)鐘頻率與基準(zhǔn)頻率之比；產(chǎn)生表示本地時(shí)鐘信號(hào)和所接收的時(shí)鐘信號(hào)之間的異步的數(shù)字信號(hào)；以及使用所述數(shù)字信號(hào)來(lái)控制分頻器以調(diào)節(jié)本地時(shí)鐘頻率，從而減小異步。
優(yōu)選地，所述數(shù)字信號(hào)表示時(shí)鐘信號(hào)之間的滑動(dòng)，并且分頻器被控制以減小時(shí)鐘信號(hào)之間的頻率差，從而減小滑動(dòng)。
從以下描述來(lái)看，本發(fā)明的其它目的和優(yōu)點(diǎn)將變得顯而易見(jiàn)。


僅僅為了舉例而不是想要限制，現(xiàn)在將附圖來(lái)描述本發(fā)明的實(shí)施例，在附圖中圖1是依照現(xiàn)有技術(shù)的數(shù)據(jù)發(fā)射和接收系統(tǒng)的示意表示；圖2是實(shí)施本發(fā)明的時(shí)鐘同步器的示意圖；
圖3是實(shí)施本發(fā)明的另一個(gè)時(shí)鐘同步器的示意圖；圖4是又一個(gè)實(shí)施例的示意圖；圖5是實(shí)施本發(fā)明的另一個(gè)時(shí)鐘同步器的示意圖，其適合于減小鎖定時(shí)間并且對(duì)遠(yuǎn)程時(shí)鐘頻率的突然變化做出響應(yīng)；圖6說(shuō)明了適合于在本發(fā)明的實(shí)施例中使用的相位檢測(cè)器/比較器；圖7說(shuō)明這樣的電路，其可在實(shí)施例中被用于提供本地和所接收的時(shí)鐘之間的周期差的指示，并因此提供頻率差的指示；圖8說(shuō)明可替換的電路，其可在實(shí)施例中被用于提供本地和所接收的時(shí)鐘之間的周期差的指示；以及圖9說(shuō)明了另一個(gè)電路，其可在實(shí)施例中被用于提供本地和所接收的時(shí)鐘之間的頻率差的指示。
具體實(shí)施例方式
現(xiàn)在參考圖2，其示出實(shí)施本發(fā)明的雙回路時(shí)鐘同步器。該同步器包括兩個(gè)塊模擬鎖相環(huán)2(APLL)，其產(chǎn)生低抖動(dòng)的本地時(shí)鐘LCK；以及控制電路3。
APLL從基準(zhǔn)振蕩器1所產(chǎn)生的頻率fref的基準(zhǔn)信號(hào)10來(lái)合成頻率fLCK的本地時(shí)鐘，所述振蕩器結(jié)合了本地晶體11和振蕩器電路12。APLL包括從其輸出時(shí)鐘到其輸入相位檢測(cè)器的反饋路徑中的可控制分頻器電路，其根據(jù)fLCK＝fref*N來(lái)設(shè)置fref與fLCK之比，其中N是分頻器比。
控制電路3包括時(shí)鐘比較電路5，其比較所接收的時(shí)鐘RCK和本地時(shí)鐘LCK并且產(chǎn)生表示其之間的任何異步的數(shù)字信號(hào)7；以及控制鏈路，其調(diào)節(jié)所述指示性異步信號(hào)7以提供數(shù)字控制信號(hào)4給APLL。該數(shù)字控制信號(hào)4被應(yīng)用于APLL中的可控制分頻器，其被設(shè)置成調(diào)節(jié)APLL的反饋路徑中的分頻比N以調(diào)節(jié)fLCK，從而將時(shí)鐘信號(hào)LCK和RCK的頻率聚集在一起。
對(duì)于APLL，常常理想的是使VCO頻率運(yùn)行得比所需的快并且將那個(gè)時(shí)鐘向下分頻到所需速率以實(shí)現(xiàn)低相位噪聲。對(duì)于射頻應(yīng)用，分頻器比常常是大的，并且可以以整數(shù)分頻器比獲得充分的頻率分辨率。但更一般地，需要非整數(shù)分頻器比來(lái)提供充分的頻率分辨率。
這樣，本發(fā)明的某些實(shí)施例使用分?jǐn)?shù)N PLL以使PLL的輸出頻率可被調(diào)節(jié)到N可被指定于其的分辨率。例如，用于N的22位的分辨率將允許頻率被調(diào)節(jié)到2^24分之一，其對(duì)應(yīng)于用于48kHz時(shí)鐘的每92分鐘一次的拍頻。在實(shí)際中，頻率將趨向于在N的兩個(gè)(或可以是幾個(gè))最近的增量之間擺動(dòng)N的分辨率應(yīng)足夠高以使所得到的抖動(dòng)與由于其它源而導(dǎo)致的輸出抖動(dòng)相比是小的。
分頻器控制電路3(即時(shí)鐘比較電路和控制鏈路)和APLL2的組合可被考慮以實(shí)施數(shù)字鎖頻環(huán)(DFLL)。為防止抖動(dòng)從遠(yuǎn)程時(shí)鐘傳遞到本地時(shí)鐘，DFLL被設(shè)計(jì)了低回路帶寬。該帶寬內(nèi)的輸入抖動(dòng)分量將通過(guò)DFLL，如長(zhǎng)期時(shí)鐘頻率變化所將成為的那樣。然而，某個(gè)頻率以上的抖動(dòng)分量被衰減。對(duì)于音頻應(yīng)用，轉(zhuǎn)角頻率被設(shè)置成處于200Hz以下以防止當(dāng)例如被用于重構(gòu)DAC中的模擬音頻信號(hào)時(shí)，音頻帶中的時(shí)鐘抖動(dòng)分量產(chǎn)生信號(hào)失真。
DFLL的低回路帶寬是通過(guò)使用回路中的數(shù)字濾波而不是雙模擬PLL途徑將使用的大芯片外濾波器部件來(lái)實(shí)現(xiàn)的。這些部件的物理尺寸是個(gè)問(wèn)題，特別是在便攜式系統(tǒng)中。數(shù)字技術(shù)的使用亦允許抖動(dòng)在其以上被衰減的頻率被顯著推動(dòng)到低于使用芯片外部件所將實(shí)用的。與低值芯片上電流源相比，分量值將受芯片上和芯片外泄漏電流以及貢獻(xiàn)于PLL輸出噪聲/抖動(dòng)的高阻抗部件的熱噪聲的約束。在成本敏感的設(shè)計(jì)中，不使用芯片外部件的成本減小和提高性能是優(yōu)于傳統(tǒng)途徑的顯著優(yōu)點(diǎn)。
從對(duì)圖2的以上描述來(lái)看，將顯而易見(jiàn)的是在本發(fā)明的某些實(shí)施例中，控制電路包括時(shí)鐘比較電路，其借助適當(dāng)設(shè)置的控制鏈路來(lái)控制APLL分頻器。某些實(shí)施例中的時(shí)鐘比較電路包括周期檢測(cè)電路。在其它實(shí)施例中，它可包括頻率檢測(cè)器或相位檢測(cè)器。需要不同的濾波來(lái)獲得回路穩(wěn)定性并限定所需的低回路帶寬以提供用于每種情況下的抖動(dòng)衰減。
如以后所分析的，該控制電路塊最終典型地遞送表示(雖然在一些實(shí)例中是寬松的)兩個(gè)時(shí)鐘之間的累積滑動(dòng)而不是本地和所接收的時(shí)鐘之間的瞬時(shí)頻率、周期或相位差的輸出。該累積滑動(dòng)或異步亦可被當(dāng)作對(duì)兩個(gè)時(shí)鐘的最近期對(duì)應(yīng)的所選邊緣之間的抖動(dòng)的量度。優(yōu)選地，該量度不經(jīng)歷任何頻率加權(quán)或衰減它是提供所接收的時(shí)鐘和本地時(shí)鐘之間的中等和高頻抖動(dòng)的衰減的整個(gè)回路的回路增益。
圖3示出本發(fā)明的另一個(gè)實(shí)施例。該時(shí)鐘同步器包括時(shí)鐘比較電路31，其比較本地產(chǎn)生的時(shí)鐘LCK與所接收的時(shí)鐘RCK?？梢砸愿鞣N方式來(lái)實(shí)施時(shí)鐘比較電路31以給出對(duì)異步的不同量度。可能的實(shí)施在圖7中被示出。該電路是周期檢測(cè)器。該電路使用兩個(gè)計(jì)數(shù)器35、36，當(dāng)清零信號(hào)(clearsignal)被斷定時(shí)，其保持其最大值。這些計(jì)數(shù)器可通過(guò)來(lái)自APLL或某個(gè)其它方便的源的時(shí)鐘PCK來(lái)計(jì)時(shí)。計(jì)數(shù)器值的每個(gè)都表示相應(yīng)輸入時(shí)鐘的以PCK周期TPCK為單位的持續(xù)時(shí)間，并且通過(guò)比較器37來(lái)比較，該比較器輸出表示RCK和LCK信號(hào)的相對(duì)脈沖長(zhǎng)度并因此亦表示本地和遠(yuǎn)程時(shí)鐘之間的周期差的數(shù)字信號(hào)311。
請(qǐng)看圖7和圖3的電路，如果所接收的時(shí)鐘運(yùn)行得較快，其產(chǎn)生正輸出311，并且如果本地時(shí)鐘運(yùn)行得較快，產(chǎn)生負(fù)輸出。該輸出信號(hào)311可被當(dāng)作對(duì)兩個(gè)時(shí)鐘的周期誤差的量度。信號(hào)311由增益G1的增益塊32來(lái)按比例縮放，并且被輸入給積分器33，其積分所檢測(cè)的周期差以給出以TPCK/G1為單位的表示時(shí)鐘之間的滑動(dòng)的數(shù)字?jǐn)?shù)Δn。在圖3的電路中，該數(shù)字?jǐn)?shù)被直接提供給分頻器作為數(shù)字控制信號(hào)ΔN。在其它實(shí)施例中，如在圖4中所示的實(shí)施例中，來(lái)自積分器33的數(shù)字?jǐn)?shù)可由具有關(guān)聯(lián)增益G2的另一個(gè)增益塊34來(lái)按比例縮放(為了硬件的簡(jiǎn)單性，典型地除以二的冪，即位偏移)以給出數(shù)ΔN，其然后被加給(使用加法器41)用于PLL的額定分頻器值N。
該系統(tǒng)具有從輸入到N的傳遞函數(shù)T，其可借助以下方式而得到
系統(tǒng)的輸出頻率由以下給出fLCK＝fVCO＝(N+ΔN)fref其中fref是在此情況下晶體振蕩器12的基準(zhǔn)時(shí)鐘的頻率。因此對(duì)于第一階，APLL的小信號(hào)傳遞函數(shù)是TAPLL＝δfLCK/δΔN＝fref＝fLCK/N假定APLL中的優(yōu)勢(shì)極比總的DFLL的開(kāi)環(huán)單位增益頻率高至少一個(gè)十進(jìn)位(decade)以確保穩(wěn)定性。周期檢測(cè)器確定周期差Δn＝fPCK*{(1/fLCK)-(1/fRCK)}如果fLCK近似等于fRCK，并且fPCK/fLCK＝M，則這近似于Δn=MfRCK-fLCKfLCK]]>或者Δn＝TFD[fRCK-fLCK]其中TFD＝M/fLCK可被認(rèn)為是該塊的小信號(hào)傳遞函數(shù)δΔn/δfLCK。
并且在此情況下為簡(jiǎn)單積分器的數(shù)字濾波器對(duì)Δn進(jìn)行運(yùn)算(可能被增益一個(gè)值G1)以給出數(shù)ΔN(表示時(shí)鐘滑動(dòng)或?qū)?yīng)時(shí)鐘邊緣之間的抖動(dòng))ΔN=G1·Δnzz-1]]>因此我們可將數(shù)字濾波器的傳遞函數(shù)定義為T(mén)FILTER=G1·zz-1]]>因此開(kāi)環(huán)傳遞函數(shù)由以下給出Topen.loop＝TAPLLTFDTFILTERTopen.loop=fLCKNMfLCKG1zz-1]]>Topen.loop=M·G1Nzz-1]]>
由此得到從RCK到LCK的閉環(huán)傳遞函數(shù)Tclosed.loop=MN·G1·zz(1+MN·G1)-1]]>G1可被用于動(dòng)態(tài)調(diào)節(jié)帶寬。對(duì)于該系統(tǒng)，控制回路的截止頻率由以下近似給出f=|loge(11+MNG1)2π·TPCk|]]>其中TPCK是PCK的周期。對(duì)于48kHz的PCK、M/N＝1并且 的G1，獲得了3Hz的帶寬。
注意通過(guò)增加增益項(xiàng)G1，在啟動(dòng)或重新采集時(shí)，回路帶寬增益可被暫時(shí)增加以增加回路帶寬并因此減小鎖定時(shí)間。
盡管圖3的電路采用了周期檢測(cè)器形式的時(shí)鐘比較電路，從而給出了多位數(shù)字輸出，對(duì)于檢測(cè)器，其它實(shí)施是可能的。時(shí)鐘比較電路的一個(gè)附加形式在圖8中被示出并且表示圖7中所示電路的變化。圖8的電路輸出數(shù)字信號(hào)311，其將兩個(gè)計(jì)數(shù)器之間的差異僅表示為1、0或-1而不是多位字。在此情況下，積分器33可被替換成簡(jiǎn)單的計(jì)數(shù)器，其分別根據(jù)輸出是+1、0或-1而被增量、不變或減量。該實(shí)施以明顯小的硬件或計(jì)算復(fù)雜度而提供了充分的性能。
另一個(gè)適當(dāng)?shù)臅r(shí)鐘比較電路在圖9中被示出。該電路在相對(duì)低頻的PCK的每個(gè)循環(huán)期間對(duì)LCK和RCK的數(shù)進(jìn)行計(jì)數(shù)并由此用作頻率檢測(cè)器。這可在頻率檢測(cè)電路的范圍內(nèi)由簡(jiǎn)單的積分器或者如果需要由較為復(fù)雜的濾波器來(lái)跟隨。
用于在本發(fā)明實(shí)施例中使用的另一個(gè)時(shí)鐘比較電路在圖6中被示出。這是廣泛用在現(xiàn)代APLL設(shè)計(jì)中的眾所周知的相位和頻率檢測(cè)器(PFD)電路。在此情況下，相位檢測(cè)已暗含了對(duì)回路中輸入頻率差的積分，因此在整個(gè)頻率檢測(cè)電路中包括的數(shù)字濾波器將典型地包括一個(gè)極和一個(gè)零，而不是作為純粹的積分器。所述極將平滑高頻波紋，零將確保低閉環(huán)頻率附近的穩(wěn)定性。
使用這些可替換時(shí)鐘比較電路的實(shí)施可類(lèi)似于以上在數(shù)學(xué)上被分析。
原則上，通過(guò)增加N的分辨率，可實(shí)現(xiàn)任意精確的時(shí)鐘同步。然而，APLL本身將通過(guò)噪聲和其它缺陷引入對(duì)本地時(shí)鐘的某種抖動(dòng)。小于DFLL回路帶寬的頻率的APLL抖動(dòng)分量將以與遠(yuǎn)程時(shí)鐘抖動(dòng)相同的方式被衰減。但如果在小于DFLL時(shí)間常數(shù)的數(shù)量級(jí)的間隔上測(cè)量的APLL的抖動(dòng)具有時(shí)鐘周期的數(shù)量級(jí)，則該APLL短期抖動(dòng)將取消DFLL控制回路的任何優(yōu)點(diǎn)，即本地時(shí)鐘的邊緣仍可滑動(dòng)經(jīng)過(guò)遠(yuǎn)程時(shí)鐘的邊緣。
換句話說(shuō)，APLL回路必須被設(shè)計(jì)成使∫BW∞Sθdf<<TLCK]]>其中Sθ是APLL輸出的功率譜密度，BW是DFLL的帶寬，并且TLCK是本地時(shí)鐘周期。在實(shí)際中BW是小的，因此該積分近似于從0到無(wú)窮的積分，即APLL的全積分抖動(dòng)。PLL可容易地被設(shè)計(jì)成得到將小于1ns的長(zhǎng)期抖動(dòng)。這容易地滿足了針對(duì)時(shí)鐘頻率將最多為幾MHz的音頻應(yīng)用的以上約束，但可以是針對(duì)在PLL設(shè)計(jì)中將需要更多小心和專(zhuān)門(mén)知識(shí)的較高數(shù)據(jù)速率鏈路的限制。
圖4說(shuō)明了發(fā)明時(shí)鐘同步器的可能實(shí)施的一些另外的特征。來(lái)自積分器33的輸出被適當(dāng)?shù)匕幢壤s放G2(通過(guò)增益塊34)并且使用加法器41而加給額定分頻比。加法器輸出(兩個(gè)數(shù)字信號(hào)之和)典型地被輸入到APLL2內(nèi)部的西格馬德?tīng)査{(diào)制器(SDM)以使用噪聲成形以低APLL輸出抖動(dòng)來(lái)實(shí)現(xiàn)分頻乘法。
還有，APLL VCO23將典型地以高頻運(yùn)行以允許低相位噪聲。如所示，為了頻率上的最大分辨率，輸出系統(tǒng)時(shí)鐘LCK將典型地使用如所示的分頻器5而被獨(dú)立地向下分頻。為減少硬件，分頻器5和反饋分頻器的一些級(jí)可被共享。但這將等效于僅具有減小頻率的VCO，由于限制了反饋分頻器的分辨率，這是不理想的。盡管我們將圖4和5中的PLL稱(chēng)為模擬PLL，但它們也的確結(jié)合了PFD21形式的數(shù)字相位檢測(cè)器。這些產(chǎn)生了數(shù)字輸出。數(shù)字相位檢測(cè)器輸出被用于控制電荷泵(或多個(gè)電荷泵)24，該泵反過(guò)來(lái)又提供電荷(電流)給環(huán)路濾波器25。環(huán)路濾波器積分所提供的電流并提供控制電壓給VCO?？刂芕CO的濾波器電壓由此是連續(xù)的(即非數(shù)字的)控制參數(shù)，并因此該電路被稱(chēng)為APLL。
對(duì)圖4的以上代數(shù)分析的擴(kuò)展對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是直截了當(dāng)?shù)摹?br> 圖5示出了另一個(gè)實(shí)施例，其表示適合于額定時(shí)鐘頻率不確定的系統(tǒng)的一個(gè)可能實(shí)施，例如在輸入時(shí)鐘可涉及48kHz或44.1kHz的基頻的數(shù)字音頻系統(tǒng)中。結(jié)合了從已知晶體頻率來(lái)計(jì)時(shí)的計(jì)數(shù)器的采樣速率檢測(cè)器43提供了對(duì)輸入頻率(即所接收的時(shí)鐘RCK的頻率，并因此遠(yuǎn)程時(shí)鐘頻率)的粗略估算。該計(jì)數(shù)器在輸出該實(shí)例中被控制鏈路電路用來(lái)借助于存儲(chǔ)器(ROM44)來(lái)選擇用于額定APLL分頻器比N的近似估算，所述存儲(chǔ)器存儲(chǔ)用于預(yù)期可能的輸入時(shí)鐘頻率的一組適當(dāng)值。該設(shè)置大大減小了鎖定時(shí)間，并且允許(和適應(yīng))傳輸時(shí)鐘頻率的突然變化。所述控制電路被設(shè)置成使采樣速率檢測(cè)器通常將僅在最初在系統(tǒng)復(fù)位之后被使用，并且DFLL將跟蹤任何隨后的頻率變化。
該系統(tǒng)可使時(shí)鐘同步的精度被限制于N可被指定的數(shù)字精度。因此，本地時(shí)鐘頻率將在兩個(gè)最近的可能性之間擺動(dòng)。這將不導(dǎo)致數(shù)據(jù)損失，只要頻率差不足以使本地時(shí)鐘在數(shù)據(jù)的采樣之間跳躍。
將顯而易見(jiàn)的是，實(shí)施本發(fā)明的時(shí)鐘同步器電路可提供以下優(yōu)點(diǎn)它們可產(chǎn)生例如適合于低失真DAC的干凈本地時(shí)鐘信號(hào)；
它們可將輸入時(shí)鐘上的抖動(dòng)衰減到很低的頻率；它們可提供以上優(yōu)點(diǎn)而無(wú)需大的芯片外部件(從而減小了成本，并且提供了對(duì)地反彈等較不敏感的性能)；與結(jié)合實(shí)現(xiàn)相同回路帶寬所需的彈性緩沖器和大模擬部件的現(xiàn)有技術(shù)電路相比，該電路可被實(shí)施于小硅區(qū)域中；以及與彈性緩沖器系統(tǒng)(需要用于每個(gè)通道的大彈性緩沖器)不同，多通道應(yīng)用需要實(shí)施本發(fā)明的僅一個(gè)時(shí)鐘同步器。
技術(shù)人員亦將理解，通常地依照本發(fā)明，各種實(shí)施例和參照它們所述的特定特征與其它實(shí)施例或其具體描述的特點(diǎn)自由地組合。技術(shù)人員亦將認(rèn)識(shí)到可在所附權(quán)利要求的范圍內(nèi)對(duì)所述的特定實(shí)例進(jìn)行各種改變和修改。
權(quán)利要求
1.一種時(shí)鐘同步器，用于產(chǎn)生被同步于所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)，包括基準(zhǔn)振蕩器，其被設(shè)置成提供具有基準(zhǔn)頻率的基準(zhǔn)信號(hào)；合成器電路，其被設(shè)置成從基準(zhǔn)信號(hào)來(lái)合成本地時(shí)鐘信號(hào)，該合成器電路包括包括相位檢測(cè)器的鎖相環(huán)電路，其具有被設(shè)置成接收基準(zhǔn)信號(hào)的第一輸入；以及可控制分頻器，其被設(shè)置在從受控振蕩器到相位檢測(cè)器的第二輸入的反饋路徑中，該分頻器可被控制以設(shè)置沿所述路徑的分頻值N，從而確定本地時(shí)鐘頻率與基準(zhǔn)頻率之比。時(shí)鐘比較電路，其被設(shè)置成接收本地時(shí)鐘信號(hào)和所接收的時(shí)鐘信號(hào)，并且適合于產(chǎn)生表示本地和所接收的時(shí)鐘信號(hào)之間的異步的第一數(shù)字信號(hào)；以及控制鏈路，其將時(shí)鐘比較電路鏈接于所述分頻器，該控制鏈路被設(shè)置成接收第一數(shù)字信號(hào)并提供控制信號(hào)給分頻器以根據(jù)第一數(shù)字信號(hào)來(lái)調(diào)節(jié)分頻值N，從而改變本地時(shí)鐘頻率并減小異步。
2.權(quán)利要求1的時(shí)鐘同步器，其中控制信號(hào)包括所述第一數(shù)字信號(hào)。
3.權(quán)利要求1的時(shí)鐘同步器，其中控制信號(hào)依賴(lài)于第一數(shù)字信號(hào)。
4.權(quán)利要求3的時(shí)鐘同步器，其中分頻器是數(shù)控分頻器，并且所述控制信號(hào)是數(shù)字控制信號(hào)。
5.權(quán)利要求4的時(shí)鐘同步器，其中控制鏈路包括加法器，其被設(shè)置成將第一數(shù)字信號(hào)或從第一數(shù)字信號(hào)得到的數(shù)字信號(hào)加給第二數(shù)字信號(hào)，數(shù)字控制信號(hào)取決于從加法器輸出的和。
6.權(quán)利要求5的時(shí)鐘同步器，其中控制鏈路包括西格馬-德耳塔調(diào)制器，其被設(shè)置成從加法器接收輸出信號(hào)并且產(chǎn)生所述數(shù)字控制信號(hào)。
7.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中控制鏈路進(jìn)一步包括數(shù)字濾波器，其被設(shè)置成濾波第一數(shù)字信號(hào)或從第一數(shù)字信號(hào)得到的數(shù)字信號(hào)以提供表示累積時(shí)鐘滑動(dòng)的信號(hào)。
8.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中基準(zhǔn)振蕩器包括晶體振蕩器。
9.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中受控振蕩器是電壓控制振蕩器。
10.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中相位檢測(cè)器是數(shù)字相位檢測(cè)器，其被設(shè)置成提供取決于其第一和第二輸入處的信號(hào)之間的相位差的數(shù)字相位信號(hào)。
11.權(quán)利要求9的時(shí)鐘同步器，其中相位檢測(cè)器是相位和頻率檢測(cè)器。
12.權(quán)利要求10或權(quán)利要求11的時(shí)鐘同步器，其中受控振蕩器是電壓控制振蕩器，并且鎖相環(huán)電路包括濾波器和電荷泵，電荷泵受數(shù)字相位信號(hào)的控制以提供電流給濾波器，濾波器被設(shè)置成積分所提供的電流以提供控制電壓給電壓控制振蕩器。
13.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中鎖相環(huán)電路是分?jǐn)?shù)N鎖相環(huán)電路，分頻器可被控制以實(shí)現(xiàn)非整數(shù)平均值N。
14.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中分頻器被設(shè)置成分頻來(lái)自受控振蕩器的輸出信號(hào)并且提供經(jīng)分頻的信號(hào)給相位檢測(cè)器的第二輸入。
15.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中合成器電路包括至少一個(gè)另外的分頻器，其被設(shè)置成分頻來(lái)自鎖相環(huán)電路的輸出信號(hào)以產(chǎn)生本地時(shí)鐘信號(hào)。
16.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中時(shí)鐘比較電路包括時(shí)鐘周期檢測(cè)器，其被設(shè)置成產(chǎn)生所述第一數(shù)字信號(hào)，該第一數(shù)字信號(hào)是表示本地和所接收的時(shí)鐘信號(hào)之間的周期差的數(shù)字時(shí)鐘周期信號(hào)。
17.權(quán)利要求16的時(shí)鐘同步器，其中控制鏈路進(jìn)一步包括數(shù)字濾波器，其被設(shè)置成積分所述數(shù)字時(shí)鐘周期信號(hào)。
18.權(quán)利要求17的時(shí)鐘同步器，其中數(shù)字濾波器包括計(jì)數(shù)器，其被設(shè)置成根據(jù)數(shù)字時(shí)鐘周期信號(hào)而被增量或減量，從而使計(jì)數(shù)器值表示時(shí)鐘信號(hào)之間的滑動(dòng)。
19.權(quán)利要求17或權(quán)利要求18的時(shí)鐘同步器，其中控制鏈路進(jìn)一步包括增益塊，其被連接于時(shí)鐘周期檢測(cè)器和濾波器之間以按比例縮放數(shù)字時(shí)鐘周期信號(hào)并且提供經(jīng)按比例縮放的信號(hào)給濾波器。
20.權(quán)利要求17到19的任何一項(xiàng)的時(shí)鐘同步器，其中控制鏈路包括增益塊，其被設(shè)置成按比例縮放從濾波器輸出的信號(hào)。
21.權(quán)利要求16到20的任何一項(xiàng)的時(shí)鐘同步器，其中根據(jù)本地和所接收的時(shí)鐘信號(hào)的相對(duì)周期，數(shù)字時(shí)鐘周期信號(hào)是-1或0或+1。
22.權(quán)利要求21的時(shí)鐘同步器，包括計(jì)數(shù)器，其被設(shè)置成積分所述數(shù)字時(shí)鐘周期信號(hào)。
23.權(quán)利要求16到22的任何一項(xiàng)的時(shí)鐘同步器，其中時(shí)鐘周期檢測(cè)器包括第一計(jì)數(shù)器，其被設(shè)置成接收本地時(shí)鐘信號(hào)；第二計(jì)數(shù)器，其被設(shè)置成接收所接收的時(shí)鐘信號(hào)，第一和第二計(jì)數(shù)器的每個(gè)都被進(jìn)一步提供有公用時(shí)鐘信號(hào)，其具有比本地時(shí)鐘信號(hào)高的頻率；以及比較器，其被設(shè)置成產(chǎn)生表示兩個(gè)計(jì)數(shù)器的相對(duì)值的數(shù)字比較器輸出信號(hào)。
24.權(quán)利要求23的時(shí)鐘同步器，其中數(shù)字比較器輸出信號(hào)表示兩個(gè)計(jì)數(shù)器之間的差的量值。
25.權(quán)利要求23或權(quán)利要求24的時(shí)鐘同步器，其中所述公用時(shí)鐘信號(hào)是從鎖相環(huán)電路提供的。
26.權(quán)利要求25的時(shí)鐘同步器，其中所述公用時(shí)鐘信號(hào)是從受控振蕩器的輸出信號(hào)分頻的信號(hào)。
27.權(quán)利要求23到26的任何一項(xiàng)的時(shí)鐘同步器，其中數(shù)字比較器輸出信號(hào)是所述第一數(shù)字信號(hào)。
28.權(quán)利要求16到27的任何一項(xiàng)的時(shí)鐘同步器，其中控制鏈路包括數(shù)字濾波器，其被設(shè)置成濾波數(shù)字時(shí)鐘周期信號(hào)。
29.權(quán)利要求1到15的任何一項(xiàng)的時(shí)鐘同步器，其中時(shí)鐘比較電路包括頻率檢測(cè)電路，其被設(shè)置成產(chǎn)生所述第一數(shù)字信號(hào)，該第一數(shù)字信號(hào)表示本地和所接收的時(shí)鐘信號(hào)之間的頻率差。
30.權(quán)利要求29的時(shí)鐘同步器，其中頻率檢測(cè)電路包括循環(huán)比較器電路，其被設(shè)置成比較在公用時(shí)間間隔內(nèi)本地和所接收的時(shí)鐘循環(huán)的相應(yīng)數(shù)以提供頻率差的指示。
31.權(quán)利要求1到15的任何一項(xiàng)的時(shí)鐘同步器，其中時(shí)鐘比較電路包括時(shí)鐘相位檢測(cè)器，其適合于產(chǎn)生所述第一數(shù)字信號(hào)，該第一數(shù)字信號(hào)是表示本地和所接收的時(shí)鐘信號(hào)的時(shí)鐘相位之間的差的數(shù)字時(shí)鐘相位信號(hào)。
32.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，其中控制鏈路適合于控制分頻器以設(shè)置初始分頻值。
33.權(quán)利要求32的時(shí)鐘同步器，其中控制鏈路包括速率檢測(cè)器，其被設(shè)置成產(chǎn)生數(shù)字速率信號(hào)，其表示所接收的時(shí)鐘頻率的近似值，該控制鏈路被進(jìn)一步設(shè)置成根據(jù)該數(shù)字速率信號(hào)來(lái)設(shè)置初始分頻值。
34.權(quán)利要求33的時(shí)鐘同步器，其中控制鏈路包括存儲(chǔ)器，其存儲(chǔ)表示適合于多個(gè)可能的所接收的時(shí)鐘頻率的相應(yīng)N個(gè)值的數(shù)據(jù)，并且適合于根據(jù)數(shù)字速率信號(hào)來(lái)選擇所述數(shù)據(jù)并且根據(jù)所選擇的數(shù)據(jù)來(lái)設(shè)置初始分頻值。
35.權(quán)利要求33或權(quán)利要求34的時(shí)鐘同步器，其中速率檢測(cè)器被設(shè)置成接收所接收的時(shí)鐘信號(hào)和從基準(zhǔn)振蕩器得到的另外的時(shí)鐘信號(hào)。
36.上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，進(jìn)一步包括時(shí)鐘提取器電路，其被設(shè)置成接收包含時(shí)鐘信號(hào)的數(shù)據(jù)信號(hào)，并且適合于提取時(shí)鐘信號(hào)并將其提供給時(shí)鐘比較電路作為所接收的時(shí)鐘信號(hào)。
37.一種時(shí)鐘同步器，用于產(chǎn)生被同步于所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)，包括本地振蕩器；鎖相環(huán)電路，其被設(shè)置成使用本地振蕩器來(lái)產(chǎn)生本地時(shí)鐘信號(hào)作為基準(zhǔn)，該鎖相環(huán)電路包括可控制分頻器，其被設(shè)置在反饋環(huán)路中以控制本地時(shí)鐘頻率與本地振蕩器頻率之比；以及分頻器控制電路，包括時(shí)鐘比較電路，其被設(shè)置成接收本地時(shí)鐘信號(hào)和所接收的時(shí)鐘信號(hào)并且適合于產(chǎn)生表示本地和所接收的時(shí)鐘信號(hào)之間的異步的數(shù)字信號(hào)，該分頻器控制電路適合于根據(jù)所述數(shù)字信號(hào)來(lái)控制分頻器以調(diào)節(jié)本地時(shí)鐘頻率。
38.一種數(shù)字音頻設(shè)備，其包括上述權(quán)利要求任何一項(xiàng)的時(shí)鐘同步器，該時(shí)鐘同步器被設(shè)置成產(chǎn)生被同步于在數(shù)字音頻信號(hào)中嵌入的遠(yuǎn)程時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)。
39.一種產(chǎn)生被同步于所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)的方法，包括以下步驟使用本地振蕩器產(chǎn)生基準(zhǔn)信號(hào)；使用鎖相環(huán)電路從基準(zhǔn)信號(hào)來(lái)合成本地時(shí)鐘信號(hào)，所述鎖相環(huán)電路包括可控制分頻器，其被設(shè)置在反饋環(huán)路中以控制本地時(shí)鐘頻率與基準(zhǔn)頻率之比；產(chǎn)生表示本地時(shí)鐘信號(hào)和所接收的時(shí)鐘信號(hào)之間的異步的數(shù)字信號(hào)；以及使用所述數(shù)字信號(hào)來(lái)控制分頻器以調(diào)節(jié)本地時(shí)鐘頻率，從而減小異步。
40.權(quán)利要求39的方法，其中產(chǎn)生數(shù)字信號(hào)的步驟包括產(chǎn)生表示時(shí)鐘信號(hào)之間的周期差的數(shù)字信號(hào)。
全文摘要
一種用于產(chǎn)生被同步于所接收的時(shí)鐘信號(hào)的本地時(shí)鐘信號(hào)的時(shí)鐘同步器以及對(duì)應(yīng)的時(shí)鐘同步方法被描述并要求權(quán)利。所述時(shí)鐘同步器結(jié)合了提供基準(zhǔn)信號(hào)的基準(zhǔn)振蕩器，以及被設(shè)置成從基準(zhǔn)信號(hào)來(lái)合成本地時(shí)鐘信號(hào)的合成器電路。合成器電路包括鎖相環(huán)電路，其包括接收基準(zhǔn)信號(hào)的相位檢測(cè)器，以及可控制分頻器，其被設(shè)置在從受控振蕩器到相位檢測(cè)器的反饋通路中，該分頻器可被控制以設(shè)置沿所述通路的分頻值N，從而確定本地時(shí)鐘頻率與基準(zhǔn)頻率之比。所述時(shí)鐘同步器亦結(jié)合了時(shí)鐘比較電路，其適合于產(chǎn)生表示本地和所接收的時(shí)鐘信號(hào)之間的異步的數(shù)字信號(hào)?？刂奇溌繁辉O(shè)置成將時(shí)鐘比較電路鏈接于分頻器。該鏈路接收所述數(shù)字信號(hào)并提供控制信號(hào)給分頻器以根據(jù)該數(shù)字信號(hào)來(lái)調(diào)節(jié)分頻值N，從而改變本地時(shí)鐘頻率并減小異步。優(yōu)選地，時(shí)鐘比較電路比較本地和所接收的時(shí)鐘信號(hào)的周期。
文檔編號(hào)H03L7/08GK1630196SQ20041010132
公開(kāi)日2005年6月22日 申請(qǐng)日期2004年12月17日 優(yōu)先權(quán)日2003年12月17日
發(fā)明者保羅·萊索 申請(qǐng)人:沃福森微電子股份有限公司