專利名稱：低電壓差動信號的時脈數據回復裝置及其方法
技術領域：
本發(fā)明有關一種低電壓差動信號(low voltage differential signal，LVDS)的時脈數據回復裝置及其方法，尤其是關于一利用相位領先落后檢測器與相位內插器作為低電壓差動信號的時脈數據回復裝置的設計。
(2)背景技術自從LCD屏幕問世之后，采用低電壓差動信號(low voltage differentialsignal，LVDS)在主機與顯示器間傳送數據信號已成為最常用的方式。低電壓差動信號(LVDS)跟傳統(tǒng)單端信號的差異在于其具有低電壓且省電等特性。但隨著數據信號的高速傳送，造成了數據信號的噪聲增加及數據信號同步的困難。為了解決這些問題，有許多種架構被提出來。例如先前有的讀取的架構在設計時便假設信號在傳輸時，呈現出的眼圖分布情形是對稱的。但這種假設下設計出來的電路雖然簡單，在實際應用上卻無法避免通道隨環(huán)境影響而有所不同，例如所用傳輸線的材質差異造成的影響。又如另一種架構為了提高數據信號的準確性而使用了所謂超取樣方式。這種方式是將一筆數據信號讀了好幾次再做判斷，但若在作數據的高速傳輸時，意味著讀取數據的速度必須比數據傳輸再快上好幾倍，這樣一方面需要更高速的電路，不但耗電，而且?guī)黼姶鸥蓴_(EMI)效應，另一方面在高速數據讀取時數據的正確性又降低了。
(3)發(fā)明內容有鑒于此，本發(fā)明的目的是提供一種低電壓差動信號的時脈數據回復裝置及其方法，可使得數據信號經過信道傳輸之后，仍然可以將數據信號的讀取位置至于眼圖的中心位置?？筛纳苽鬏敂祿盘枙r所造成的噪聲與不同步的問題。使得接收數據信號的正確性提高與降低錯誤率。
根據本發(fā)明的目的，提出一種低電壓差動信號的時脈數據回復裝置，時脈信號回復裝置接收一外部參考信號與一數據信號。數據信號屬于低電壓差動信號。時脈信號回復裝置包括一鎖相回路、一雙邊追蹤電路與一眼圖中心位置信號發(fā)生電路。鎖相回路用以接收外部參考信號，以輸出多個鎖相回路輸出信號。多個鎖相回路輸出信號的頻率與外部參考信號的頻率相同。且多個鎖相回路輸出信號分別具有不同的相位。雙邊追蹤電路接收至少部分的多個鎖相回路輸出信號，并根據數據信號，輸出眼圖左邊界位置信號與眼圖右邊界位置信號。眼圖中心位置信號發(fā)生電路用以接收至少部分的多個鎖相回路輸出信號，并根據眼圖左邊界位置信號與眼圖右邊界位置信號發(fā)生一眼圖中心位置信號。眼圖中心位置信號發(fā)生電路還根據眼圖中心位置信號以發(fā)生數據信號的多個相位不同的取樣信號。
根據本發(fā)明的目的，提出一種低電壓差動信號的時脈數據回復的方法。用于一時脈信號回復裝置。時脈信號回復裝置用以接收一外部參考信號與一數據信號。時脈信號回復裝置包括一鎖相回路、一數據邊緣發(fā)生器、一雙邊追蹤電路與一眼圖中心位置信號發(fā)生電路。雙邊追蹤電路包括一重置控制電路、一眼圖左邊界位置信號發(fā)生器與一眼圖右邊界位置信號發(fā)生器。鎖相回路接收外部參考信號以輸出多個鎖相回路輸出信號。數據邊緣發(fā)生器接收數據信號以輸出一脈波信號。眼圖左邊界位置信號發(fā)生器接收至少部分多個鎖相回路輸出信號與脈波信號以發(fā)生一左相位內插輸出信號與輸出一眼圖左邊界位置信號。眼圖右邊界位置信號發(fā)生器接收至少部分多個鎖相回路輸出信號與脈波信號以發(fā)生一右相位內插輸出信號與輸出一眼圖右邊界位置信號。眼圖中心位置信號發(fā)生電路接收至少部分多個鎖相回路輸出信號，并依據眼圖左邊界位置信號與眼圖右邊界位置信號以輸出一眼圖中心位置信號。而數據信號的信號變化軌跡形成一眼圖，本發(fā)明的方法是用使時脈信號回復裝置輸出對應至眼圖的一中心位置的眼圖中心位置信號。先藉由比較脈波信號的相位與左相位內插輸出信號的相位，得到眼圖左邊界位置信號。再藉由比較脈波信號的相位與右相位內插輸出信號的相位，得到眼圖右邊界位置信號。接著藉由眼圖左邊界位置信號與眼圖右邊界位置信號，找出眼圖的中心位置。并根據眼圖的中心位置發(fā)生眼圖中心位置信號。最后根據眼圖中心位置信號，發(fā)生數據信號的多個相位不同的取樣信號。其中，些鎖相回路輸出信號的頻率與外部參考信號的頻率相同，而些鎖相回路輸出信號具有不同的相位。其中，若外部參考信號的一信號周期對應至數據信號的n個數據位區(qū)間，n為正整數，則二個相鄰的些鎖相回路輸出信號的相位差為360/2n度。
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下面將結合附圖對本發(fā)明的一較佳實施例進行詳細說明。
(4)


圖1是依照本發(fā)明一較佳實施例的一種低電壓差動信號的時脈數據回復裝置的方塊圖。
圖2是鎖相回路的實施電路圖。
圖3是數據邊緣發(fā)生器與雙邊追蹤電路的實施電路圖。
圖4是相位內插器的實施電路圖。
圖5是第一相位內差器405模擬的輸出波形圖。
圖6是信號CLK-L1、CLK-R1、CLK-L2、CLK-R2跟眼圖左、右邊界的關系圖。
圖7是眼圖中心位置信號發(fā)生電路的實施電路圖。
圖8是原取樣信號與藉由本發(fā)明發(fā)生的取樣信號的比較圖。
圖9是時脈數據回復裝置的結構圖。
圖10是差動信號轉單端信號電路的一較佳實施電路。
(5)具體實施方式
在本實施例中，低電壓差動信號(low voltage differential signal，LVDS)的時脈區(qū)間具有7個的數據區(qū)間，即是在一個低電壓差動信號(LVDS)的時脈區(qū)間內具有7筆數據。實施例中輸入的外部參考信號OF的脈頻率范圍為20-100MHz，而傳送的數據位率則為140-700Mbps。在本發(fā)明中使用一相位內插器。相位內插器的作用是將二個輸入的信號做相位內插，并且可由輸入的控制信號將相位內插后的信號做相位增加或減少的調整。
請參照圖1，其是依照本發(fā)明一較佳實施例的一種低電壓差動信號的時脈數據回復裝置的方塊圖。時脈數據回復裝置200接收外部參考信號OF與數據信號D。數據信號D是屬于低電壓差動信號(LVDS)，具有7個的數據區(qū)間。時脈信號回復裝置200包括一鎖相回路201(PLL)、一數據邊緣發(fā)生器204(dataedge generator)、一雙邊追蹤電路202與一眼圖中心位置信號發(fā)生電路203(eye center generator)。雙邊追蹤電路202包括一重置控制電路(resetcontrol circuit)205、一眼圖左邊界位置信號發(fā)生器206與一眼圖右邊界位置信號發(fā)生器207。鎖相回路201接收外部參考信號OF以輸出多個鎖相回路輸出信號CLK。數據邊緣發(fā)生器204接收數據信號D以輸出一脈波信號P。眼圖左邊界位置信號發(fā)生器206接收至少部分的多個鎖相回路輸出信號CLK與脈波信號P以發(fā)生一左相位內插輸出信號S_PI_L(未繪圖1中)與輸出一眼圖左邊界位置信號LW。眼圖右邊界位置信號發(fā)生器207接收至少部分多個鎖相回路輸出信號CLK與脈波信號P以發(fā)生一右相位內插輸出信號S_PI_R(未繪圖1中)與輸出一眼圖右邊界位置信號RW。眼圖中心位置信號發(fā)生電路203接收至少部分多個鎖相回路輸出信號CLK，并依據眼圖左邊界位置信號LW與眼圖右邊界位置信號RW以輸出一眼圖中心位置信號CE(未繪圖1中)。而數據信號D的信號變化軌跡形成一眼圖。本發(fā)明即是使時脈信號回復裝置200輸出對應至眼圖的一中心位置的眼圖中心位置信號CE。先藉由比較脈波信號P的相位與左相位內插輸出信號S_PI_L的相位，以得到眼圖左邊界位置信號LW。再藉由比較脈波信號P的相位與右相位內插輸出信號S_PI_R的相位，以得到眼圖右邊界位置信號RW。接著再依據眼圖左邊界位置信號LW與眼圖右邊界位置信號RW，找出眼圖的中心位置。并根據眼圖的中心位置發(fā)生眼圖中心位置信號CE。最后根據眼圖中心位置信號CE，發(fā)生數據信號D的多個相位不同的取樣信號。其中，多個鎖相回路輸出信號CLK的頻率與外部參考信號OF的頻率相同，而多個鎖相回路輸出信號CLK分別具有不同的相位。其中，若外部參考信號OF的一信號周期對應至數據信號D的n個數據位區(qū)間，則二個相鄰的些鎖相回路201輸出信號的相位差為360/2n度。n在本發(fā)明實施例為7。接下來，請參照圖9，其是時脈數據回復裝置的結構圖。由圖將分成三部份分別進一步說明本發(fā)明的較佳實施例的一種時脈數據回復裝置200。如何使得數據信號D經過信道傳輸之后，仍然可以將數據信號D的取樣信號至于眼圖的中心。
第一部份，請先參照圖2，其是鎖相回路的實施電路圖。其中，鎖相回路201包括一偏壓發(fā)生器(Bias Generator)301、一相位頻率比較器(PFD)302、一充放電電路(charge pump)303、一復制偏壓電路(Replica Bias)304、一電壓控制震蕩器(VCO)305、一第一組差動信號轉單端信號電路(DSC)306312。相位頻率比較器302用以比較該外部參考信號OF與多個鎖相回路輸出信號CLK之一，以發(fā)生一充電/放電控制信號。充放電電路303，是根據充電/放電控制信號以得到一第一輸出電壓。復制偏壓電路304復制第一輸出電壓，以得到一第二輸出電壓。電壓控制震蕩器305根據第一輸出電壓與第二輸出電壓輸出多個鎖相回路輸出信號CLK。由于LVDS傳送的參考時脈，在一個周期內會傳送7個位(bits)，所以在這個電壓控制震蕩器305架構中使用7個差動信號轉單端信號電路306-312。這7個差動信號轉單端信號電路306-312在本施實例通稱第一組差動信號轉單端信號電路306-312。電壓控制震蕩器305輸出的多個鎖相回路輸出信號CLK將會等間隔的落在每一筆LVDS的數據區(qū)間，且由這7個延遲級的第一組差動信號轉單端信號電路306-312輸出可發(fā)生14個相位(多個鎖相回路輸出信號CLK所包括的CLK_P0-CLK-P6、CLK_N0-CLK_N6)。換句話說，外部參考信號OF的一信號周期對應至n個數據位區(qū)間，n在此例為7，則二個相鄰的多個鎖相回路輸出信號CLK的相位差為360/2n度。多個鎖相回路輸出信號CLK還經過第一組差動信號轉單端信號電路306-312可得到單端信號D0-D6、/D0-/D6(多個鎖相回路輸出信號CLK還包括單端信號D0-D6、/D0-/D6)。請參照圖10，其是差動信號轉單端信號電路的一較佳實施電路。因此，藉由電壓控制震蕩器305與第一組差動信號轉單端信號電路306-312發(fā)生多個鎖相回路輸出信號CLK。使得多個鎖相回路輸出信號CLK包括差動信號CLK_P0-CLK_P6、CLK_N0-CLK_N6與單端信號D0-D6、/D0-/D6。而單端信號D0-D6、/D0-/D6的電壓位準為一般的數字信號的電壓位準，而差動信號CLK_P0-CLK_P6、CLK_N0-CLK_N6為低電壓差動信號的電壓位準。
第二部份，請參照圖3，其是數據邊緣發(fā)生器與雙邊追蹤電路的實施電路圖。眼圖左邊界位置信號發(fā)生器206包括一第一的相位領先落后檢測器(phaseearly/late detector-L)402與一第一相位內插器(phase interpolator-L)405。眼圖右邊界位置信號發(fā)生器207包括一第二的相位領先落后檢測器(phase early/late detector-R)404與一第二相位內插器(phaseinterpolator-R)406。第一相位內插器405用以接收至少部分的差動信號(至少部分的差動信號CLK_P0-CLK_P6、CLK_N0-CLK_N6)與眼圖左邊界位置信號LW，以輸出一左相位內插輸出信號S_PI_L。第二相位內插器406用以接收至少部分的差動信號(至少部分的差動信號CLK_P0-CLK_P6、CLK_N0-CLK_N6)與眼圖右邊界位置信號RW，以輸出一右相位內插輸出信號S_PI_R。換句話說，第一相位內插器405與第二相位內插器406的作用是將二個輸入的信號(至少部分的差動信號CLK_P0-CLK_P6、CLK_N0-CLK_N6)做相位內插，且可由輸入的控制信號(即眼圖左邊界位置信號LW與眼圖右邊界位置信號RW)將相位內插后的信號(左相位內插輸出信號S_PI_L、右相位內插輸出信號S_PI_R)做相位增加或減少的調整。進一步說明，請參照圖4，其是相位內插器的實施電路圖。以圖3的第二相位內插器406而言，輸入端CLK1、/CLK1接到多個鎖相回路輸入信號CLK中的差動信號CLK_N6、CLK_P6，而另一輸入端CLK2、/CLK2接到多個鎖相回路輸入信號CLK中的差動信號CLK_P0、CLK_N0。另外W[i]、/W[i]，i＝0-11，則代表可以控制其流經電流的開關。當開關導通的數目越多時則流經電流越大，就可以控制信號上升的快慢，達到控制相位的目的。以圖3的第一相位內插器405而言，其W[i]、/W[i]接收到6-bit shiftregister-L的輸出作為控制。請同時參照圖5，其是第一相位內插器405模擬的輸出波形圖。曲線<0>、<1>、<2>、<3>分別是電壓控制震蕩器305的輸出信號的多個鎖相回路輸入信號CLK中的差動信號CLK_P0、CLK-P1、CLK_P2、CLK_P3，而曲線A、B、C、D、E是由多個鎖相回路輸入信號CLK中的差動信號CLK_N6、CLK_P6、CLK_P0、CLK_N0的二組差動信號經相位內插后的輸出信號。而曲線A6-bit shift register-L(移位緩存器)輸出有5個1時的情形。曲線B6-bit shift register-L輸出有4個1時的情形。曲線C6-bit shiftregister-L輸出有3個1時的情形。曲線D6-bit shift register-L輸出有2個1時的情形。曲線E6-bit shift register-L輸出有1個1時的情形。所以差動信號CLK_P0-CLK_P1中間，可分為6個區(qū)間，亦即可分成6個相位。
第一相位領先落后檢測器402包括第一位移緩存器407(6-bit shiftregister-L)。第二相位領先落后檢測器402包括第二位移緩存器408(6-bitshift register-R)。第一相位領先落后檢測器402比較脈波信號P的相位與左相位內插輸出信號S_PI_L的相位，第二相位領先落后檢測器404比較脈波信號P的相位與右相位內插輸出信號S_PI_R的相位。也就是第一相位領先落后檢測器402與第二相位領先落后檢測器404用來比較二個輸入信號的相位，其比較后的結果分別儲存在第一位移緩存器407與第二位移緩存器408。第一位移緩存器407與第二位移緩存器408決定第一相位內插器405、第二相位內插器406下一次的輸出相位要增加、減少或不動。第一相位領先落后檢測器402發(fā)生的左眼邊界控制信號CLK-L1與第二相位領先落后檢測器404發(fā)生的右眼邊界控制信號CLK-R1分別會使得第一位移緩存器407與第二位移緩存器408輸出眼圖左邊界位置信號LW與眼圖右邊界位置信號RW。第一相位內插器405與第二相位內插器406接收眼圖左邊界位置信號LW與眼圖右邊界位置信號RW以輸出往眼圖中心移動的左相位內插輸出信號S_PI_L與右相位內插輸出信號S_PI_R，亦即使得眼圖左、右邊界的位置往內縮。相反的，重置控制電路205發(fā)生的信號第一重置信號CLK-L2與第二重置信號CLK-R2會使得第一相位領先落后檢測器402與第二相位領先落后檢測器404的輸出往遠離眼圖中心移動，亦即使得眼圖左、右邊界的位置往外擴張。利用這種往內縮、往外張的方式，可以得到環(huán)境改變時眼圖張開最小的左、右邊界。請參照圖6，其是信號CLK-L1、CLK-R1、CLK-L2、CLK-R2跟眼圖左、右邊界的關系圖。
更進一步來說，尋找眼圖左邊邊界的方式為，當數據信號D變化發(fā)生在眼圖左邊的范圍時，即是數據信號D變化的位置是在左相位內插輸出信號S_PI_L的右邊，則第一相位領先落后檢測器402藉由眼圖左邊界位置信號LW控制第一位移緩存器407的輸出會減1，使得左相位內插輸出信號S_PI_L的相位增加，成為新的左相位內插輸出信號S_PI_L，也就是說脈波信號P的相位落后左相位內插輸出信號S_PI_L的相位，則第一相位領先落后檢測器206控制第一相位內插器405，使得新的左相位內插輸出信號S_PI_L的相位增加。
若數據信號D變化的位置是在第一相位內插器405經過圖3中的第一差動信號轉單端信號電路(DSC-L)409輸出信號的左邊，此時眼圖左邊會進入鎖住狀態(tài)(這個鎖住狀態(tài)由圖3中的DFF-L1的輸出所控制)，使得左相位內插輸出信號S_PI_L的相位不變。當眼圖左邊進入鎖住狀態(tài)，須由下次數據信號D出現在第一相位內插器405輸出左相位內插輸出信號S_PI-L的右邊，也就是說脈波信號P的相位領先左相位內插輸出信號S_PI_L的相位，才會解除鎖住狀態(tài)。
同樣地，尋找眼圖右邊邊界的方式為，數據信號D變化的位置是在右相位內插輸出信號S_PI_R的左邊。則第二相位領先落后檢測器404藉由眼圖右邊界位置信號RW控制第二位移緩存器408輸出會加1，使得右相位內插輸出信號S_PI_R的相位減少，成為新的眼圖右邊邊界，也就是說脈波信號P的相位領先左相位內插輸出信號S_PI_R的相位，則第二相位領先落后檢測器207控制第二相位內插器406，使得新的左相位內插輸出信號S_PI_R的相位減少。
若數據信號D變化的位置是在第二相位內插器406經過圖3中的第二差動信號轉單端信號電路(DSC-L)410輸出信號的右邊，此時眼圖右邊會進入鎖住狀態(tài)(這個鎖住狀態(tài)由圖3中的DFF-R1的輸出所控制)，使得右相位內插輸出信號S_PI_R的相位不變。當眼圖右邊進入鎖住狀態(tài)，須由下次數據信號D變化出現在第一相位內插器405輸出右相位內插輸出信號S_PI_R的左邊，也就是說脈波信號P的相位落后左相位內插輸出信號S_PI_L的相位，才會解除鎖住狀態(tài)。
然而，當數據信號D變化完全落在眼圖的左邊或右邊，例如鎖相回路201接收的外部參考信號OF的脈頻率改變時或數據信號D變化的位置一直領先時脈，這樣會造成有一邊的相位內插器405或406無法對準眼圖的邊界，因為第一位移緩存器407與第二位移緩存器408的輸入端X1與X2沒有信號輸入。為了避免這種情形，可由重置控制電路205中計數器(4-BIT COUNTER)提供第一位移緩存器407與第二位移緩存器408另外的信號輸入來源。計數器數到15時會經由圖3中的AND406送出一個脈波信號作為第一重置信號CLK-L2與第二重置信號CLK-R2。由計數器提供的信號(CLK-L2、CLK-R2)，其作用跟由數據信號D變化發(fā)生作為多個鎖相回路出信號CLK信號的作用不同，計數器(4-BIT COUNTER)提供的第一重置信號CLK-L2與第二重置信號CLK-R2不受圖3中的DFF-L1與DFF-R1鎖住狀態(tài)的影響，會強迫輸入第一位移緩存器407與第二位移緩存器408，使得第一相位內插器405、第二相位內插器406的輸出往遠離眼圖邊界的方向移動。換句話說，重置控制電路205，用以于一固定期間后，重置眼圖左邊界位置信號發(fā)生器206及眼圖右邊界位置信號發(fā)生器207。
第三部分，請參照圖7，其是眼圖中心位置信號發(fā)生電路的實施電路圖。眼圖中心位置信號發(fā)生電路203包括一第三相位內插器(center phaseinterpolator)901與一電壓控制延遲電路(VCDL)902。第三相位內插器901用以依據眼圖左邊界位置信號LW、眼圖右邊界位置信號RW與至少部分的差動信號CLK_P0-CLK-P6、CLK_N0-CLK_N6，以發(fā)生眼圖中心位置信號CE。電壓控制延遲電路902，根據眼圖中心位置信號CE發(fā)生多個相位不同的取樣信號。進一步說明，第三相位內插器901所接收到的眼圖左邊界位置信號LW與眼圖右邊界位置信號RW經過第三相位內插器901發(fā)生位于眼圖中心的數據取樣信號，再由7級的電壓控制延遲電路902輸出，去取樣每一個輸入時脈區(qū)間內的7筆數據。在這里因為共有24個控制信號，所以第三相位內插器901做相位內插的信號是差動信號CLK_P0-CLK_P6、CLK_N0-CLK_N6中的間隔信號(例如CLK_P5、CLK_P0)。而第一相位內插器405與第二相位內插器406因只有12個控制信號，所以做相位內插的信號是差動信號CLK_P0-CLK_P6、CLK_N0-CLK_N6的相鄰信號(例如CLK-P5、CLK_P6)。請參照圖8，其是原取樣信號與藉由本發(fā)明發(fā)生的取樣信號的比較圖。藉由程序仿真數據信號D經過傳輸之后，數據區(qū)間的位置落后時脈信號區(qū)間對應的位置，亦即數據信號D變化一直在眼圖的左邊。原先數據取樣位置為D1，經過本發(fā)明的電路后可將取樣位置移為B1，可看出新取樣位置B1的設定時間(setup time)比原先單純鎖項回路發(fā)生的時脈信號D1作為數據取樣的設定時間時間長，因此可以更正確的讀到數據。
本發(fā)明上述實施例所揭示的時脈數據回復裝置，利用相位領先落后檢測器與相位內插器作為低電壓差動信號的時脈數據回復裝置的設計，可以解決數據信號經過信道傳輸后，仍然可以將數據信號的讀取位置至于眼圖的中心位置，可改善傳輸數據信號時所造成的噪聲與不同步的問題，使得接收數據信號的正確性提高與降低錯誤率。
雖然本發(fā)明已以一較佳實施例揭示如上，然而其并非用以限定本發(fā)明，任何熟悉本技術的人員，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視后附的權利要求所界定的為準。
權利要求
1.一種低電壓差動信號的時脈信號回復裝置，該時脈信號回復裝置接收一外部參考信號與一數據信號，該數據信號屬于該低電壓差動信號，該時脈信號回復裝置包括一鎖相回路，用以接收該外部參考信號，以輸出多個鎖相回路輸出信號，該鎖相回路輸出信號的頻率與該外部參考信號的頻率相同，而該鎖相回路輸出信號分別具有不同的相位；一雙邊追蹤電路，接收至少部分的該鎖相回路輸出信號，并根據該數據信號所發(fā)生的一脈波信號與該鎖相回路輸出信號，以輸出一眼圖左邊界位置信號與一眼圖右邊界位置信號；以及一眼圖中心位置信號發(fā)生電路，用以接收至少部分的該鎖相回路輸出信號，該眼圖中心位置信號發(fā)生電路依據該眼圖左邊界位置信號與該眼圖右邊界位置信號發(fā)生一眼圖中心位置信號，該眼圖中心位置信號發(fā)生電路還根據該眼圖中心位置信號發(fā)生該數據信號的多個相位不同的一取樣信號。
2.如權利要求1所述的裝置，其特征在于，該鎖相回路包括一相位頻率比較器，用以比較該外部參考信號與該鎖相回路輸出信號之一，以發(fā)生一充電/放電控制信號；一充放電電路，根據該充電/放電控制信號以得到一第一輸出電壓；以及一復制偏壓電路，復制該第一輸出電壓，以得到一第二輸出電壓；一電壓控制震蕩器，根據該第一輸出電壓與該第二輸出電壓輸出該鎖相回路輸出信號。
3.如權利要求2所述的裝置，其特征在于，該電壓控制震蕩器還包括串接的多個差動信號轉單端信號電路所構成的一第一組差動信號轉單端信號電路，當該鎖相回路于鎖住狀態(tài)時，該第一組差動信號轉單端信號電路輸出該鎖相回路輸出信號，若該外部參考信號的信號周期對應至n個數據位區(qū)間，n是為正整數，則二個相鄰的該鎖相回路輸出信號的相位差為360/2n度。
4.如權利要求3所述的裝置，其特征在于，該雙邊追蹤電路包括一數據邊緣發(fā)生器，用以接收該數據信號，該數據邊緣發(fā)生器根據該數據信號的邊緣發(fā)生一脈波信號；一眼圖左邊界位置信號發(fā)生器，接收至少部分的該鎖相回路輸出信號與該脈波信號，以輸出該眼圖左邊界位置信號，該眼圖左邊界位置信號發(fā)生器包括一第一相位內插器，用以接收至少部分的該鎖相回路輸出信號與該眼圖左邊界位置信號，以輸出一左相位內插輸出信號；及一第一相位領先落后檢測器，用以接收該脈波信號、該左相位內插輸出信號至少部分的該鎖相與回路輸出信號，以輸出該眼圖左邊界位置信號，該第一相位內插器依據該眼圖左邊界位置信號調整該左相位內插輸出信號；一眼圖右邊界位置信號發(fā)生器，接收至少部分的該鎖相回路輸出信號與該脈波信號，以輸出該眼圖右邊界位置信號，該眼圖右邊界位置信號發(fā)生器包括一第二相位內插器，用以接收至少部分的該鎖相回路輸出信號與該眼圖右邊界位置信號，以輸出一右相位內插輸出信號；及一第二相位領先落后檢測器，用以接收該脈波信號、至少部分的該鎖相回路輸出信號與該右相位內插輸出信號，以輸出該眼圖右邊界位置信號，該第二相位內插器依據該眼圖右邊界位置信號調整該右相位內插輸出信號；以及一重置控制電路，用以于一固定期間后，重置該眼圖左邊界位置信號發(fā)生器及該眼圖右邊界位置信號發(fā)生器。
5.如權利要求4所述的裝置，其特征在于，該眼圖中心位置信號發(fā)生電路包括一第三相位內插器，用以接收該眼圖左邊界位置信號、該眼圖右邊界位置信號與至少部分的該鎖相回路輸出信號，以發(fā)生該眼圖中心位置信號；以及一電壓控制延遲電路，根據該眼圖中心位置信號發(fā)生多個相位不同的該取樣信號。
6.如權利要求5所述的裝置，其特征在于，該重置控制電路包括一個計數器，該計數器接收該數據信號，當該計數器于該固定期間內接收固定個數的數據后，該重置控制電路輸出一第一重置信號與一第二重置信號至該眼圖左邊界位置信號發(fā)生器及該眼圖右邊界位置信號發(fā)生器。
7.如權利要求6所述的裝置，其特征在于，該第一相位領先落后檢測器根據二個該鎖相回路輸出信號發(fā)生一第一區(qū)間信號，該第一區(qū)間信號致能時，該第一相位領先落后檢測器比較該脈波信號的相位與該左相位內插輸出信號的相位，若該脈波信號的相位落后該左相位內插輸出信號的相位，則該第一相位領先落后檢測器控制該第一相位內插器，使得該左相位內插輸出信號的相位增加，反之，則不改變該左相位內插輸出信號的相位。
8.如權利要求7所述的裝置，其特征在于，該第一相位領先落后檢測器接收該第一重置信號，當該第一重置信號致能時，則眼圖左邊界位置信號控制該第一相位內插器，使得該左相位內插輸出信號的相位減少。
9.如權利要求6所述的裝置，其特征在于，該第二相位領先落后檢測器根據二個該鎖相回路輸出信號發(fā)生一第二區(qū)間信號，該第二區(qū)間信號致能時，該第二相位領先落后檢測器比較該脈波信號的相位與該右相位內插輸出信號的相位，若該脈波信號的相位領先該左相位內插輸出信號的相位，則該第二相位領先落后檢測器控制該第二相位內插器，使得該右相位內插輸出信號的相位減少，反之，則不改變該右相位內插輸出信號的相位。
10.如權利要求9所述的裝置，其特征在于，該第二相位領先落后檢測器接收該第二重置信號，當該第二重置信號致能時，則該眼圖右邊界位置信號控制該第二相位內插器，使得該右相位內插輸出信號的相位增加。
全文摘要
一種低電壓差動信號的時脈數據回復裝置及其方法。時脈數據回復裝置接收外部參考信號與數據信號。數據信號的信號變化軌跡形成眼圖。時脈數據回復裝置包含鎖相回路、雙邊追蹤電路與眼圖中心位置信號發(fā)生電路。鎖相回路用以發(fā)生多個鎖相回路輸出信號。雙邊追蹤電路用以接收至少部分的多個鎖相回路輸出信號以發(fā)生眼圖左邊界位置信號與眼圖右邊界位置信號。眼圖中心位置信號發(fā)生電路依據眼圖左邊界位置信號與眼圖右邊界位置信號，以輸出對應至眼圖的中心位置的一眼圖中心位置信號并據以發(fā)生數據信號的多個相位不同的取樣信號。
文檔編號H03L7/08GK1719732SQ20041006288
公開日2006年1月11日 申請日期2004年7月5日 優(yōu)先權日2004年7月5日
發(fā)明者王朝欽, 蕭俊揚 申請人:友達光電股份有限公司, 王朝欽