專利名稱:單片集成數(shù)模轉(zhuǎn)換器的制作方法
對于單片集成固態(tài)電路的大規(guī)模生產(chǎn)來說，要對有電流源的高精度分流器進(jìn)行單片集成的困難在于制造電流源時存在誤差，眾所周知，這種電流源的實現(xiàn)形式是所謂電流型的雙極型晶體管集電極一發(fā)射極區(qū)，其基極處于公共電位。對于帶有雙極型晶體管14位二進(jìn)制數(shù)單片集成數(shù)模轉(zhuǎn)換器(以下簡稱為“DAC”)的制造來說，通過采用集成分流器的方法克服這類困難，在1983年6月16日出版的“電子學(xué)”雜志第130至134頁，以及1980年8月出版的“電子組件及其應(yīng)用”第二卷第4期第235至241頁所描述的類型的片子，其中主要是借助于移位寄存器，將多個電流源的電流周期地，循環(huán)地接入三條電流通路，在這三條電流通路中，第一條和第二條通路接收的電流是第三條通路所接收電流的一半，通過將多個這樣的分流器串聯(lián)起來，就可以得到高精度的單片集成DAC。
同樣，本發(fā)明也采用動態(tài)“元件匹配”的原理，但不是采用上述傳統(tǒng)DAC中的分流器。由于那種轉(zhuǎn)換器采用了串聯(lián)分流器，因此每個分流器就需要一個以外部接入電容的RC濾波電路。
本發(fā)明的一個目的是提供不需要任何RC濾波電路的單片集成DAC，尤其是這種單片集成DAC可以采用金屬一氧化物一半導(dǎo)體的工藝制造卻不用(MOS電路所需的)高于5V的電源電壓。當(dāng)采用MOS工藝對常規(guī)結(jié)構(gòu)進(jìn)行加工時，由于分流器是串聯(lián)，因此需要高于25V的電源電壓。
本發(fā)明所涉及的單片集成DAC，它具有多個在采樣信號控制之下的輸入信號，它取代了以此采樣頻率的時鐘速率輸入的多位數(shù)字信號，借助于位開關(guān)，這一數(shù)字輸入信號本身加到一相加點，多個電源單元與其值相應(yīng)。在這個過程中，電流源單元在一個采樣周期內(nèi)，以相當(dāng)于采樣頻率某一倍數(shù)的時鐘信號頻率每次一個地輪流接通，以這種方式，就可以在此采樣周期內(nèi)，以完全相同的時間接通所有存在的電流源單元。
本發(fā)明根據(jù)如下思想著手進(jìn)行有多個盡可能相同的電流源，借助于以時鐘頻率fc進(jìn)行動作的每次一個地輪流使得導(dǎo)通。以這種方法就平均而言，這些電流源的誤差就互相抵消了。
代碼可以任選多位輸入信號，大部分是的進(jìn)位代碼，借助于適當(dāng)?shù)拇a轉(zhuǎn)換器，他們可轉(zhuǎn)換為同樣適當(dāng)?shù)亩M(jìn)制輸出代碼，利用這一輸出代碼，通過位開關(guān)，就使那些與輸入信號數(shù)值相應(yīng)的電流源導(dǎo)通，典型地一個這樣的代碼可以是溫度計代碼。在一般的代碼情況下，使位開關(guān)接通的基本二進(jìn)制狀態(tài)數(shù)與相應(yīng)的溫度計代碼中基本二進(jìn)制狀態(tài)數(shù)相等，但是，在代碼字中，它們的配置是任意的，可以與溫度計代碼截然不同。
下面，參考附圖圖1至圖5，對未發(fā)明進(jìn)行詳細(xì)說明，其中圖1所示為根據(jù)本發(fā)明的數(shù)模轉(zhuǎn)換器(DAC)的一個實施例的基本線路圖;
圖2所示為周期電流開關(guān)的一個最佳實施方案圖3+圖4所示為代碼轉(zhuǎn)換器的框圖，此代碼轉(zhuǎn)換器用于將二進(jìn)制輸入信號轉(zhuǎn)換為溫度計代碼;
圖5所示為用于N+1位二進(jìn)制數(shù)DAC的框圖。
根據(jù)圖1所示實施例的基本線路圖，輸入信號Ed加到代碼轉(zhuǎn)換器Cw的輸入端，代碼轉(zhuǎn)換器Cw以選通輸入Ld端上的采樣頻率fs進(jìn)行動作，將輸入信號Ed轉(zhuǎn)換為所謂溫度計代碼的一個信號。相應(yīng)的，在代碼轉(zhuǎn)換器Cw的輸出端，形成以并行形式出現(xiàn)的二進(jìn)制狀態(tài)序列，其數(shù)量與輸入信號Ed的數(shù)值相等，在這個過程中，如果與輸入代碼無關(guān)的輸入信號Ed的最大可用數(shù)值是“m”，則“m”也是代碼轉(zhuǎn)換器Cw的并行輸出線的數(shù)量，并且“m”還是電流源部分Qn的可控制電流源單元的最大數(shù)目。通過循環(huán)移位寄存器網(wǎng)絡(luò)Sn，將溫度計代碼送到電流源部分Qn的電流源單元，從而使電流源位開關(guān)的控制電極循環(huán)地導(dǎo)通，將電流源各單元的電流相加之后，就在電流源部分Qn的輸出Aa處得到模擬信號。根據(jù)時鐘信號，分頻器D的采樣頻率fs發(fā)出采樣信號，根據(jù)此采樣信號，循環(huán)移位寄存器Sn的m個輸入導(dǎo)通。分頻器的個數(shù)還要以后來準(zhǔn)確確定，但要根據(jù)“m”來確定。
根據(jù)已知的先有技術(shù)，園形移位器(barrel shifter)-cf.EP-AO 170493-可以用作循環(huán)移位寄存器網(wǎng)絡(luò)Sn。
在園形移位器中，通過電子開關(guān)元件，多個輸入端與數(shù)目相等的多個輸出端連接，并且周期地進(jìn)行轉(zhuǎn)接，在此過程中，多個內(nèi)部切換連接以每次僅改變相應(yīng)的一個位置的方式，被同方向地并行地改變，然后，在園形移位器一邊多余出的輸出端就連接到園形移位器另一邊空余的輸入端，由此實現(xiàn)循環(huán)切換，單個移位位置的輸入主要是以二進(jìn)制編碼的方式實現(xiàn)的。因此，可能最好是具有編碼輸出信號的計數(shù)器而不是由分頻器來實現(xiàn)控制。若沒有循環(huán)移位的寄存器網(wǎng)絡(luò)，在純靜態(tài)控制的情況下，循環(huán)切換m個電流源單元的優(yōu)點就會失去，使得DAC的線性度就只能由m個電流源單元的相對等同性確定，就和使用傳統(tǒng)類型DAC的情況一樣。
然而，在毫無補(bǔ)償措施單片集成的情況下，必須認(rèn)真對待單個電流源單元1%的典型誤差，如果不使用任何額外的花銷，就不能滿足。例如0.01%的線性度要求原理上通過的高于采樣頻率fs的時鐘頻率fc對電流源單元進(jìn)行循環(huán)切換，有可能將線性度的誤差降為0。
與此有關(guān)的還有，當(dāng)時鐘頻率fo與采樣頻率fs之間的關(guān)系是兩者或者相同，或者為移位寄存器網(wǎng)絡(luò)Sn步數(shù)的整數(shù)倍，并且從而是能夠相繼導(dǎo)通的電流源單元個數(shù)的整數(shù)倍時，對誤差的補(bǔ)償就具有特殊的意義。在這種情況下，在采樣頻率時間間隔內(nèi)，所有的電流源單元的動作次數(shù)正好相同，并且由于電流源單元的誤差而引起的線性度誤差，就能夠在一個采樣周期內(nèi)完全消除。在這種特殊情況下，循環(huán)移位寄存器網(wǎng)絡(luò)Sn可以通過采用反饋型移位寄存器Sr予以實現(xiàn)。附圖2對此進(jìn)行圖解，該圖對應(yīng)于采用N位二進(jìn)制數(shù)做為輸入信號Ed。
如圖2所示的反饋型移位寄存器Sn由m＝2N-1個分立移位寄存器級組成，這些分立移位寄存器級包括m＝2N-1個并行的輸入端和同樣個數(shù)的并行的輸出端，后者必須連接到電流源部分相應(yīng)的位開關(guān)端，在一個完整的周期之后，即經(jīng)過m＝2N-1個移位時鐘信號，在選通輸入端Ld出現(xiàn)采樣信號時，就將新的溫度計代碼字寫入反饋移位寄存器Sr。這里，以采樣頻率fs發(fā)出的采樣信號就是分頻器D的輸出信號，而分頻器D的輸入信號是時鐘信號且其分頻數(shù)為2N-1。最后一級移位寄存器的輸出O連接到第一級移位寄存器的輸入端I，由此形成移位寄存器Sn的反饋。
在時鐘頻率fc與采樣頻率fs的頻率響應(yīng)比增加為完整的二冪，例如fc/fs＝2的情況下，分頻器D可以通過采用簡單類型的二進(jìn)數(shù)計數(shù)器予以實現(xiàn)，這是這種方法具有的特殊的優(yōu)越性，參看附圖3，可以看到在給出的實例中，一個N位分頻器是由N個二進(jìn)制計數(shù)級構(gòu)成的，此外反饋移位寄存器Sr′共包括2N級。但僅有2N-1個位開關(guān)輸出。相應(yīng)地，有一個移位寄存器級，僅用于時鐘匹配目的而不用于控制某個位開關(guān)。與附圖2類似，為了指明移位寄存器Sr′的反饋機(jī)制，可以看到移位寄存器最后一級的輸出O接到移位寄存器第一級的輸入I。
對于反饋移位寄存器Sr來說，因為只要使電流處于導(dǎo)通的二進(jìn)制狀態(tài)的個數(shù)與輸入的數(shù)值相同，二進(jìn)制狀態(tài)序列的次序就可以是任意的，所以根據(jù)二進(jìn)制N位輸入信號Ed產(chǎn)生合適的代碼是比較簡單的。例如，對每個輸入點，分派相同數(shù)目的輸出點，這些輸出點的個數(shù)分別與各自的輸入點的位權(quán)相等，完全取決于某特定輸入點的二進(jìn)制狀態(tài)，并且共同表示該輸入點為某一或另一二進(jìn)制狀態(tài)。例如，可以通過每個輸入點一個的非倒相阻抗變換器予以實現(xiàn)，各輸入點的輸出分別是2K條分支，其中O≤K≤N，根據(jù)各輸入點在二進(jìn)制輸入信號Ed中的位權(quán)2K來確定。
附圖3為代碼轉(zhuǎn)換器Cw′的框圖，此代碼轉(zhuǎn)換器的功能是在不需要采用任何昂貴的邏輯網(wǎng)絡(luò)的情況下，將用作輸入信號Ed的N位二進(jìn)制數(shù)轉(zhuǎn)換為溫度計代碼。此代碼轉(zhuǎn)換器Cw′包括可預(yù)置的反向計數(shù)器Ct，此反向計數(shù)器Ct利用在選通輸入端Ld輸入的采樣脈沖信號，接收輸入信號Ed進(jìn)入計數(shù)器讀數(shù)(狀態(tài))。此外，代碼轉(zhuǎn)換器還包括“與”門ug以及“或”門og。在兩個門的正邏輯工作期間，例如當(dāng)全部輸入加的都是正(邏輯)(H)電平時，“與”門ug的輸出端就出現(xiàn)兩個電平H、L中的正電平H(＝高電平)。
在反向計數(shù)器Ct的時鐘輸入端CK出現(xiàn)的計數(shù)脈沖是時鐘信號的脈沖，此時鐘信號通過“與”門ug的控制而引入，使反向計數(shù)器Ct以時鐘頻率fc進(jìn)行反向計數(shù)，直至計數(shù)器讀數(shù)(狀態(tài))為0。此0狀態(tài)由“或”門og識別，由于在這一特殊情況下，“或”門og的連接到N個計數(shù)器讀數(shù)輸出端的所有N個輸入端，分別地都是邏輯低(L)電平，所以“或”門og的輸出信號就從原來的高(H)電平變化為新的低(L)電平，從而阻塞了要進(jìn)入“與”門ug的時鐘信號。
此外，“與”門ug的輸出同時也是代碼轉(zhuǎn)換器Cw′的輸出Ac，它連接到反饋移位寄存器Sr′的串行輸入端In。在一個采樣周期內(nèi)，來自代碼轉(zhuǎn)換器輸出Ac的脈沖序列保存或存儲在反饋移位寄存器Sr′中，與輸入信號Ed的溫度計代碼相對應(yīng)。
例如，在N＝4的情況下，就有二進(jìn)制讀數(shù)1111，因此這么多個脈沖通過串行輸入端In送入移位寄存器Sr′，直至控制位開關(guān)的全部15個存儲單元或存儲器都為高(H)電平，然后這一輸入過程結(jié)束。作為來自選通輸入端Ld上到達(dá)的下一個采樣信號脈沖的響應(yīng)，要向讀數(shù)器Ct重新裝入輸入信號Ed。同時，來自反饋移位寄存器Sr′串暫輸入部分的數(shù)據(jù)內(nèi)容被接收進(jìn)入實際的移位寄存器部分。此接收過程同樣是由加到移位寄存器Sr′選通輸入端Ld的采樣信號fs予以控制的。
附圖4所示為用于產(chǎn)生溫度計代碼的一種不同類型的代碼轉(zhuǎn)換器的框圖。這種代碼轉(zhuǎn)換器與附圖3所示代碼轉(zhuǎn)換器Cw′不同，其不同之處在于圖4所示的代碼轉(zhuǎn)換器用數(shù)字比較器Km取代圖3中的二進(jìn)制N位反向計數(shù)器Ct。數(shù)字比較器由一個N位減數(shù)輸入B以及一個N位被減數(shù)輸入A構(gòu)成，二進(jìn)制N位輸入信號Ed送到A。為取代圖3所示的N位二進(jìn)制分頻器D。圖4采用了N位二進(jìn)制計數(shù)器Ct1，其N個計數(shù)器讀數(shù)輸出端連接到與數(shù)字比較器Km減數(shù)輸入B相對應(yīng)的N個端點。因此，比較器Km代替了圖3所示的二進(jìn)制N位反向計數(shù)器Ct，只要加到減數(shù)輸入端A的數(shù)字值超過或大于加到被減數(shù)輸入端B的數(shù)字值，比較器Km就通過其輸出端Ka以時鐘頻率fc，使串行數(shù)據(jù)脈沖進(jìn)入2N級移位寄存器Sr。此時，以采樣頻率fs發(fā)出的采樣信號就是二進(jìn)制N位計數(shù)器Ct1的MSB(＝最高有效位)信號。
最后，附圖5顯示了一個包括圖4所示的電路結(jié)構(gòu)在內(nèi)的DAC的進(jìn)一步的實施例。圖5中的DAC對應(yīng)用于一個二進(jìn)制(N+1)位輸入信號，采用圖4所示的代碼轉(zhuǎn)換器，縱橫式開關(guān)Ks，第一和第二2N級移位寄存器Sr1和Sr2，以及自身反饋的第三2N級移位寄存器Sr3，在其輸出端Aa提供了一個數(shù)模轉(zhuǎn)換信號，其分辨率是采用圖3或圖4所示類型代碼轉(zhuǎn)換器的DAC的輸出信號分辨率的2倍(6分貝(db))。
分辨率的增益導(dǎo)致信噪比的改善，是由于二進(jìn)制輸入信號Ed的位的個數(shù)與圖3或圖4所示的Ed相比增加了一位而實現(xiàn)的。就這一點來說，它本身是沒有什么意義的很平常的知識，但是由于如下事實;時鐘頻率與采樣頻率的比fc/fs＝m的因子作為一個整數(shù)比例(比例控制)因子，至少等于輸入信號Ed可能取得的最大的數(shù)字值m，并且在采樣頻率fs固定的情況下，能夠增加時鐘頻率以提高分辨率，使得這一點變得有意義了。但是，從電路技術(shù)的觀點來看，就時鐘頻率而言，還存在某些限制。
根據(jù)圖5所示的實施例，允許擴(kuò)展到二進(jìn)制(N+1)位輸入信號，盡管在根據(jù)圖3或圖4的N位情況下，實際上已達(dá)到最大可允許的時鐘頻率fc。為了實現(xiàn)這一點，對于寫入過程來說，反饋移位寄存器分為兩個相同的部分，而這兩個部分是同步讀入的。根據(jù)輸入信號Ed相應(yīng)的MSB位置，在第一部分寫入的都是高(H)或低(L)電平，而根據(jù)圖4，第二部分讀入的溫度計代碼形式的特殊的二進(jìn)制數(shù)，在MSB點已經(jīng)從二進(jìn)制輸入信號Ed中消失之后仍然保留。
在一個采樣周期期間，反饋移位寄存器僅執(zhí)行一半循環(huán)，這意味著兩個部分的內(nèi)容已經(jīng)進(jìn)行了互相交換。因此，在下一次或新的寫入過程期間，如眾所周知的那樣，寫入過程是與采樣頻率fs相結(jié)合的，與相應(yīng)的MSB位置相對應(yīng)的高(H)或低(L)電平中行寫入第二部分。然后隨著MSB點的消除，輸入信號Ed的溫度計代碼寫入第一部分。在輸入信號Ed為常數(shù)的情況下，在一個完整的循環(huán)或兩個采樣周期之后，就實現(xiàn)了對電流源部分Qnl中電流源單元誤差的完全補(bǔ)償。在輸入信號Ed改變或變化的情況下，補(bǔ)償不再是完全或完整的，但是結(jié)果噪聲信號大大高于或遠(yuǎn)遠(yuǎn)低于輸入信號的頻率，能夠很容易被濾掉。
在移位寄存器分成兩個部分的情況下，寫入過程借助縱橫式開關(guān)進(jìn)行控制，縱橫式開關(guān)的開關(guān)位置進(jìn)行改變或轉(zhuǎn)接以響應(yīng)每一個采樣脈沖，圖5中顯示了關(guān)于縱橫式開關(guān)的一個簡單例子，所示的縱橫式開關(guān)Ks每次只轉(zhuǎn)接兩個信號通路，這兩個信號通路用于將串聯(lián)形式的脈沖寫入第一或第二2N級移位寄存器Sr1和Sr2，Sr1和Sr2的功能是做為緩沖存儲器或臨時存儲器。然后，信號從Sr1和Sr2并行地送入第三反饋式2N+1級移位寄存器Sr3的兩個部分。將信號接收進(jìn)這一部分是由選通輸入端Ld上的采樣信號fs實現(xiàn)的。這樣的分部分讀入的過程，使得第三移位寄存器Sr3有2N+1個輸入以及同樣個數(shù)的位開關(guān)輸出m′，盡管由于輸入信號Ed的最大可能數(shù)為m＝2N+1-1，使得在電流源部分Qnl中，僅僅有最大個數(shù)為2N+1-1個電流源單元同步接通或關(guān)斷。
由于采用縱橫式開關(guān)，輸入信號Ed中的MSB跳定就很容易引起對第三移位寄存器或多或少地片面占用。這一錯誤通過采用如圖5所示“異”門G予以避免。因為增加門G之后，縱橫式開關(guān)Ks的各個位置不僅取決于被分頻的采樣信號fs，也取決于輸入信號Ed的MSB位置。因此，在信號接近于MSB值的情況下，第三移位寄存器Sr3的兩個部分在電流源循環(huán)中就更為一致，從而也更為有利。
如圖5所示的縱橫式開關(guān)Ks功能實現(xiàn)的工作過程可進(jìn)一步說明如下當(dāng)輸入信號Ed的MSB信號加到縱橫式開關(guān)Ks的第一輸入端E時，根據(jù)圖4所示結(jié)構(gòu)，只要在被減數(shù)輸入端A的去掉了MSB的輸入信號Ed大于減數(shù)輸入端B的輸入信號，在第二個輸入端E2就接收脈沖。輸入端B的N位信號由N位計數(shù)器Ct1根據(jù)以時鐘頻率fc的時鐘信號形成，而用其MSB做為采樣頻率fs的采樣信號，并通過第一個分頻器D2，得到縱橫式開關(guān)Ks的開關(guān)周期。分頻器D2用于對MSB時鐘進(jìn)行分頻，其分頻數(shù)為2。
分頻器、計數(shù)器、移位寄存器以及比較器的結(jié)構(gòu)和設(shè)計可以眾所周知的技術(shù)方式完成。當(dāng)在設(shè)計中采用絕緣柵場效應(yīng)管時，因為避免了按照已有技術(shù)狀況的級聯(lián)連接，使得可以使用僅僅為5至6V的電源電壓，就可以獲得根據(jù)本發(fā)明的數(shù)模轉(zhuǎn)換器(DAC)的特殊優(yōu)越性，另一個優(yōu)越性在于根據(jù)先有技術(shù)，為了構(gòu)成級聯(lián)電路部分所需要的濾液電容可以省略。
作為例子，本發(fā)明可用作高分辨率類型的音頻D/A轉(zhuǎn)換器的局部電路，這將使得可以達(dá)到相當(dāng)于16位二進(jìn)制數(shù)(16位)的分辨率。
權(quán)利要求
1.單片集成數(shù)模轉(zhuǎn)換器(=DKC)包括-一組輸入，由一采樣信號控制，以該采樣頻率(fs)的速度接收一多位數(shù)字輸入信號(Ed)。-一組電流源單元，與上述數(shù)字輸入信號(Ed)的值相對應(yīng)，通過位開關(guān)接到一求和裝置，此求和裝置的輸出(Aa)就是上述DAC的輸出，-一個時鐘信號，其時鐘頻率(fc)為上述采樣頻率(fs)的倍數(shù)，并且在一個采樣周期內(nèi)，此時鐘信號每次一個地依次轉(zhuǎn)接所有存在的電流源單元，采用的此方式是在該采樣周期內(nèi)，使各電流源單元導(dǎo)通的時間都完全相等，其特征在于-上述輸入信號(Ed)加到一個代碼轉(zhuǎn)換器(Cw)的輸入端，由該代碼轉(zhuǎn)換器將輸入信號轉(zhuǎn)換為一種由基本二進(jìn)制狀態(tài)表示的特殊連續(xù)的數(shù)，其中基本二進(jìn)制狀態(tài)的總數(shù)與上述輸入信號(Ed)的數(shù)值相等，-上述代碼轉(zhuǎn)換器(Cw)的輸出端連接到循環(huán)移位寄存器網(wǎng)絡(luò)(Sn)的輸入端。-每一次通過上述移位寄存器網(wǎng)絡(luò)(Sn)相連接的級使得一個電流源單元位開關(guān)的控制電級導(dǎo)通。
2.如權(quán)利要求
1所述的單片集成DAC其特征在于如下-上述循環(huán)移位寄存器網(wǎng)絡(luò)(Sn)是反饋式移位寄存器，至少包括m個輸入端，也至少包括m個輸出端，其中m表示上述輸入信號(Ed)的最大可能數(shù)值。-上述反饋式移位寄存器(Sr)的移位級個數(shù)和時鐘頻率(fc)與采樣頻率(fs)的比值相等，采樣頻率是由分頻器(D)對上述時鐘信號進(jìn)行頻率劃分后產(chǎn)生的。
3.如權(quán)利要求
2所示的單片集成DAC其特征在于-上述時鐘頻率(fc)與采樣頻率(fs)的比值與2的某次冪2N相對應(yīng)，-上述分頻器(D)是由N個分頻級構(gòu)成的二進(jìn)制分頻器，-上述移位寄存器(Sn)包括2N個移位器級。
4.如權(quán)利要求
所示的單片集成DAC其特征在于-對二進(jìn)制N位輸入信號(Ed)，上述代碼轉(zhuǎn)換器(Cw′)包括一個二進(jìn)制N位反向計數(shù)器(Ct)，利用上述采樣信號，將反向計數(shù)器設(shè)置為上述輸入信號(Ed)的數(shù)值，通過邏輯電路，以時鐘頻率(fc)向上述移位寄存器(Sr′)的一個串行輸入端(In)發(fā)送時鐘脈沖，直至上述反向計數(shù)器的狀態(tài)為0。-由上述采樣信號控制的串行發(fā)送到上述移位寄存器(Sr′)輸入端(In′)的這一脈沖序列，隨著上述時鐘信號的到來，以并行方式讀入實際的移位器部分。
5.如權(quán)利要求
3所述的單片集成DAC，其特征在于-上述代碼轉(zhuǎn)換器由以時鐘頻率(fc)工作的比較器(Km)組成，該比較器具有一個N位減數(shù)輸入端(B)和一個N位被減數(shù)輸入端(A)，二進(jìn)制N位輸入信號(Ed)送入被減數(shù)輸入端(A)，-分頻器包括一個二進(jìn)制N位計數(shù)器(Ct1)以時鐘頻率(fc)工作，其計數(shù)器讀數(shù)發(fā)送到比較器(Km)的減數(shù)輸入端(B)，并且只要加到被減數(shù)輸入端(A)的輸入信號(Ed)的數(shù)值大于加到減數(shù)輸入端(B)的計數(shù)器讀數(shù)的數(shù)值，比較器的輸出端(Ka)就以時鐘頻率(fc)向移位寄存器(Sr)的串形輸入端(In)發(fā)送脈沖，-由上述選通輸入端(Ld)的采樣信號進(jìn)行控制，將發(fā)送到上述串行輸入端(In)的脈沖序列并行讀入到上述移位寄存器(Sr)的實際的2N級移位部分，-上述計數(shù)器輸出端(Ct1)的MSB線的邏輯電平同步地作為采樣頻率為fs＝fc/2N的采樣信號。
6.如權(quán)利要求
1所述的單片集成DAC，其特征在于-上述循環(huán)移位寄存器網(wǎng)絡(luò)(Sn)是一個反饋式第三移位寄存器(Sr3)，由2N+1個移位級組成，其級數(shù)與輸入端個數(shù)相同，也與輸出端個數(shù)相同，-上述二進(jìn)制輸入信號(Ed)的位數(shù)為N+1，-上述反饋式第三移位寄存器(Sr3)中移位級的個數(shù)等于時鐘頻率(fc)與采樣頻率(f3)之比的2N+1倍。-在采樣信號的控制下，向上述反饋式第三移位寄存器(Sr3)寫入的上述過程的以下述方式交替實現(xiàn)-在一個采樣周期內(nèi)，向上述第三移位寄存器(Sr3)的第一部分寫入的內(nèi)容是根據(jù)輸入信號(Ed)的MSB(最高有效位)值確定的或全高(H)或全低(L)電平，而隨著MSB點的消失，寫入上述第三移位寄存器(Sr3)另一半的是輸入信號(Ed)的溫度計代碼，-在另一個采樣周期內(nèi)，除非在輸入信號(Ed)中出現(xiàn)MSB跳變，上述第三移位寄存器(Sr3)的第一部分和第二部分都在第一個采樣周期內(nèi)容基礎(chǔ)上互相交換寫入。
7.如權(quán)利要求
6所述的單片集成DAC，其特征在于向上述第三移位寄存器(Sr3)的兩半部分交替寫入是通過縱橫式開關(guān)實現(xiàn)的。
8.如權(quán)利要求
7和權(quán)利要求
5的所述單片集成DAC，其特征在于-在上述縱橫式開關(guān)(Ks)的第一個輸入端(E1)連接的是輸入信號(Ed)的MSB信號，而在其第二個輸入端(E2)連接的是上述比較器(Km)的輸出信號，隨著MSB點的消失，(N+1)位輸入信號(Ed)的N位就是送入上述比較器(Km)的被減數(shù)輸入端(A)，-上述縱橫式開關(guān)(Ks)的第一個輸出端連接到一個第一移位寄存器(Sr1)的串行輸入端(In)，而該第一移位寄存器(Sr1)的2N個輸出則連接到上述第三移位寄存器(Sr3)的第一半部分的2N個輸入端，-上述縱橫式開關(guān)(Ks)的第二個輸出端連接到一個第二移位寄存器(Sr2)的串行輸入端(In)，而該第二移位寄存器(Sr2)的2N個輸出則連接到上述第三移位寄存器(Sr3)的第二半部分的2N個輸入端，-上述第三移位寄存器(Sr2)并行讀入上述第一和上述第二移位寄存器(Sr1、Sr2)內(nèi)容，是由上述第三級移位寄存器(Sr3)選通輸入端(Ld)上的采樣信號進(jìn)行控制的。
專利摘要
在所給出的單片集成數(shù)模轉(zhuǎn)換器中，利用了循環(huán)電流源控制(動態(tài)元件匹配)的眾所周知的原理，在將數(shù)字輸入信號轉(zhuǎn)換為包含對應(yīng)輸入信號數(shù)值(所謂溫度計代碼)的基本二進(jìn)制狀態(tài)序列的代碼之后，在有選擇的意義上，對尺寸盡可能相同的電流源(Qn)的位開關(guān)進(jìn)行循環(huán)控制，由此就有可能在單片集成數(shù)模轉(zhuǎn)換器的制造中，抵消掉電流源加工的誤差和處理的差異。
文檔編號H03M1/06GK87104990SQ87104990
公開日1988年2月3日 申請日期1987年7月20日
發(fā)明者索恩克·梅加爾德, 烏爾里奇·休斯 申請人:德國國際電話電報工業(yè)有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan