專利名稱：一種數(shù)字鎖相環(huán)的制作方法
技術領域：
本實用新型涉及一種數(shù)字鎖相環(huán)。
背景技術：
目前采用硬件實現(xiàn)的數(shù)字鎖相環(huán)一般需要一個比所需鎖定信號的頻率高很多的高頻時鐘作為參考頻率。如圖3所示是一種用現(xiàn)有技術實現(xiàn)的數(shù)字鎖相環(huán)，包括數(shù)字鑒相器31、數(shù)字環(huán)路濾波器32以及數(shù)字控制振蕩器33。其基本思想是利用高頻時鐘來鎖相，高頻時鐘的頻率決定了鎖相的精度，鎖定后兩個時鐘信號的相位差最大為高頻時鐘信號周期。電路通過不斷調整數(shù)字控制振蕩器33輸出時鐘的相位，使其向輸入時鐘的相位對齊。
在此主要介紹在數(shù)字鑒相器31中如何使用高頻時鐘，使用觸發(fā)器實現(xiàn)鑒相功能的數(shù)字鑒相器的原理圖如圖4所示，其工作原理如圖5所示。
如圖4所示，數(shù)字鑒相器包括觸發(fā)器41和計數(shù)器42，圖4中u3為輸入頻率信號，u4為從數(shù)字控制振蕩器返回的頻率信號。兩個信號分別接入觸發(fā)器41的置位(S)端，復位(R)端。輸出信號Q41的高電平與兩輸入信號相位相關。而這一輸出信號控制后面的計數(shù)器42的計數(shù)。如圖5所示該數(shù)字鑒相器的工作原理，計數(shù)器42每次在的u3上升沿被復位，計數(shù)器42的輸出N42為與兩輸入信號的相位差成比例的數(shù)據(jù)信號。高頻時鐘作為計數(shù)器42的計數(shù)時鐘，輸入到計數(shù)器42的時鐘端Clk。數(shù)字鑒相器的鑒相精度取決于高頻時鐘的頻率，一般高頻時鐘的頻率要比需鎖定相位時鐘的頻率高很多。
該高頻時鐘一般通過內部時鐘發(fā)生電路產生或通過外灌輸入，若采用內部時鐘發(fā)生電路產生則增加了設計的難度，同時增加了芯片的面積和功耗，若采用外灌輸入則降低了芯片的集成度，同時由于外灌輸入的時鐘頻率不能達到很高，鎖相精度也會受到影響。

發(fā)明內容
本實用新型的目的是提供一種數(shù)字鎖相環(huán)，利用延時單元來產生高頻脈沖信號，從而避免使用高頻時鐘。
為了達到上述目的，本實用新型采用如下技術方案一種數(shù)字鎖相環(huán)，包括延時單元組，延時單元組的輸入為基準時鐘信號u1，該延時單元組包括數(shù)個級聯(lián)的延時單元，每一個延時單元包括一個延時器和一個狀態(tài)控制器，所述延時器的輸出端連接到本延時單元的狀態(tài)控制器的輸入端以及下級延時單元的延時器的輸入端，所述各級延時單元的狀態(tài)控制器的輸出端都相連；倒相器，倒相器的輸入端與所述各級延時單元的狀態(tài)控制器的輸出端相連；多路選擇器，多路選擇器的輸入端與所述倒相器的輸出端以及所述各級延時單元的狀態(tài)控制器的輸出端相連；第一觸發(fā)器，第一觸發(fā)器的輸入端與所述多路選擇器的輸出端相連，其時鐘輸入信號為相位參考時鐘u2；延時器，延時器的輸入端與所述多路選擇器的輸出端相連；第二觸發(fā)器，第二觸發(fā)器的輸入端與所述延時器的輸出端相連，其時鐘輸入信號為相位參考時鐘u2；相位比較器，相位比較器的輸入端與所述第一觸發(fā)器的輸出端以及所述第二觸發(fā)器的輸出端相連，其輸出端與所述多路選擇器的輸入端相連；計數(shù)器，計數(shù)器的輸入端與所述相位比較器的輸出端相連；譯碼電路，譯碼電路的輸入端與所述計數(shù)器的輸出端相連，其輸出端與所述延時單元組中的各級延時單元的狀態(tài)控制器的輸入端相連；由于采用了上述技術方案，本實用新型的數(shù)字鎖相環(huán)避免使用高頻時鐘，大大減小了芯片的設計難度，節(jié)約了芯片的面積，降低了芯片的成本，同時也保證了芯片的集成度和鎖相的精度。


圖1是本實用新型的數(shù)字鎖相環(huán)的結構框圖；圖2是本實用新型的數(shù)字鎖相環(huán)的工作原理圖；
圖3是現(xiàn)有技術的數(shù)字鎖相環(huán)的結構框圖；圖4是現(xiàn)有技術的數(shù)字鑒相器的結構框圖；圖5是現(xiàn)有技術的數(shù)字鑒相器的工作原理圖。
具體實施方式
以下結合附圖進一步說明一下本實用新型的技術方案。
圖1是本實用新型的一個實施例，如圖1所示，該數(shù)字鎖相環(huán)包括延時單元組11、倒相器12、多路選擇器13、第一觸發(fā)器14、第二觸發(fā)器15、延時器16、相位比較器17、計數(shù)器18、譯碼電路19；延時單元組11取代了現(xiàn)有技術中的高頻時鐘，在本實用新型的數(shù)字鎖相環(huán)中，由延時單元組11來產生高頻的脈沖信號。其輸入為基準時鐘信號u1，該延時單元組11包括數(shù)個級聯(lián)的延時單元，每一個延時單元包括一個延時器和一個狀態(tài)控制器，這里使用的延時器是由兩級非門構成的延時電路，狀態(tài)控制器是三態(tài)門電路，延時器的輸出端連接到本延時單元的三態(tài)門的輸入端以及下級延時單元的延時器的輸入端，見圖1，延時器111和三態(tài)門112構成了第一級延時單元，延時器111的輸出端連接到三態(tài)門112的輸入端和下級延時單元的延時器113的輸入端，各級延時單元的三態(tài)門的輸入端都與譯碼電路19的輸出端相連，它們的輸出端都相連，從圖1中可見，由于各個三態(tài)門的導通或關閉由譯碼電路控制，所以只要譯碼電路控制導通某一個三態(tài)門而關閉其他的三態(tài)門，就可以得到相應延時路徑即相應延時量的時鐘信號。
延時單元組11輸出的時鐘信號(圖中記為A)分為兩路，一路直接輸入到多路選擇器13的輸入端，另一路經過一個倒相器12后再輸入到多路選擇器13的輸入端。多路選擇器13的輸入端還與相位比較器17的輸出端en_mux相連，并根據(jù)en_mux來選擇一路信號作為輸出信號(圖中記為B)。
多路選擇器13的輸出信號也分兩路，一路輸入到第一觸發(fā)器14的輸入端，此處第一觸發(fā)器14為D觸發(fā)器，信號輸入到觸發(fā)器的D輸入端，另一路通過延時器16以后再輸入到第二觸發(fā)器15的輸入端(圖中記為C)，此處延時器16是由兩級非門構成的延時電路，第二觸發(fā)器15是D觸發(fā)器，信號輸入到觸發(fā)器的D輸入端。兩個觸發(fā)器的時鐘信號輸入均為相位參考時鐘u2，此處，u2是一個與基準時鐘信號u1同頻率的時鐘信號，由于u2連接到兩個D觸發(fā)器的時鐘端，故兩個D觸發(fā)器的輸出結果是按照u2的頻率對B、C兩點采樣的結果，兩個D觸發(fā)器的輸出結果Q14和Q15均輸出到相位比較器17的輸入端。
相位比較器17將相位參考時鐘u2與B、C兩點的相位進行比較，其輸出en_mux連接到多路選擇器13作為多路選擇器13的選通輸入信號，其輸出add_en和sub_en連接到計數(shù)器18控制計數(shù)器值的加減，其復位輸入為Reset。
計數(shù)器18的輸出端與譯碼電路19的輸入端相連。
譯碼電路19的輸出端連接到延時單元組11的各級延時單元的三態(tài)門的輸入端。
其工作原理如圖2所示。u2與B、C兩點的相位關系存在4種情況1)u2的相位超前于B、C兩點的相位，則兩個D觸發(fā)器的輸出都為低，相位比較器17將sub_en設為高，add_en設為低，使計數(shù)器18的值減1，計數(shù)器18的結果輸入到譯碼器19譯碼后，使當前導通的三態(tài)門n關閉，并使三態(tài)門n-1導通，即減少一個延時單元，從而使B、C兩點的相位提前。
2)若u2的相位超前于B而落后于C，則上面的D觸發(fā)器輸出為高，下面D觸發(fā)器輸出為低。相位比較器使sub_en、add_en均為低，從而保持計數(shù)器18的值不變。相位鎖定。
3)若u2的相位落后于B、C兩點的相位，則兩個D觸發(fā)器的輸出都為高，相位比較器17使sub_en為低、add_en為高，使計數(shù)器18的值加1，計數(shù)器18的結果輸入到譯碼器19譯碼后，使當前導通的三態(tài)門n關閉，并使三態(tài)門n+1導通，即增加一個延時單元，從而使B、C兩點的相位后移。
4)若u2的相位與B、C兩點的相位反相，則上面的D觸發(fā)器輸出為低，下面D觸發(fā)器輸出為高。相位比較器17使en_mux為高，控制多路選擇器12選擇輸出A點的反相信號(即通過倒相器的那一路信號)，加快電路的收斂速度，重新開始相位跟蹤。
本實施例中的相位比較器17、計數(shù)器18和譯碼電路19都是純數(shù)字邏輯電路，可以由多種方式實現(xiàn)，根據(jù)不同的精度要求，可以采用不同位數(shù)的計數(shù)器和譯碼器。
權利要求1.一種數(shù)字鎖相環(huán)，其特征在于，包括延時單元組(11)，延時單元組(11)的輸入為基準時鐘信號u1，該延時單元組包括數(shù)個級聯(lián)的延時單元，每一個延時單元包括一個延時器和一個狀態(tài)控制器，所述延時器的輸出端連接到本延時單元的狀態(tài)控制器的輸入端以及下級延時單元的延時器的輸入端，所述各級延時單元的狀態(tài)控制器的輸出端都相連；倒相器(12)，倒相器(12)的輸入端與所述各級延時單元的狀態(tài)控制器的輸出端相連；多路選擇器(13)，多路選擇器(13)的輸入端與所述倒相器(12)的輸出端以及所述各級延時單元的狀態(tài)控制器的輸出端相連；第一觸發(fā)器(14)，第一觸發(fā)器(14)的輸入端與所述多路選擇器(13)的輸出端相連，其時鐘輸入信號為相位參考時鐘u2；延時器(16)，延時器(16)的輸入端與所述多路選擇器(13)的輸出端相連；第二觸發(fā)器(15)，第二觸發(fā)器(15)的輸入端與所述延時器(16)的輸出端相連，其時鐘輸入信號為相位參考時鐘u2；相位比較器(17)，相位比較器(17)的輸入端與所述第一觸發(fā)器(14)的輸出端以及所述第二觸發(fā)器(15)的輸出端相連，其輸出端與所述多路選擇器(13)的輸入端相連；計數(shù)器(18)，計數(shù)器(18)的輸入端與所述相位比較器(17)的輸出端相連；譯碼電路(19)，譯碼電路(19)的輸入端與所述計數(shù)器(18)的輸出端相連，其輸出端與所述延時單元組(11)中的各級延時單元的狀態(tài)控制器的輸入端相連；
2.如權利要求1所述的數(shù)字鎖相環(huán)，其特征在于，所述延時單元組(11)中的延時器是由兩級非門構成的延時電路。
3.如權利要求1所述的數(shù)字鎖相環(huán)，其特征在于，所述狀態(tài)控制器是三態(tài)門電路。
4.如權利要求1所述的數(shù)字鎖相環(huán)，其特征在于，所述延時器(16)是由兩級非門構成的延時電路。
5.如權利要求1所述的數(shù)字鎖相環(huán)，其特征在于，所述第一觸發(fā)器(14)和所述第二觸發(fā)器(15)是D觸發(fā)器。
6.如權利要求1所述的數(shù)字鎖相環(huán)，其特征在于，所述基準時鐘信號u1與相位參考時鐘u2是同頻率的。
專利摘要一種數(shù)字鎖相環(huán)，包括延時單元組，其輸入為基準時鐘信號u1，該延時單元組包括數(shù)個級聯(lián)的延時單元，每一個延時單元包括一個延時器和一個狀態(tài)控制器；倒相器，其輸入端與各級延時單元的狀態(tài)控制器的輸出端相連；多路選擇器，其輸入端與倒相器的輸出端以及各級延時單元的狀態(tài)控制器的輸出端相連；第一觸發(fā)器，其輸入端與多路選擇器的輸出端相連；延時器，其輸入端與多路選擇器的輸出端相連；第二觸發(fā)器，其輸入端與延時器的輸出端相連；相位比較器，其輸入端與第一觸發(fā)器以及第二觸發(fā)器的輸出端相連，其輸出端與多路選擇器的輸入端相連；計數(shù)器，其輸入端與相位比較器的輸出端相連；譯碼電路，其輸入端與計數(shù)器的輸出端相連，其輸出端與延時單元組中的各級延時單元的狀態(tài)控制器的輸入端相連。
文檔編號H03L7/06GK2606494SQ0322926
公開日2004年3月10日 申請日期2003年3月7日 優(yōu)先權日2003年3月7日
發(fā)明者陳良生 申請人:上海華虹集成電路有限責任公司