專利名稱：提高速度并降低電流消耗的鎖存結構與系統(tǒng)的制作方法
技術領域：
本發(fā)明一般涉及電子鎖存器。
所附權利要求具體列出了本發(fā)明的諸新特征。通過下面結合附圖的詳述，將很好地理解本發(fā)明。
具體地說，鎖存器20包括差分放大器25、第一與第二隔離晶體管27與28的交叉耦合對26、第一與第二鎖存晶體管31與32的交叉耦合對30，以及第一與第二限流晶體管35與36對34。隔離晶體管27與28具有第一電流端子(如源)37和第二電流端子38(如漏)，鎖存晶體管31與32有集電極39。限流晶體管35與36耦接在各自一個第二電流端子38與各自一個集電極39之間。差分放大器25耦接在差分輸入口22與第一電流端子37之間，響應于輸入信號Sin提供差分信號，如差分電流40。
鎖存器20還包括第一和第二開關43與44的對42(如用金屬氧化物半導體(MOS)晶體管實現(xiàn))，較佳地包括響應于指令口23鎖存指令信號Sltchcmd的第一和第二短路晶體管45與46中的至少一個。第一和第二開關43與44耦接第一電流端子37，第一短路晶體管45耦接在諸第二電流端子38之間，第二短路晶體管46耦接在諸集電極39之間。
鎖存器20還包括控制器48，它接收來自至少一個第二電流端子38的檢測信號Ssns，并據(jù)此向限流晶體管35和36提供控制信號Scntrl。響應于任一控制信號Scntrl，相應限流晶體管35或36的阻抗從低的獲取阻抗增至更大的鎖存器阻抗。
在操作成獲取模式時，限流晶體管35與36都呈現(xiàn)其低獲取阻抗，而鎖存器指令信號Sltchcmd所處的狀態(tài)使第一與第二開關43與44斷開，令短路晶體管45和46分別在第二電流端子38之間和集電極39之間呈現(xiàn)低的短路阻抗。
隔離晶體管27與28和鎖存晶體管31與32的交叉耦合，響應于差分電流40而提供正反饋，促使鎖存晶體管進入雙穩(wěn)定之一(在第一態(tài)中，鎖存晶體管31導通，鎖存晶體管32截止；在第二態(tài)中，鎖存晶體管31截止，鎖存晶體管32導通)。但在獲取模式中，短路晶體管45和46低的短路阻抗幾乎消除了反饋信號，因而阻止鎖存晶體管31和32移入任一穩(wěn)態(tài)。此外，第一和第二開關43與44不提供支持任一穩(wěn)態(tài)的電流。
當鎖存指令信號Sltchcmd變成接通第一與第二開關43與44并令短路晶體管45與46從其低的短路阻抗轉換到更大的隔離阻抗的狀態(tài)時，就啟動了鎖存工作模式。相應地，鎖存器的交叉耦合反饋過程開始，在發(fā)出鎖存指令信號Sltchcmd的時刻，迅速地使鎖存器進入由差分電流40指示的穩(wěn)態(tài)。
在指示的鎖存器中，鎖存晶體管31和32中的一個導通，另一個截止，隔離晶體管37和38中的一個導通，另一截止。雖然集電極39之間相應的差信號(鎖存態(tài)中)是低電平信號(如0.5伏量級)，但是第二電流端子38之間的差信號基本上為軌對軌信號(如幅值幾乎為VDD與接地之差)。即第二電流端子38之間的檢測信號Ssns是設置在差分輸出口24作為輸出信號Sout的CMOS電平信號。
控制器48配置成對這些CMOS檢測信號Ssns作出響應，響應時，向限流晶體管(35或36)提供至少一個合適的控制信號Scntrl，而限流晶體管處于在指示的鎖存態(tài)中導通的鎖存晶體管(31或32)的基極通路中?？刂菩盘朣cntrl的幅值經(jīng)選擇，使該限流晶體管的鎖存阻抗限制“導通”的鎖存晶體管飽和。
就是說，指示的穩(wěn)態(tài)由取自第一和第二開關43與44中相應一個的基極電流支持，但該“導通”鎖存晶體管的這一基極電流經(jīng)限制，使它足以將相應的集電極幾乎保持于較低的電源軌，卻可防止鎖存晶體管趨于強飽和。由于隔離晶體管27和28中相應的一個在該鎖存態(tài)中截止，故該晶體管鎖存的集電極電流幾乎為零。
像任何電子結構一樣，寄生電容必然與信號輸出口24相關聯(lián)，因此，鎖存器20的再生時間常數(shù)正比于該寄生電容除以鎖存晶體管31與32的跨導。由于雙極結型晶體管的跨導正比于其集電極電流，故它們通常比其它晶體管提供低得多的時間常數(shù)。
因此，本發(fā)明的鎖存器結構具有若干重要的鎖存特征。首先，它們提供了各種CMOS系統(tǒng)所希望的CMOS電平輸出信號Sout，而且由于交叉耦合的雙極結型鎖存晶體管驅(qū)動鎖存器的再生反饋，所以提高了它們的鎖存速度。所有其它晶體管都是低電流CMOS晶體管，故減少了鎖存器的電流消耗。由于電流取自對應于“截止”隔離晶體管(27或28)壓降的開關(43與44)，所以電流消耗進一步降到幾乎為零，而且對“導通”的鎖存晶體管限制了基極電流，使之保持脫離強飽和。鎖存器從鎖存模式的恢復時間改善了，取自電源的電流(鎖存模式期間)明顯減少。
由于控制器48直到檢測信號Ssns基本上改變了其CMOS電平態(tài)才施加合適的控制信號Scntrl，所以也提高了鎖存器的速度。這樣，把全部基極電流供給鎖存晶體管31和32，直到它們進入其穩(wěn)態(tài)之一。因此，相應的限流晶體管(35或36)的阻抗響應于CMOS電平檢測信號Ssns轉換到其更大的鎖存阻抗，從而限制了“導通”鎖存晶體管的飽和。反之，若檢測信號Ssns取自集電極39，由于限流晶體管35和36中響應的一個要在完成鎖存過程之前開始限制基極電流，就會減慢鎖存過程。
圖2示出

圖1控制器48內(nèi)結構的實施例50。該例中，擴展器包括檢測器52，它用于檢測第二電流端子38(也示于圖1)上的CMOS電平檢測信號Ssns，作為響應，把開關53從獲取位置54A移到鎖存位置54L。該例還包括提供控制信號Scntrl各別電平的發(fā)生器56。
在獲取位置54A，控制信號Scntrl是VDD，把相應的限流晶體管36置于其低獲取阻抗。在鎖存位置54L，應用來自發(fā)生器56的控制信號Scntrl，限流晶體管36的阻抗從其低獲取阻抗轉換到其更大的鎖存阻抗。選擇好來自發(fā)生器56的控制信號，使鎖存阻抗能限制相應的“導通”鎖存晶體管(圖1的31或32)飽和。
為進一步限制本發(fā)明的諸鎖存器實施例的電流消耗，檢測器52、開關53和發(fā)生器56最好用各種普通CMOS結構實現(xiàn)(如CMOS倒相器與傳輸門電路)。盡管控制器實施例50按耦合到限流晶體管36的第二電流端子38上的檢測信號Ssns控制該晶體管，但要著重指出，也可把控制器實施例50構成按相對一個第二電流端子控制該限流晶體管，因為一個電流端子的狀態(tài)與另一個的狀態(tài)直接相對。
在應用大量鎖存器的系統(tǒng)中，本發(fā)明諸鎖存器實施例減少電流消耗尤其重要。如圖3示出的閃頻模/數(shù)轉換器(ADC)60，用于把輸入口62的模擬輸入信號Sin轉換成輸出口64的數(shù)字輸出信號Sout。ADC60包括取樣器66、比較器68、鎖存器70和編碼器72。
電阻分壓器(Ladder)74提供參考信號Sref，響應于輸入信號Sin(可以是差分信號)與時序信號Ts，取樣器66提供取樣信號Ssmpl。比較器把各取樣信號與參考信號比較，提供限定相對于參考信號的取樣狀態(tài)的判斷信號Sdcsn。
響應于鎖存指令信號Sltchcmd(在圖1中也示于指令口23)，鎖存器70提供鎖存的輸出信號Sltchd，它對應于判斷信號Sdesn在鎖存指令信號Sltchcmd時刻的狀態(tài)。然后把鎖存的輸出信號Sltchd轉換成各種數(shù)字輸出信號格式，如N位二進制輸出或格雷碼二進制輸出。
雖然本發(fā)明諸鎖存器實施例主要作取樣處理，但閃頻ADC60最好包括取樣器66，使比較器68能處理保持信號而不是變化的信號。由于ACD60可能含大量鎖存器，故應用本發(fā)明諸鎖存器實施例可以明顯減少電流消耗。
本文描述的本發(fā)明諸實施例用于示例，很容易設想出各種修正、變化和重新配置方法而獲得幾乎同等的效果，所有這些都落在所附權利要求對本發(fā)明限定的精神與范圍內(nèi)。
權利要求
1.在一種響應于鎖存指令信號(23)從獲取模式轉換到鎖存模式的鎖存器中，具有帶第一和第二電流端子(37，38)的交叉耦合的第一和第二隔離晶體管(27，28)，所述第一電流端子耦合成接收差分輸入信號，交叉耦合的第一和第二鎖存晶體管(31，32)設置了集電極(39)，第一和第二限流晶體管(35，36)耦接在各自一個所述第二電流端子與各自一個所述集電極之間，而且各自響應于各自一個控制信號Scntrl而提供從獲取阻抗轉換到更大鎖存阻抗的阻抗；其特征在于，改進包括至少一個開關(43，44)耦接成按所述鎖存指令信號向所述第一電流端子提供電流；和響應于互補金屬氧化物半導體(CMOS)信號的控制器(48)，被耦合成接收來自至少一個所述第二電流端子的CMOS電平檢測信號Ssns，作為響應，提供至少一個所述控制信號Scntrl。
2.權利要求1的鎖存器，其特征在于，還包括分別耦接在所述第二電流端子之間和所述集電極之間的第一和第二短路晶體管(45，46)中的至少一個，而且各自按所述鎖存指令信號從短路阻抗轉換到更大的隔離阻抗。
3.權利要求1的鎖存器，其特征在于，所述控制器包括控制信號發(fā)生器(56)，提供的所述控制信號Scntrl對應于任一所述限流晶體管中的鎖存阻抗，限制各自一個所述鎖存晶體管飽和；和檢測器(52)，響應于來自各自一個所述第二電流端子的所述CMOS電平檢測信號Ssns，使所述控制信號Scntrl耦合至各自一個所述限流晶體管。
4.在一種響應于鎖存指令信號(23)從獲取模式轉換到鎖存模式的鎖存器中，具有帶第一和第二電流端子(37，38)的交叉耦合的第一和第二隔離晶體管(27，28)，所述第一電流端子耦合成接收差分輸入信號，交叉耦合的第一和第二鎖存晶體管(31，32)設置了集電極(39)，第一和第二限流晶體管(35，36)耦接在各自一個所述第二電流端子與各自一個所述集電極之間，而且各自響應于各自一個控制信號Scntrl而提供從獲取阻抗轉換到更大鎖存阻抗的阻抗；其特征在于，改進包括分別耦接在所述第二電流端子之間和所述集電極之間的第一和第二短路晶體管(45，46)中的至少一個，而且各自按所述鎖存指令信號從短路阻抗轉換到更大的隔離阻抗；和響應于互補金屬氧化物半導體(CMOS)信號的控制器(48)，被耦合成接收來自至少一個所述第二電流端子的CMOS電平檢測信號Ssns，作為響應，提供至少一個所述控制信號Scntrl。
5.權利要求4的鎖存器，其特征在于，還包括至少一個開關(43，44)，所述開關耦接成按所述鎖存指令信號向所述第一電流端子提供電流。
6.權利要求4的鎖存器，其特征在于，所述控制器包括控制信號發(fā)生器(56)，提供的所述控制信號Scntrl對應于任一所述限流晶體管中的鎖存阻抗，限制各自一個所述鎖存晶體管飽和；和檢測器(52)，響應于來自各自一個所述第二電流端子的所述CMOS電平檢測信號Ssns，使所述控制信號Scntrl耦合至各自一個所述限流晶體管。
7.在一種按鎖存指令信號(23)把模擬輸入信號轉換成相應數(shù)字輸出信號的模/數(shù)轉換器中，具有帶第一與第二電流端子(27，28)，所述第一電流端子耦合成接收差分輸入信號，交叉耦合的第一和第二鎖存晶體管(31，32)設置了集電極，以及各自耦接在各自一個所述第二電流端子與各自一個所述集電極之間的第一和第二限流晶體管(35，36)，響應于各自一個控制信號Scntrl，它們各自提供從獲取阻抗轉換到更大鎖存阻抗的阻抗；其特征在于，改進包括提供所述模擬輸入信號樣本的取樣器(86)；提供多個參考信號的電阻分壓器(74)；按所述樣本與所述參考信號產(chǎn)生比較信號的比較器(68)；按所述比較信號與所述鎖存指令信號提供鎖存輸出信號的鎖存器(70)；和按所述鎖存輸出信號產(chǎn)生所述數(shù)字輸出信號的編碼器(72)；其中各所述鎖存器按所述鎖存指令信號從獲取模式轉換到鎖存模式，而且包括a)至少一個開關(43，44)，耦合成按所述鎖存指令信號向所述第一電流端子提供電流；和b)響應于互補金屬氧化物半導體(CMOS)信號的控制器(48)，耦合成接收來自至少一個所述第二電流端子的CMOS電平檢測信號Ssns，作為響應，提供至少一個所述控制信號Scntrl。
8.權利要求7的轉換器，其特征在于，還包括分別耦合在所述第二電流端子之間和所述集電極之間的第一和第二短路晶體管(45，46)中的至少一個，并且各自按所述鎖存指令信號從短路阻抗轉換到更大的隔離阻抗。
9.權利要求7的轉換器，其特征在于，所述控制器包括控制信號發(fā)生器(56)，提供的所述控制信號Scntrl對應于任一所述限流晶體管中的鎖存阻抗，限制各自一個所述鎖存晶體管飽和；和檢測器(52)，響應于來自各自一個所述第二電流端子的所述CMOS電平檢測信號Ssns，使所述控制信號Scntrl耦合至各自一個所述限流晶體管。
10.在一種按鎖存指令信號(23)把模擬輸入信號轉換成相應數(shù)字輸出信號的模/數(shù)轉換器中，具有帶第一與第二電流端子(27，28)，所述第一電流端子耦合成接收差分輸入信號，交叉耦合的第一和第二鎖存晶體管(31，32)設置了集電極，以及各自耦接在各自一個所述第二電流端子與各自一個所述集電極之間的第一和第二限流晶體管(35，36)，響應于各自一個控制信號Scntrl，它們各自提供從獲取阻抗轉換到更大鎖存阻抗的阻抗；其特征在于，改進包括提供所述模擬輸入信號樣本的取樣器(86)；提供多個參考信號的電阻分壓器(74)；按所述樣本與所述參考信號產(chǎn)生比較信號的比較器(68)；按所述比較信號與所述鎖存指令信號提供鎖存輸出信號的鎖存器(70)；和按所述鎖存輸出信號產(chǎn)生所述數(shù)字輸出信號的編碼器(72)；其中各所述鎖存器按所述鎖存指令信號從獲取模式轉換到鎖存模式，而且包括a)分別耦合在所述第二電流端子之間和所述集電極之間的第一和第二短路晶體管(45，46)中的至少一個，并各自按所述鎖存指令信號從短路阻抗轉換到更大的隔離阻抗；和b)響應于互補金屬氧化物半導體(CMOS)信號的控制器(48)，耦合成接收來自至少一個所述第二電流端子的CMOS電平檢測信號Ssns，作為響應，提供至少一個所述控制信號Scntrl。
11.權利要求10的轉換器，其特征在于，還包括至少一個耦合成按所述鎖存指令信號向所述第一電流端子提供電流的開關(43，44)。
12.權利要求10的轉換器，其中所述控制器包括控制信號發(fā)生器(56)，提供的所述控制信號Scntrl對應于任一所述限流晶體管中的鎖存阻抗，限制各自一個所述鎖存晶體管飽和；和檢測器(52)，響應于來自各自一個所述第二電流端子的所述CMOS電平檢測信號Ssns，使所述控制信號Scntrl耦合至各自一個所述限流晶體管。
全文摘要
揭示的鎖存器結構(20)和系統(tǒng)(60)，既能提高鎖存速和降低鎖存器電流消耗，又能提供互補金屬氧化物半導體(CMOS)電平鎖存信號。它們用雙極結型結構和CMOS結構實現(xiàn)，配置成按CMOS電平檢測信號S
文檔編號H03K3/356GK1469390SQ03142748
公開日2004年1月21日 申請日期2003年6月6日 優(yōu)先權日2002年6月6日
發(fā)明者C·D·狄龍, L·A·辛格, C D 狄龍, 辛格 申請人:模擬設備股份有限公司