專利名稱：輸出電壓可隨輸入電壓快速且準確變化的放大電路裝置的制作方法
技術領域：
本發(fā)明涉及放大器電路的技術領域，尤其指一種輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置。
背景技術：
公知的互補式金氧半導體A類、AB類運算放大器的輸出如圖1及圖2所示，當輸入電壓由低電位(VSS+2V2V)變?yōu)楦唠娢?VDD10V)或高電位變?yōu)榈碗娢粫r，A類運算放大器的輸出電壓雖沒有過激(overshooting)現象，但A類運算放大器的輸出電壓卻需較長時間以由低電位變成高電位或由高電位變成低電位，此會限制A類運算放大器的工作頻率。
而AB類運算放大器的輸出電壓雖可在較短時間內隨輸入電壓變成低電位或高電位，但其輸出電壓具有過激(overshooting)現象，容易在電路中產生雜訊(Noise)，由此可知，公知的放大器電路實有予以改進的必要。

發(fā)明內容
本發(fā)明的目的在于提供一種輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置，其具有電壓上拉及電壓下拉的功能，可使其輸出電壓可快速隨著輸入電壓而變化。
本發(fā)明的另一目的在于提供一種輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置，其具有電壓上拉切換及電壓下拉切換的功能，可加速輸出電壓的上升或下降并避免過激(overshooting)現象。
為實現上述目的，本發(fā)明提供的一種輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置，其主要包括一A類放大器；一電壓上拉切換準位電路，其產生一上拉切換準位；
一電壓上拉電路，用以對該A類放大器的輸出進行電壓上拉；一電壓上拉切換電路，比較該A類放大器的輸出電壓與該上拉切換準位，以當該A類放大器的輸出電壓低于該上拉切換準位時，驅動該電壓上拉電路來對該A類放大器的輸出進行電壓上拉；一電壓下拉切換準位電路，其產生一下拉切換準位；一電壓下拉電路，用以對該A類放大器的輸出進行電壓下拉；以及一電壓下拉切換電路，比較該A類放大器的輸出電壓與該下拉切換準位，以當該A類放大器的輸出電壓超過該下拉切換準位時，驅動該電壓下拉電路來對該A類放大器的輸出進行電壓下拉。
所述的A類放大電路裝置，該電壓上拉切換準位電路由兩NMOS晶體管所形成的差動輸入端來提供該上拉切換準位。
所述的A類放大電路裝置，該電壓下拉切換準位電路由兩NMOS晶體管所形成的差動輸入端以提供該下拉切換準位。
所述的A類放大電路裝置，當該A類放大器的輸出電壓大于該上拉切換準位時，該電壓上拉切換電路將該電壓上拉電路關閉。
所述的A類放大電路裝置，當該A類放大器的輸出電壓小于該下拉切換準位時，該電壓下拉切換電路將該電壓下拉電路關閉。
所述的A類放大電路裝置，該電壓上拉電路由一PMOS晶體管所構成，以當該電壓上拉電路被驅動時，該晶體管被導通，而將該A類放大器的輸出電壓上拉。
所述的A類放大電路裝置，電壓下拉電路由一NMOS晶體管所構成，以當該電壓下拉電路被驅動時，該晶體管被導通，而將該A類放大器的輸出電壓下拉。
所述的A類放大電路裝置，還包含一偏壓電路以提供電路工作所需的直流偏壓。


為進一步了解本發(fā)明的結構、特征及其目的，以附圖及較佳具體實施例的詳細說明如后圖1及圖2為公知的互補式金氧半導體A、AB類運算放大器的輸出圖。
圖3為本發(fā)明的輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置的一較佳實施例方塊圖。
圖4為本發(fā)明的輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置的詳細電路圖。
圖5及圖6為本發(fā)明的輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置的工作時序圖。
具體實施例方式
圖3顯示本發(fā)明的輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置的一較佳實施例，其由一A類放大器10、一電壓上拉切換準位電路30、一電壓上拉切換電路20、一電壓下拉切換準位電路50、一電壓下拉切換電路40、一電壓上拉電路60、一電壓下拉電路70、以及一偏壓電路80所構成，其中，該A類放大器10可由一般的放大電路所構成，以提供放大電訊號的功能，該偏壓電路80則提供電路工作所需的直流偏壓。
前述電壓上拉切換準位電路30用以產生一上拉切換準位，而該電壓上拉切換電路20則比較該A類放大器10的輸出電壓與該上拉切換準位，以當該A類放大器10的輸出電壓低于該上拉切換準位時，驅動該電壓上拉電路60來對該A類放大器10的輸出進行電壓上拉，否則，關閉該電壓上拉電路60。該電壓下拉切換準位電路50則用以產生一下拉切換準位，該電壓下拉切換電路40則比較該A類放大器10的輸出電壓與該下拉切換準位，以當該A類放大器10的輸出電壓超過該下拉切換準位時，驅動該電壓下拉電路70來對該A類放大器10的輸出進行電壓下拉，否則，關閉該電壓下拉電路70。
圖4顯示本發(fā)明的可電壓上拉及電壓下拉的A類放大電路裝置的詳細電路圖，其中，該A類放大器10由MOS晶體管所構成該電壓上拉切換電路20由PMOS晶體管M5、M64、M19、M6以及NMOS晶體管M7、M8所構成，該晶體管M5、M64、M19、以及M6的源極連接至VLCD，晶體管M5的閘極、汲極以及晶體管M64的閘極連接至節(jié)點C，晶體管M64的汲極、晶體管M19的閘極、汲極以及晶體管M6的閘極連接至節(jié)點B，該節(jié)點B并連接至晶體管M13及M6的閘極，以控制晶體管M13及M6的導通與否。此外，NMOS晶體管M7及M8的源極連接至VSS，而晶體管M6的汲極連接至晶體管M7的閘極、汲極與M8的閘極，以控制晶體管M8的導通與否。
電壓上拉切換準位電路30產生一上拉切換準位X，以作為當該A類放大器的輸出電壓上拉時的上拉切換準位，其為由兩NMOS晶體管M1、M2所形成的差動輸入端所達成，晶體管M1的汲極連接至節(jié)點C，其源極連接至晶體管M36及M8的汲極，其閘極連接至輸出節(jié)點OUT，晶體管M2的汲極連接至節(jié)點B，其源極連接至晶體管M36及M8的汲極，其閘極連接至輸入節(jié)點IN+。
該電壓下拉切換電路40由PMOS晶體管M26、M27、M62、M28以及NMOS晶體管M31、M30所構成，該晶體管M26、M27、M62、以及M28的源極連接至VLCD，晶體管M28的閘極、汲極以及晶體管M62的閘極連接至節(jié)點F，晶體管M62的汲極、晶體管M27的閘極、汲極以及晶體管M26的閘極連接至節(jié)點D，該晶體管M26的汲極并連接至晶體管M31的閘極與汲極、與M30、M32的閘極，以控制晶體管M30、M32的導通與否。
而該電壓下拉切換準位電路50產生一下拉切換準位Y，以作為當該A類放大器的輸出電壓下拉時的下拉準位，其由兩NMOS晶體管M25、M29所形成的差動輸入端所達成，晶體管M25的汲極連接至節(jié)點D，其源極連接至晶體管M30及M34的汲極，其閘極連接至輸出節(jié)點OUT，晶體管M29的汲極連接至節(jié)點F，其源極連接至晶體管M30及M34的汲極，其閘極連接至輸入節(jié)點IN+。
該電壓上拉電路60由一PMOS晶體管M13所構成，其汲極連接輸出節(jié)點OUT，其源極連接VICD，當節(jié)點B的電壓因上拉切換電路開啟而降至低于VLCD減去一PMOS臨界電壓后，該晶體管M13導通，故輸出點電壓迅速往上拉。
該電壓下拉電路70由一NMOS晶體管M32所構成，其汲極連接輸出節(jié)點OUT，其源極連接VSS，當下拉切換電路開啟時，節(jié)點D的電壓往下降至低于VLCD減去一PMOS臨界電壓后，晶體管M26、M31導通，從而使得晶體管M32導通，故輸出點電壓迅速往下拉。
該偏壓電路80由一NMOS晶體管M49所構成，其閘極及汲極分連接至一電流源IQ6以形成一偏壓電路，故NMOS晶體管M36、M58、M56、M57、以及M34恒為導通狀態(tài)以產生對應電路所需的偏壓電流。
圖5及圖6顯示有關本發(fā)明的可電壓上拉及電壓下拉的A類放大器5的工作時序圖，本A類放大器可工作的輸入電壓范圍在VSS+1.2V到VLCD，在此范圍內，如圖5所示，在A類放大器10的輸入電壓由低電位VA上升為高電位VB時，當輸出電壓小于VB-X時(T1時段)，由電壓上拉電路60的上拉作用來加速A類放大器10的輸出電壓由低電位變?yōu)楦唠娢?，當輸出電壓大于VB-X時(T2時段)，則關閉電壓上拉電路60，以避免產生過激(overshooting)現象。而當A類放大器10的輸入電壓由高電位Vc下降為低電位VD時，若輸出電壓高于VD+Y時(T3時段)，由電壓下拉電路70的下拉作用以加速A類放大器的輸出電壓由高電位變?yōu)榈碗娢唬斴敵鲭妷旱陀赩D+Y時(T4時段)，則關閉電壓下拉電路70，以避免負向的過激(overshooting)現象發(fā)生。
在上述T1時段，A類放大器10的輸入電壓由低電位變?yōu)楦唠娢磺逸敵鲭妷篤out小于VB-X，晶體管M1、M5以及M64為關閉狀態(tài)，而M2以及M19為導通狀態(tài)，因此節(jié)點B的電壓被拉低，使得M13為導通狀態(tài)，故可加速A類放大器的輸出電壓由低電位變?yōu)楦唠娢?。在此同時，電壓上拉切換電路20的晶體管M6、M7同時會導通，使得M8也會暫時導通而提供額外的偏壓電流給電壓上拉切換準位電路30及電壓上拉切換電路20以加速這兩個電路的切換速度與提升電壓上拉電路60的上拉速度。
在上述T2時段，輸出電壓Vout大于VB-X，晶體管M1、M5以及M64由關閉狀態(tài)轉變?yōu)閷顟B(tài)，M2、M6、M7以及M19轉為關閉狀態(tài)，節(jié)點B的電壓被拉高至VLCD，使得M13轉為關閉狀態(tài)，而終止電壓的快速上拉作用。在此同時，晶體管M8也被關閉，以降低電壓上拉切換準位—電路30及電壓上拉切換電路20的偏壓電流。
在上述T3時段，A類放大器10的輸入電壓由高電位變?yōu)榈碗娢磺逸敵鲭妷篤out高于VD+Y，晶體管M29、M28以及M62為關閉狀態(tài)，而M25以及M27為導通狀態(tài)，因此節(jié)點D的電壓被拉低，使得M26、M31以及M32為導通狀態(tài)，故可加速A類放大器的輸出電壓由高電位被拉為低電位。在此同時，電壓下拉切換電路40的晶體管M30同時會暫時導通而提供額外的偏壓電流給電壓下拉切換準位電路50及電壓下拉切換電路40以加速這兩個電路的切換速度與提升電壓下拉電路70的下拉速度。
在上述T4時段，輸出電壓Vout低于VD+Y，晶體管M29、M28以及M62由關閉狀態(tài)轉變?yōu)閷顟B(tài)，M25以及M27轉為關閉狀態(tài)，節(jié)點D的電壓被拉高至VLCD，使得M26、M31以及M32轉為關閉狀態(tài)，而終止電壓的快速下拉作用。在此同時，晶體管M30也被關閉，以降低電壓下拉切換準位電路50及電壓下拉切換電路40的偏壓電流。
于上述電路中，因差動輸入電流iM1＝iM2，晶體管M1由關閉狀態(tài)變?yōu)閷顟B(tài)，其中iM1即為晶體管M1的iDS電流，iM2即為晶體管M2的iDS電流，故im1=unCox2WL(vGS-VT)2=unCox2W1L1(V1-Vr)2=]]>im2=unCox2WL(vGS-VT)2=unCox2W2L2(VDD-Vr)2]]>因晶體管的制程相同，所以晶體管M1及M2的μnCox亦相同，故只要調整晶體管M1通道寬度W1及長度L1比以及晶體管M2通道寬度W2及長度L2比，即可設定上拉切換準位X，同理，故只要調整晶體管M25通道寬度W25及長度L25比以及晶體管M29通道寬度W29及長度L29比，即可設定下拉切換準位Y。
由以上說明可知，本發(fā)明由電壓上拉電路60以及電壓下拉電路70，可使該A類放大器的輸出電壓可快速隨著輸入電壓而變化，同時由電壓上拉切換電路20以及電壓下拉切換電路40，而可避免過激(overshooting)。
應注意的是，上述實施例是為了便于說明而已，本發(fā)明所主張的權利范圍非僅限于上述實施例，而凡與本發(fā)明有關的技術構想，均屬于本發(fā)明的范疇。
權利要求
1.一種輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置，主要包括一A類放大器；一電壓上拉切換準位電路，其產生一上拉切換準位；一電壓上拉電路，用以對該A類放大器的輸出進行電壓上拉；一電壓上拉切換電路，比較該A類放大器的輸出電壓與該上拉切換準位，以當該A類放大器的輸出電壓低于該上拉切換準位時，驅動該電壓上拉電路來對該A類放大器的輸出進行電壓上拉；一電壓下拉切換準位電路，其產生一下拉切換準位；一電壓下拉電路，用以對該A類放大器的輸出進行電壓下拉；以及一電壓下拉切換電路，比較該A類放大器的輸出電壓與該下拉切換準位，以當該A類放大器的輸出電壓超過該下拉切換準位時，驅動該電壓下拉電路來對該A類放大器的輸出進行電壓下拉。
2.如權利要求1所述的A類放大電路裝置，其特征在于，該電壓上拉切換準位電路由兩NMOS晶體管所形成的差動輸入端來提供該上拉切換準位。
3.如權利要求1所述的A類放大電路裝置，其特征在于，該電壓下拉切換準位電路由兩NMOS晶體管所形成的差動輸入端以提供該下拉切換準位。
4.如權利要求1所述的A類放大電路裝置，其特征在于，當該A類放大器的輸出電壓大于該上拉切換準位時，該電壓上拉切換電路將該電壓上拉電路關閉。
5.如權利要求1所述的A類放大電路裝置，其特征在于，當該A類放大器的輸出電壓小于該下拉切換準位時，該電壓下拉切換電路將該電壓下拉電路關閉。
6.如權利要求1所述的A類放大電路裝置，其特征在于，該電壓上拉電路由一PMOS晶體管所構成，以當該電壓上拉電路被驅動時，該晶體管被導通，而將該A類放大器的輸出電壓上拉。
7.如權利要求1所述的A類放大電路裝置，其特征在于，電壓下拉電路由一NMOS晶體管所構成，以當該電壓下拉電路被驅動時，該晶體管被導通，而將該A類放大器的輸出電壓下拉。
8.如權利要求1所述的A類放大電路裝置，其特征在于，還包含一偏壓電路以提供電路工作所需的直流偏壓。
全文摘要
一種輸出電壓可隨輸入電壓快速且準確變化的A類放大電路裝置，其包括一A類放大器、一電壓上拉切換準位電路、一電壓上拉切換電路、一電壓下拉切換準位電路、一電壓下拉切換電路、一電壓上拉電路、一電壓下拉電路、以及一偏壓電路所構成，由電壓上拉電路以及電壓下拉電路，可使該A類放大器的輸出電壓快速地隨著輸入電壓而變化，同時由電壓上拉切換電路以及電壓下拉切換電路，而可避免過激和過度下跌的現象。
文檔編號H03F3/00GK1490931SQ0214723
公開日2004年4月21日 申請日期2002年10月18日 優(yōu)先權日2002年10月18日
發(fā)明者修森巴楠 申請人:高等矽公司