專利名稱：在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，涉及一種濾波器的設(shè)計(jì)方法，特別是截止頻率精密可控的濾波器的設(shè)計(jì)方法，它既可以是工作于單個(gè)截止頻率的普通濾波器，也可以是截止頻率在幾個(gè)頻點(diǎn)間精密轉(zhuǎn)換的濾波器。
隨著技術(shù)的進(jìn)步，通信系統(tǒng)與家用電器的電子系統(tǒng)越來(lái)越復(fù)雜。為了將幾種不同制式、不同頻點(diǎn)、不同帶寬的信號(hào)利用一個(gè)中心處理器模式進(jìn)行處理，需要在一個(gè)系統(tǒng)內(nèi)增加多個(gè)濾波器來(lái)完成。如目前的收集及無(wú)線通信系統(tǒng)，存在GSM、GPRS、W-CDMA體制和CDMA、CDMA 1X、CDMA2000體制。在每一個(gè)體制內(nèi)部，在升級(jí)后，信號(hào)的帶寬及頻點(diǎn)都發(fā)生了變化，因此，在手機(jī)內(nèi)集成多個(gè)濾波器以滿足信號(hào)處理的要求；在每一次實(shí)際應(yīng)用中，都是用其中的一個(gè)濾波器，從而使得冗余設(shè)計(jì)必不可少。
集成電路在制造的過(guò)程中會(huì)引入隨機(jī)誤差，即每一個(gè)器件的實(shí)際參數(shù)與設(shè)計(jì)值有少許的偏離。如設(shè)計(jì)一個(gè)RC有源濾波器，由于電阻和電容隨機(jī)誤差的影響，實(shí)際濾波器的截止頻率會(huì)在要求的截止頻率附近隨機(jī)擺動(dòng)，最大的誤差可以達(dá)到+/-50％。
目前基本采用激光校正的方法對(duì)精度要求高的電阻和電容在集成電路測(cè)試階段進(jìn)行微調(diào)來(lái)滿足系統(tǒng)對(duì)精度的要求。但是隨著集成電路在使用中的老化而且集成電路內(nèi)部不同位置的期間老化的速度不同，芯片在應(yīng)用中的精度會(huì)逐漸降低。
不同的硅圓之間的誤差分布是不相關(guān)的，同一個(gè)硅圓上不同位置芯片上的器件誤差也是不相關(guān)的。因此，在利用激光校正手段時(shí)，需要針對(duì)每一個(gè)芯片都進(jìn)行不同程度的校正，從而提高了芯片的成本。
目前采用方法的缺陷為(1)需要精密的測(cè)試設(shè)備(2)使用過(guò)程中誤差會(huì)逐漸增加(3)成本高(4)需要占用較大的芯片面積鑒于目前上述方法的缺陷，本發(fā)明的目的是在芯片內(nèi)部集成自動(dòng)校正系統(tǒng)對(duì)誤差實(shí)現(xiàn)自動(dòng)校正，特別是電阻電容乘積時(shí)間常數(shù)誤差的校正，使得濾波器截止頻率精確可控。
本發(fā)明的目的是通過(guò)以下方法實(shí)現(xiàn)的。
在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，實(shí)現(xiàn)針對(duì)RC有源濾波器設(shè)計(jì)中截止頻率的精確可控，包括有源RC濾波器，RC有源濾波器與濾波器設(shè)計(jì)中的各個(gè)極點(diǎn)關(guān)聯(lián)的RC電路結(jié)構(gòu)單元構(gòu)成的各個(gè)單階RC中增加可控單元陣列，該可控單元陣列中單元在邏輯信號(hào)控制下可以實(shí)現(xiàn)與原型單元的連接或斷開(kāi)；可控單元陣列為與常規(guī)RC單元連接并且可以改變RC時(shí)間常數(shù)的調(diào)整單元；設(shè)置一個(gè)RC乘積時(shí)間常數(shù)的測(cè)試電路，將需要的時(shí)間常數(shù)與實(shí)際電路中的數(shù)值進(jìn)行比較和運(yùn)算，得到不同的邏輯控制信號(hào)來(lái)打開(kāi)或關(guān)斷可控單元陣列來(lái)調(diào)整時(shí)間常數(shù)使之達(dá)到需要的數(shù)值；設(shè)置一邏輯校正電路，該電路將測(cè)量得到的RC時(shí)間常數(shù)與設(shè)計(jì)需要的數(shù)值進(jìn)行比較。
RC時(shí)間常數(shù)的校正可以一次性達(dá)到，也可以利用步進(jìn)法逐步逼近得到。利用步進(jìn)法的精度要高于一次性計(jì)算法。
采用如上的設(shè)計(jì)后，芯片內(nèi)部集成自動(dòng)校正系統(tǒng)對(duì)誤差實(shí)現(xiàn)自動(dòng)校正，特別是電阻電容乘積時(shí)間常數(shù)誤差的校正，使得濾波器截止頻率精確可控。


如下，圖1現(xiàn)有的RC有源濾波器的電路圖2RC乘積時(shí)間常數(shù)測(cè)試電路圖3單個(gè)截止頻率精確可控的濾波器圖4多個(gè)截止頻率點(diǎn)精確可控的可調(diào)諧濾波器圖5RC混合的校正陣列示意圖以下結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳述。
圖1所示為現(xiàn)有的RC有源濾波器原型電路。信號(hào)VinP從電阻R1輸入后接全差分運(yùn)算放大器的正輸入端，運(yùn)算放大器正輸入端接電容C1，C1接運(yùn)算放大器負(fù)輸出端VoutN；信號(hào)VinN從電阻R2輸入后接運(yùn)算放大器的負(fù)輸入端，運(yùn)算放大器負(fù)輸入端接電容C2，C2接運(yùn)算放大器正輸出端VoutP。
此RC有源濾波器的截止頻率僅與RC時(shí)間常數(shù)有關(guān)，但是由于隨機(jī)誤差的影響，截止頻率是隨機(jī)變化的；當(dāng)一個(gè)系統(tǒng)需要濾波器工作于不同的截止頻率時(shí)，需要集成多個(gè)濾波器電路。
圖2所示為RC乘積時(shí)間常數(shù)測(cè)試電路。連接關(guān)系為參考電壓Vref連接運(yùn)算放大器正輸入端，運(yùn)算放大器負(fù)輸入端連接電阻和晶體管MT1源極，MT1柵極連接運(yùn)算放大器的輸出端而漏極連接電流鏡I1，電流鏡I1、I2、I3比例為1∶1∶K，電流鏡I2連接另外一個(gè)電流鏡I4，電流鏡I4、I5比例為1∶N，電流I3和I5與開(kāi)關(guān)SW1、SW2連接，SW1、SW2一端與電容及比較器正輸入端連接，另外一端分別接地和電源，開(kāi)關(guān)SW1、SW2受OUT和OUTB控制，比較器的負(fù)輸入端連接另外一個(gè)參考電壓Vref2，比較器的輸出經(jīng)過(guò)兩級(jí)反相器后分別輸出OUTB和OUT。
OUT為COUNTER1的輸入而CLKref為COUNTER2的輸入，COUNTER1和COUNTER2受Start&End LOGIC模塊控制，它們的輸出為CALCULATOR模塊的輸入，CALCULATOR的輸出為OUTPUT。
工作原理為當(dāng)電容上電壓小于回滯區(qū)間比較器的上限值時(shí)，OUTB為高而OUT為低，開(kāi)關(guān)SW1將I3電流導(dǎo)入電容充電，開(kāi)關(guān)SW2將電流I5導(dǎo)入電源；當(dāng)電容上電壓大于回滯區(qū)間比較器的上限值時(shí)，OUT為高而OUTB為低，開(kāi)關(guān)SW2將I5電流導(dǎo)入電容放電，開(kāi)關(guān)SW1將電流I3導(dǎo)入地。
當(dāng)電容上電壓低于回滯區(qū)間比較器的下限值時(shí)，OUTB重新為高而OUT為低，開(kāi)始一個(gè)新的充電周期，從而得到一個(gè)三角波振蕩器，OUT和OUTB為周期性的脈沖信號(hào)。脈沖信號(hào)的周期與RC時(shí)間常數(shù)成正比關(guān)系。
COUNTER1和COUNTER2同時(shí)打開(kāi)為OUT和參考時(shí)鐘CLKref計(jì)數(shù)，當(dāng)COUNTER2計(jì)數(shù)到M2時(shí)同時(shí)停止COUNTER1和COUNTER2的計(jì)數(shù)，此時(shí)假定COUNTER1的結(jié)果為M1，M1和M2經(jīng)CALCULATOR處理后，就得到關(guān)于RC時(shí)間常數(shù)的絕對(duì)值信息。
電流鏡I1的電流為I1＝Vref/R充電電流為I3＝K*I1放電電流為I5＝N*I1三角波上升沿時(shí)間C*dV/I3三角波下降沿時(shí)間C*dV/I5三角波的周期為T(mén)＝RC*(dv/Vref)*(1/K+1/N)參考時(shí)鐘的周期為T(mén)ref，則有
T*M1＝Tref*M2由此得到RC時(shí)間常數(shù)的絕對(duì)值為RC＝Tref*(M2/M1)*(Vref/dV)*(K*N/(K+N))在上式中，dV為比較器的回滯區(qū)間電壓，Vref為基準(zhǔn)電壓，如帶隙基準(zhǔn)電壓等電壓數(shù)值確定并且隨溫度變化小的電壓。
如圖3所示為單個(gè)截止頻率精確可控的濾波器。連接關(guān)系為信號(hào)VinP經(jīng)過(guò)開(kāi)關(guān)SWPR、電阻RP和SWPRD后接全差分運(yùn)算放大器的正輸入端，運(yùn)算放大器正輸入端接電容CP1，CP1接運(yùn)算放大器負(fù)輸出端VoutN，電容CP[2，N]經(jīng)過(guò)開(kāi)關(guān)SWP[2，N]與運(yùn)算放大器正輸入端連接，經(jīng)過(guò)開(kāi)關(guān)SWP[2，N]D與運(yùn)算放大器的負(fù)輸出端VoutN連接；信號(hào)VinN經(jīng)過(guò)開(kāi)關(guān)SWNR、電阻RN和SWNRD后接全差分運(yùn)算放大器的負(fù)輸入端，運(yùn)算放大器負(fù)輸入端接電容CN1，CN1接運(yùn)算放大器正輸出端VoutP，電容CN[2，N]經(jīng)過(guò)開(kāi)關(guān)SWN[2，N]與運(yùn)算放大器負(fù)輸入端連接，經(jīng)過(guò)開(kāi)關(guān)SWN[2，N]D與運(yùn)算放大器的正輸出端VoutP連接。
參考電壓Vref連接運(yùn)算放大器正輸入端，運(yùn)算放大器負(fù)輸入端連接SWNR開(kāi)關(guān)和晶體管MT1源極，電阻RN通過(guò)開(kāi)關(guān)SWNR連接運(yùn)算放大器的負(fù)輸入端而通過(guò)開(kāi)關(guān)SWNRD接地，晶體管MT1柵極連接運(yùn)算放大器的輸出端而漏極連接電流鏡I1，電流鏡I1、I2、I3比例為1∶1∶K，電流鏡I2連接另外一個(gè)電流鏡I4，電流鏡I4、I5比例為1∶N，電流I3和I5與開(kāi)關(guān)SW1、SW2連接，SW1、SW2一端與電容及比較器正輸入端連接，另外一端分別接地和電源，電容CN[2，N]通過(guò)開(kāi)關(guān)SWN[2，N]與比較器正輸入端連接而通過(guò)開(kāi)關(guān)SWN[2，N]D接地，開(kāi)關(guān)SW1、SW2受OUT和OUTB控制，比較器的負(fù)輸入端連接另外一個(gè)參考電壓Vref2，比較器的輸出經(jīng)過(guò)兩級(jí)反相器后分別輸出OUTB和OUT。
OUT為COUNTER1的輸入而CLKref為COUNTER2的輸入，COUNTER1和COUNTER2受Start&End LOGIC模塊控制，它們的輸出為CALCULATOR模塊的輸入，CALCULATOR的輸出為Adder輸入而Adder輸出為Register2輸入，Register2的輸出為開(kāi)關(guān)控制信號(hào)SW[P，N][2，N][，D]，Start&End LOGIC模塊的輸入為Register1。
以步進(jìn)法說(shuō)明工作原理上電后將Adder和Register清零，進(jìn)入校正階段，SW[P，N]R將電阻RP或者RN接入晶體管MT1的源極和地之間，斷開(kāi)其他所有開(kāi)關(guān)。根據(jù)公式RC＝Tref*(M2/M1)*(Vref/dV)*(K*N/(K+N))，將事先計(jì)算好的數(shù)據(jù)M1存放在Register1中。
進(jìn)行第一次計(jì)數(shù)操作，在M2個(gè)參考時(shí)鐘信號(hào)周期內(nèi)，COOUNTER1的結(jié)果將大于預(yù)存數(shù)據(jù)M1；CALCULATOR輸出控制加法器Adder進(jìn)行加1運(yùn)算，將Adder數(shù)據(jù)存儲(chǔ)在Register2中，信號(hào)SW[P，N][2，N][，D]控制一對(duì)開(kāi)關(guān)導(dǎo)通，將電容CN]2，N]中的一個(gè)與電容CN1并聯(lián)。
再進(jìn)行一次計(jì)數(shù)運(yùn)算，查看COUNTER1中的數(shù)據(jù)是否與M1相等。如果兩個(gè)數(shù)據(jù)不相等，Adder再進(jìn)行加1運(yùn)算，重復(fù)上述的調(diào)整過(guò)程直至COUNTER1中的數(shù)據(jù)與M1相等為止；如果兩個(gè)數(shù)據(jù)相等，則將Adder數(shù)據(jù)存儲(chǔ)在Register中，Register地址改換，對(duì)一組新的RC進(jìn)行校正，直至所有的RC都完成校正為止。
在以上的調(diào)整過(guò)程中，如果初始上電時(shí)將Adder和Register進(jìn)行置1，則在校正中Adder需要進(jìn)行減1運(yùn)算。
以上調(diào)整是針對(duì)一個(gè)極點(diǎn)進(jìn)行的，對(duì)存在多個(gè)零點(diǎn)和極點(diǎn)的高階濾波器進(jìn)行調(diào)整，需要預(yù)先計(jì)算多組M1數(shù)據(jù)存儲(chǔ)在Registerl中即可。
如圖4所示為多個(gè)截止頻率點(diǎn)精確可控的可調(diào)諧濾波器。在Register1中預(yù)先存儲(chǔ)多組數(shù)據(jù)M[CF1，CFM][P1，PX]，M[P1，PX]是濾波器工作在截止頻率CF1～CFM時(shí)，多階濾波器在每一個(gè)頻點(diǎn)上校正RC時(shí)間常數(shù)，及濾波器中每一個(gè)極點(diǎn)和零點(diǎn)的位置需要的數(shù)據(jù)。
根據(jù)公式RC＝Tref*(M2/M1)*(Vref/dV)*(K*N/(K+N))M[P1，PX]＝Tref*(M2/RC[P1，PX])*(Vref/dV)*(K*N/(K+N))其中RC[P1，PX]為理論計(jì)算得到的各個(gè)極點(diǎn)和零點(diǎn)數(shù)據(jù)。
將數(shù)據(jù)M[CF1，CFM][P1，PX]逐個(gè)進(jìn)行上述的校正過(guò)程，得到在可調(diào)諧的各個(gè)頻點(diǎn)上工作時(shí)，多階濾波器的零點(diǎn)和極點(diǎn)位置誤差在需要范圍內(nèi)的邏輯控制信號(hào)SW[CF1，CFM][P，N][2，N][，D]。
當(dāng)濾波器工作在頻點(diǎn)CF1時(shí)，將數(shù)據(jù)SW[CF1][P，N][2，N][，D]從寄存器Register2中讀出，然后控制相應(yīng)的校正陣列單元與原型單元的連接關(guān)系，就可以得到一個(gè)截止頻率為CF1頻點(diǎn)的濾波器；同樣，從寄存器中讀出數(shù)據(jù)分別為SW[CF1，CFM][P，N][2，N][，D]時(shí)，就得到一個(gè)截止頻率精密可控的可調(diào)諧范圍在CF1頻點(diǎn)～CFM頻點(diǎn)之間的濾波器。
校正陣列單元既可以是電容，也可以是電阻。如圖5所示為RC混合的校正陣列示意圖。與電容校正陣列不同之處在于，電容的校正單元與原型單元之間是并聯(lián)的；而電阻的校正單元與原型單元之間是串聯(lián)的。
權(quán)利要求
1.一種在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，實(shí)現(xiàn)針對(duì)RC有源濾波器設(shè)計(jì)中截止頻率的精確可控，包括有源RC濾波器，其特征在于，RC有源濾波器與濾波器設(shè)計(jì)中的各個(gè)極點(diǎn)關(guān)聯(lián)的RC電路結(jié)構(gòu)單元構(gòu)成的各個(gè)單階RC中增加可控單元陣列，該可控單元陣列中單元在邏輯信號(hào)控制下可以實(shí)現(xiàn)與原型單元的連接或斷開(kāi)；可控單元陣列為與常規(guī)RC單元連接并且可以改變RC時(shí)間常數(shù)的調(diào)整單元；設(shè)置一個(gè)RC乘積時(shí)間常數(shù)的測(cè)試電路，將需要的時(shí)間常數(shù)與實(shí)際電路中的數(shù)值進(jìn)行比較和運(yùn)算，得到不同的邏輯控制信號(hào)來(lái)打開(kāi)或關(guān)斷可控單元陣列來(lái)調(diào)整時(shí)間常數(shù)使之達(dá)到需要的數(shù)值；設(shè)置一邏輯校正電路，該電路將測(cè)量得到的RC時(shí)間常數(shù)與設(shè)計(jì)需要的數(shù)值進(jìn)行比較。
2.根據(jù)權(quán)利要求1所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述的可控單元陣列既可以是可控的電容單元陣列，也可以是可控的電阻單元陣列。
3.根據(jù)權(quán)利要求2所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述的可控電容陣列與原型電路中的電容并聯(lián)；可控電阻陣列可以與原型電路中的電阻串聯(lián)或并聯(lián)。
4.根據(jù)權(quán)利要求1所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述的RC時(shí)間常數(shù)測(cè)試電路為一振蕩器，振蕩器的信號(hào)周期與RC時(shí)間常數(shù)成正比。
5.根據(jù)權(quán)利要求4所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述的振蕩器電路在決定信號(hào)周期的各個(gè)組元中，除了RC外，其他的組元都是精密可控的。
6.根據(jù)權(quán)利要求4所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述的振蕩器電路可以是三角波發(fā)生器，也可以使鋸齒波或正弦波發(fā)生器。
7.根據(jù)權(quán)利要求1所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述的邏輯校正電路通過(guò)將振蕩器發(fā)出的波形個(gè)數(shù)在一個(gè)時(shí)間段內(nèi)進(jìn)行計(jì)量，與預(yù)先存儲(chǔ)的數(shù)據(jù)進(jìn)行計(jì)算，結(jié)果存儲(chǔ)在一個(gè)寄存器內(nèi)，寄存器的輸出控制校正陣列中的各個(gè)單元與原型單元的連接關(guān)系，從而改變RC時(shí)間常數(shù)來(lái)實(shí)現(xiàn)的。
8.根據(jù)權(quán)利要求7所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述的邏輯校正電路可以一次性實(shí)現(xiàn)校正，也可以逐步實(shí)現(xiàn)校正。
9.根據(jù)權(quán)利要求1所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為截止頻率精密可控濾波器既可以是工作在單個(gè)截止頻率點(diǎn)的濾波器，也可以是可調(diào)諧濾波器。
10.根據(jù)權(quán)利要求1所述的在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，其特征為所述RC乘積時(shí)間常數(shù)測(cè)試電路連接關(guān)系為參考電壓Vref連接運(yùn)算放大器正輸入端，運(yùn)算放大器負(fù)輸入端連接電阻和晶體管MT1源極，MT1柵極連接運(yùn)算放大器的輸出端而漏極連接電流鏡I1，電流鏡I1、I2、I3比例為1∶1∶K，電流鏡I2連接另外一個(gè)電流鏡I4，電流鏡I4、I5比例為1∶N，電流I3和I5與開(kāi)關(guān)SW1、SW2連接，SW1、SW2一端與電容及比較器正輸入端連接，另外一端分別接地和電源，開(kāi)關(guān)SW1、SW2受OUT和OUTB控制，比較器的負(fù)輸入端連接另外一個(gè)參考電壓Vref2，比較器的輸出經(jīng)過(guò)兩級(jí)反相器后分別輸出OUTB和OUT。
全文摘要
本發(fā)明涉及一種在芯片內(nèi)部集成電阻電容乘積的時(shí)間常數(shù)測(cè)試電路，包括有源RC濾波器，RC有源濾波器與濾波器設(shè)計(jì)中的各個(gè)極點(diǎn)關(guān)聯(lián)的RC電路結(jié)構(gòu)單元構(gòu)成的各個(gè)單階RC中增加可控單元陣列。可控單元陣列為與常規(guī)RC單元連接并且可以改變RC時(shí)間常數(shù)的調(diào)整單元；設(shè)置一個(gè)RC乘積時(shí)間常數(shù)的測(cè)試電路；設(shè)置一邏輯校正電路，該電路將測(cè)量得到的RC時(shí)間常數(shù)與設(shè)計(jì)需要的數(shù)值進(jìn)行比較。本發(fā)明不僅可以設(shè)計(jì)單個(gè)濾波器使得其每一個(gè)極點(diǎn)與設(shè)計(jì)需要的數(shù)值在要求的誤差內(nèi)；而且可以設(shè)計(jì)可調(diào)諧濾波器，濾波器在每一個(gè)諧波點(diǎn)上的各個(gè)極點(diǎn)位置都是精密可控的。
文檔編號(hào)H03H1/00GK1499631SQ0213402
公開(kāi)日2004年5月26日 申請(qǐng)日期2002年11月8日 優(yōu)先權(quán)日2002年11月8日
發(fā)明者尹登慶 申請(qǐng)人:尹登慶