專利名稱：信號檢測電路、數(shù)據(jù)傳送控制裝置和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號檢測電路、采用該信號檢測電路的數(shù)據(jù)傳送控制裝置和電子設(shè)備。
近年，作為連接個人計算機和外圍設(shè)備(廣義上是電子設(shè)備)的接口規(guī)格，USB(Universal Serial Bus)越來越引人注目。該USB具有將以前用不同規(guī)格的連接器連接的鼠標(biāo)、鍵盤和打印機等外圍設(shè)備可以用同一規(guī)格的連接器連接，同時可以實現(xiàn)所謂的即插即用和熱插的優(yōu)點。
另一方面，該USB與同樣作為串行總線接口規(guī)格得到注目的IEEE1394相比存在著傳送速度慢的問題。
因此，研究具有對于現(xiàn)有的USB1.1規(guī)格的低位互換性，而且數(shù)據(jù)傳送速度USB1.1高得多的480Mbps(HS(High Speed)模式)的USB2.0規(guī)格，引起人們注意。另外，還研究了定義了USB2.0的物理層電路和邏輯層電路的接口規(guī)格的UTM1(USB2.0 Transceiver Macrocell Interface)。
該USB2.0在現(xiàn)有的USB1.1中定義的FS(Full Speed)模式之上，還具有上述的稱為HS模式的傳送模式。該HS模式由于以480Mbps傳送數(shù)據(jù)，所以與以12Mbps傳送數(shù)據(jù)的FS模式相比，可以實現(xiàn)非常高的傳送速度。從而，利用USB2.0可以提供最適合于傳送速度要求高的硬盤驅(qū)動和光盤驅(qū)動等存儲設(shè)備的接口。
但是，USB2.0需要作為作為比至此更高速的接收信號檢測小振幅信號。因此，在由現(xiàn)有那樣的包絡(luò)線檢波電路構(gòu)成了信號檢測電路時，即使采用了當(dāng)前可利用的成本高的微處理，也有對頻率特性要求高的問題。另外，這樣的包絡(luò)線檢波電路難以檢測小振幅信號的接收。
本發(fā)明是鑒于上述的技術(shù)問題而提出的，其目的在于提供一種使用低成本的處理，也可以檢測高速、小振幅信號的信號檢測電路、采用該信號檢測電路的數(shù)據(jù)傳送控制裝置和電子設(shè)備。
為了解決上述問題，本發(fā)明涉及檢測有無輸入信號的信號檢測電路，包括將輸入信號的峰值保持在給予的點的峰值保持電路，將上述點的電位返回到給的恒電位的恒電位設(shè)定電路，比較上述點的電位和給予的基準(zhǔn)電平的比較電路，根據(jù)上述比較電路的比較結(jié)果，檢測有無輸入信號的信號檢測電路。
在此，峰值是指例如電位的峰值，也可以是上限值或下限值。
根據(jù)本發(fā)明，由于在返回到規(guī)定恒電位的給予的點保持輸入信號的峰值，比較保持了該峰值的點的電位和給予的基準(zhǔn)電平，所以不依賴于微處理技術(shù)，可以檢測有無高速、振幅小的輸入信號。
本發(fā)明涉及檢測有無差動對的輸入信號的信號檢測電路，包括輸出基于差動對的輸入信號放大的差動對的輸出信號的差動放大器，將上述差動對的輸出信號的各峰值保持在給予的點的第1和第2峰值保持電路，比保持上述峰值的電位變化更慢地將上述點的電位返回到給予的恒電位的恒電位設(shè)定電路和，比較上述點的電位和給予的基準(zhǔn)電平的比較電路，基于上述比較電路的比較結(jié)果，檢測有無輸入信號。
在此，保持峰值的電位變化指第1或第2峰值保持電路的電位變化。具體說，在第1或第2峰值保持電路為了保持峰值，改變高電位側(cè)或低電位側(cè)的任意一方電位時的該第1或第2峰值保持電路的電位變化。
本發(fā)明中，利用第1和第2峰值保持電路對于差動對的各輸入信號，將峰值保持在同一點。接著，將該點返回到給予的恒電位，以便比因利用第1和第2峰值保持電路保持峰值帶來的電位變化更慢。這樣，通過比較點的電位的給予的基準(zhǔn)電平，可以連續(xù)檢測有無高速、振幅小的輸入信號。
本發(fā)明中，上述第1和第2峰值保持電路將上述差動對的輸出信號的下限值保持在給予的點，上述恒電位設(shè)定電路通過比保持上述下限值的電位變化更慢地對上述點提供電荷，可以將上述點的電位返回到給予的恒電位。
根據(jù)本發(fā)明，利用第1和第2峰值保持電路對于差動對的各輸入信號，將下限值保持在同一點。接著，將該點返回到給予的恒電位，以便比因利用第1和第2峰值保持電路保持下限值帶來的電位變化更慢。這樣，通過比較點的電位和給予的基準(zhǔn)電平，可以連續(xù)檢測有無高速、振幅小的輸入信號。特別是，由于保持下限值會放電電荷，所以與電荷充電時相比，提高第1和第2峰值保持電路的高速響應(yīng)性，可以檢測有無更高速、振幅小的輸入信號。
本發(fā)明中，上述恒電位設(shè)定電路可以包括比保持上述下限值的電位變化更慢地提供微量電荷的恒流源。
根據(jù)本發(fā)明，由于由恒流源構(gòu)成將保持下限值的電位返回到給予的恒電位的恒電位設(shè)定電路，所以可以用簡單結(jié)構(gòu)，不依賴于微處理技術(shù)，如上述提高第1和第2峰值保持電路的高速響應(yīng)性，可以檢測有無更高速、小振幅的輸入信號。
本發(fā)明中，上述差動放大器包括源極端子與第1電源連接的第1個第1導(dǎo)電型晶體管，源極端子與上述第1個第1導(dǎo)電型晶體管的漏極端子連接的第2個第1導(dǎo)電型晶體管，源極端子與上述第1個第1導(dǎo)電型晶體管的漏極端子連接的第3個第1導(dǎo)電型晶體管，柵極端子和漏極端子與上述第2個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第1個第2導(dǎo)電型晶體管，柵極端子和漏極端子與上述第3個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第2個第2導(dǎo)電型晶體管，給予的啟動信號提供給上述第1個第1導(dǎo)電型晶體管的柵極端子，上述差動對的輸入信號提供給上述第2和第3個第1導(dǎo)電型晶體管的柵極端子，上述差動對的輸出信號從上述第1和第2個第2導(dǎo)電型晶體管的漏極端子輸出。
根據(jù)本發(fā)明，由于以簡單結(jié)構(gòu)實現(xiàn)對應(yīng)差動對的輸入信號輸出差動對的輸出信號的差動放大器，所以不用昂貴的微處理技術(shù)，可以實現(xiàn)可檢測有無高速、振幅小的差動對的接收信號的低成本的信號檢測電路。
本發(fā)明中，上述第1和第2峰值保持電路中的至少一方包括源極端子與第1電源連接的第4個第1導(dǎo)電型晶體管，源極端子與上述第4個第1導(dǎo)電型晶體管的漏極端子連接的第5個第1導(dǎo)電型晶體管，源極端子與上述第4個第1導(dǎo)電型晶體管的漏極端子連接的第6個第1導(dǎo)電型晶體管，漏極端子與上述第5個第1導(dǎo)電型晶體管的漏極端子連接、柵極端子與上述第6個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第3個第2導(dǎo)電型晶體管，柵極端子和漏極端子與上述第6個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第4個第2導(dǎo)電型晶體管，漏極端子與上述第6個第1導(dǎo)電型晶體管的柵極端子連接、柵極端子與上述第3個第2導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第5個第2導(dǎo)電型晶體管，給予的啟動信號提供給上述第4個第1導(dǎo)電型晶體管的柵極端子，上述差動對的輸出信號的一方提供給上述第5個第1導(dǎo)電型晶體管的柵極端子，上述點與上述第6個第1導(dǎo)電型晶體管的柵極端子連接。
根據(jù)本發(fā)明，由于利用第5個第2導(dǎo)電型晶體管放電保持差動對的輸入信號的峰值的點的電荷，與充電電荷時相比實現(xiàn)高速響應(yīng)，可以大幅度提高對高速、小振幅的輸入信號變化的跟蹤性。
本發(fā)明中，上述比較電路包括源極端子與第1電源連接的第7個第1導(dǎo)電型晶體管，源極端子與上述第7個第1導(dǎo)電型晶體管的漏極端子連接的第8個第1導(dǎo)電型晶體管，源極端子與上述第7個第1導(dǎo)電型晶體管的漏極端子連接的第9個第1導(dǎo)電型晶體管，柵極端子和漏極端子與上述第8個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第6個第2導(dǎo)電型晶體管，漏極端子與上述第9個第1導(dǎo)電型晶體管的漏極端子連接、柵極端子與上述第6個第2導(dǎo)電型晶體管的柵極端子連接、源極端子與第2電源連接的第7個第2導(dǎo)電型晶體管，漏極端子與上述第6個第2導(dǎo)電型晶體管的柵極端子連接、柵極端子與上述第7個第2導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第8個第2導(dǎo)電型晶體管，給予的啟動信號提供給上述第7個第1導(dǎo)電型晶體管的柵極端子，上述點與上述第8個第1導(dǎo)電型晶體管的柵極端子連接，上述基準(zhǔn)電平的信號提供給上述第9個第1導(dǎo)電型晶體管的柵極端子，比較結(jié)果從上述第7個第2導(dǎo)電型晶體管的漏極端子輸出。
根據(jù)本發(fā)明，由于用晶體管的簡單結(jié)構(gòu)的運算放大器實現(xiàn)比較保持輸入信號峰值的點的電位和檢測有無輸入信號的基準(zhǔn)電平的比較電路，所以不用昂貴的微處理技術(shù)，可以實現(xiàn)可檢測有無高速、振幅小的差動對的接收信號的低成本的信號檢測電路。
本發(fā)明中，包括源極端子與第1電源連接的第10個第1導(dǎo)電型晶體管，源極端子與上述第10個第1導(dǎo)電型晶體管的漏極端子連接的第11個第1導(dǎo)電型晶體管，源極端子與上述第10個第1導(dǎo)電型晶體管的漏極端子連接的第12個第1導(dǎo)電型晶體管，柵極端子和漏極端子與上述第11個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第9個第2導(dǎo)電型晶體管，柵極端子和漏極端子與上述第12個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第10個第2導(dǎo)電型晶體管，給予的啟動信號提供給上述第10個第1導(dǎo)電型晶體管的柵極端子，對應(yīng)應(yīng)檢測的電平的差動對的檢測電平信號分別提供給上述第11和第12個第1導(dǎo)電型晶體管的柵極端子，上述基準(zhǔn)電平信號從上述第10個第2導(dǎo)電型晶體管的漏極端子輸出的基準(zhǔn)電平生成電路，上述基準(zhǔn)電平生成電路具有與上述差動放大器相同的電特性。
在此，電特性至少包括溫度特性。
根據(jù)本發(fā)明，由于用晶體管的簡單結(jié)構(gòu)的運算放大器實現(xiàn)生成檢測有無差動對的輸入信號的基準(zhǔn)電平信號的基準(zhǔn)電平生成電路，所以可以實現(xiàn)低成本的信號檢測電路。而且，由于將基準(zhǔn)電平生成電路構(gòu)成為具有與基于差動對的輸入信號生成在點保持其峰值的差動對的輸出信號的差動放大器相同的電特性，所以可以生成對應(yīng)根據(jù)工作環(huán)境變化的差動對的輸出信號的適當(dāng)?shù)幕鶞?zhǔn)電平信號，可以提高信號檢測電路的信號檢測精度。例如，通過使差動放大器和基準(zhǔn)電平生成電路的晶體管結(jié)構(gòu)和大小相同，可以容易實現(xiàn)具有相同的電特性的結(jié)構(gòu)。
本發(fā)明中，上述恒電位設(shè)定電路包括源極端子與第1電源連接、漏極端子與上述點連接的第13個第1導(dǎo)電型晶體管和，插入上述點和第2電源之間的電容，給予的啟動信號提供給上述第13個第1導(dǎo)電型晶體管的柵極端子。
根據(jù)本發(fā)明，由于構(gòu)成為使電容保持峰值，對連接該電容一端的點經(jīng)第13個第1導(dǎo)電型晶體管連接到第1電源，所以可以通過簡化恒電位設(shè)定電路來簡化信號檢測電路。從而，不用昂貴的微處理技術(shù)，可以實現(xiàn)可檢測有無高速、振幅小的差動對的接收信號的低成本的信號檢測電路。
本發(fā)明可以包含源極端子與第1電源連接的第14個第1導(dǎo)電型晶體管和，漏極端子與上述第14個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第11個第2導(dǎo)電型晶體管，包括給予的啟動信號提供給上述第14個第1導(dǎo)電型晶體管的柵極端子，上述比較電路的輸出信號提供給上述第11個第2導(dǎo)電型晶體管的柵極端子，從上述第11個第2導(dǎo)電型晶體管的漏極端子輸出對應(yīng)于上述比較電路的輸出信號的邏輯電平信號的輸出電路。
根據(jù)本發(fā)明，由于構(gòu)成為對于例如連接到信號檢測電路的后部分的邏輯電路，含有輸出對應(yīng)比較電路的輸出信號的邏輯電平信號的輸出電路，所以可以根據(jù)高速、小振幅的輸入信號的有無狀態(tài)容易實現(xiàn)復(fù)雜的處理。
另外，本發(fā)明中，上述差動對的輸入信號也可以是遵循USB(Universal SerialBus)規(guī)格的標(biāo)準(zhǔn)信號。
根據(jù)本發(fā)明，可以實現(xiàn)在USB2.0規(guī)格化的HS模式的480Mbps的高速數(shù)據(jù)傳送。
另外，本發(fā)明的數(shù)據(jù)傳送控制裝置包括上述任意一項記載的信號檢測電路和，根據(jù)上述信號檢測電路檢測的信號進(jìn)行給予的接收處理的電路。
根據(jù)本發(fā)明，可以實現(xiàn)可檢測高速、小振幅的接收信號的數(shù)據(jù)傳送控制裝置，可以容易實現(xiàn)例如個人計算機和外圍設(shè)備間的高速數(shù)據(jù)傳送。
另外，本發(fā)明的電子設(shè)備可以包括上述記載的數(shù)據(jù)傳送控制裝置和，對經(jīng)上述數(shù)據(jù)傳送控制裝置和總線傳送的數(shù)據(jù)進(jìn)行輸出處理、取得處理或存儲處理的裝置。
根據(jù)本發(fā)明，可進(jìn)行電子設(shè)備所用的數(shù)據(jù)傳送控制裝置的高速傳送，可以實現(xiàn)數(shù)據(jù)處理的高速化。
圖面的簡單說明

圖1是本實施例的信號檢測電路的原理結(jié)構(gòu)圖。
圖2是表示適用了本實施例的信號檢測電路的數(shù)據(jù)傳送控制裝置的一結(jié)構(gòu)例的框圖。
圖3是表示本實施例的高速用HS_SQ電路的原理結(jié)構(gòu)的結(jié)構(gòu)圖。
圖4是表示本實施例的高速用HS_SQ電路的功能塊結(jié)構(gòu)的框圖。
圖5是表示本實施例的高速用HS_SQ電路的晶體管電平的一電路結(jié)構(gòu)例的電路結(jié)構(gòu)圖。
圖6是表示生成工作控制信號的工作控制信號生成電路的一結(jié)構(gòu)例的結(jié)構(gòu)圖。
圖7A是表示本實施例的高速用HS_SQ電路的各種輸入輸出信號的一波形例的波形圖。圖7B是表示本實施例的高速用HS_SQ電路內(nèi)部的各點的工作波形的一例的波形圖。
圖8是表示本實施例的高速用HS_SQ電路的各信號的時間關(guān)系的波形圖。
圖9是表示本實施例的高速用HS_SQ電路的工作的真值表。
圖10是表示本實施例的高速用HS_SQ電路的工作控制定時的一例的時序圖。
圖11A、圖11B、圖11C是各種電子設(shè)備的內(nèi)部框圖的例子。
圖12A、圖12B、圖12C是各種電子設(shè)備的外觀圖的例子。
以下，根據(jù)附圖具體說明本發(fā)明的最佳實施例。
1.信號檢測電路圖1示出本實施例的信號檢測電路的原理結(jié)構(gòu)圖。
該信號檢測電路2包含峰值保持電路4、恒電位設(shè)定電路6、比較電路8。
峰值保持電路4將輸入信號的峰值保持在給予的點。
恒電位設(shè)定電路6將在利用峰值保持電路4保持峰值時變化的給予的點的電位返回到給予的一恒電位。此時，恒電位設(shè)定電路6能以比保持峰值的電位變化更大的時間常數(shù)返回到一恒電位。在此，保持峰值引起的電位變化是峰值保持電路4引起的電位變化。更具體說來，峰值保持電路4為了保持峰值，改變高電位側(cè)或低電位側(cè)的任意一方電位時的該峰值保持電路4引起的電位變化。這樣的恒電位保持電路6可以例如由恒流源對上述點持續(xù)提供微量電荷的電路構(gòu)成。
比較電路8將像這樣保持峰值，緩慢返回到一恒電位的點的電位與給予的基準(zhǔn)電平進(jìn)行比較，作為檢測信號輸出該比較結(jié)果。由于利用該檢測信號可以判斷點的電位是否比給予的基準(zhǔn)電位高，所以可以檢測有無輸入信號。
像這樣，本實施例中在以某時間常數(shù)返回到一恒電位的點保持輸入信號的峰值，將該點的電位與給予的基準(zhǔn)電平進(jìn)行比較。這樣，信號檢測電路2可以檢測對應(yīng)保持的峰值的點的電位變化，可以判斷有無高速、微小振幅的輸入信號。
以下，具體說明在USB(Universal Serial Bus)2.0適用了本實施例的信號檢測電路的情況。
2.USB2.0根據(jù)USB2.0，USB1.1或USB2.0對應(yīng)的多個外圍設(shè)備通過集線器裝置可以與作為管理總線的主機裝置的個人計算機連接。
在這樣的主機裝置搭載有對應(yīng)于USB2.0的主機控制器。主機控制器判斷連接的設(shè)備是對應(yīng)USB1.1還是對應(yīng)USB2.0，經(jīng)總線控制傳送數(shù)據(jù)。
另外，在集線器裝置搭載例如對應(yīng)USB2.0的集線器控制器。集線器控制器判斷連接的外圍設(shè)備是對應(yīng)USB1.1還是對應(yīng)USB2.0，控制總線傳送方式。
另外，在外圍設(shè)備搭載有對應(yīng)USB1.1或?qū)?yīng)USB2.0的設(shè)備控制器。例如，在設(shè)備控制器對應(yīng)USB2.0時，該設(shè)備控制器含有對應(yīng)USB1.1和USB2.0的接口規(guī)格的物理層電路和、進(jìn)行對應(yīng)于搭載的外圍設(shè)備的數(shù)據(jù)傳送控制的邏輯層電路。
本實施例的信號檢測電路可適用于經(jīng)總線進(jìn)行USB2.0規(guī)定的數(shù)據(jù)傳送的主機控制器、集線器控制器和設(shè)備控制器等數(shù)據(jù)傳送控制裝置所含的USB2.0的物理層電路，可以檢測遵循USB2.0規(guī)格的接收信號。
2.1數(shù)據(jù)傳送控制裝置圖2示出適用了本實施例的信號檢測電路的數(shù)據(jù)傳送控制裝置的一結(jié)構(gòu)例。
該數(shù)據(jù)傳送控制裝置含有邏輯層電路和物理層電路。
邏輯層電路包含數(shù)據(jù)處理電路10、HS(High Speed)電路20、FS(Full Speed)電路30。物理層電路包含模擬前端電路40。另外，該數(shù)據(jù)傳送控制裝置不需要包含所有圖1所示的電路塊，可以省略其中一部分。
數(shù)據(jù)處理電路(廣義上是用于進(jìn)行數(shù)據(jù)傳送的給予的電路)10進(jìn)行遵循USB2.0的數(shù)據(jù)傳送的各種發(fā)送處理和接收處理。更具體說來，數(shù)據(jù)處理電路在發(fā)送時進(jìn)行在發(fā)送數(shù)據(jù)附加SYNC(SYNChronization)、SOP(Start OfPacket)、EOP(End Of Packet)的處理，比特填充處理等。另一方面，數(shù)據(jù)處理電路還進(jìn)行在接收時檢測、刪除接收數(shù)據(jù)的SYNC、SOP、EOP的處理和，比特去除處理等。而且，數(shù)據(jù)處理電路10還進(jìn)行生成用于控制收發(fā)數(shù)據(jù)的各種定時信號的處理。這樣的數(shù)據(jù)處理電路10與SIE(Serial Interface Engine)連接。
SIE包含識別USB包ID和地址的SIE控制邏輯和、進(jìn)行識別終點號和FIFO控制等終點處理的終點邏輯。
HS電路20是以數(shù)據(jù)傳送速度為480Mbps的HS(High Speed)收發(fā)數(shù)據(jù)的邏輯電路。
FS電路30是以數(shù)據(jù)傳送速度為12Mbps的FS(Full Speed)收發(fā)數(shù)據(jù)的邏輯電路。
模擬前端電路40是含有以FS或HS收發(fā)數(shù)據(jù)的驅(qū)動器和接收機的模擬電路。USB中，利用使用DP(Data+)和DM(Data-)的差動對的信號收發(fā)數(shù)據(jù)。
本實施例的數(shù)據(jù)傳送控制裝置此外還含有生成在HS電路20所用的480MHz的時鐘和、在裝置內(nèi)部和SIE所用的60MHz的時鐘的時鐘電路(未圖示)，生成模擬前端電路40的各種控制信號的控制電路(未圖示)。
HS電路20含有DLL(Delay Line PLL)電路22、彈性緩沖器(elasticitybuffer)24。
DLL電路22根據(jù)(未圖示)時鐘電路生成的時鐘和接收信號，生成數(shù)據(jù)的抽樣時鐘。
彈性緩沖器24是用于吸收裝置內(nèi)部和外部裝置(連接到總線的外部裝置)的時鐘頻率差(時鐘偏差)等的電路。
USB2.0中，HS模式(廣義上是第1模式)和FS模式(廣義上是第2模式)定義為傳送模式。HS模式是由USB2.0重新定義的傳送模式。FS模式是在現(xiàn)有的USB1.1已定義的傳送模式。
HS模式中，經(jīng)HS電路20在數(shù)據(jù)處理電路10和模擬前端電路40之間收發(fā)數(shù)據(jù)。
FS模式中，經(jīng)FS電路30在數(shù)據(jù)處理電路10和模擬前端電路40之間收發(fā)數(shù)據(jù)。
因此，模擬前端電路40中，分別設(shè)置將作為差動對的收發(fā)信號的DP、DM以HS模式收發(fā)的HS模式用驅(qū)動器和接收機，以FS模式收發(fā)的FS模式用驅(qū)動器和接收機。
更具體說來，模擬前端電路40含有FS驅(qū)動器42、FS差動數(shù)據(jù)接收機44、SE(Single Ended)DP接收機46、SE_DM接收機48、HS電流驅(qū)動器50、低速用HS_SQ(SQuelch)_L電路(廣義上是信號檢測電路)52、高速用HS_SQ電路(廣義上是信號檢測電路)54、HS差動數(shù)據(jù)接收機56。
FS驅(qū)動器42在FS模式中，作為由DP和DM構(gòu)成的差動對的發(fā)送信號輸出由來自FS電路30的FS_DPout和FS_DMout構(gòu)成的差動對的發(fā)送信號。該FS驅(qū)動器42由來自FS電路30的FS_OutDis控制輸出。
FS差動接收機44在FS模式中，放大DP和DM差動對的接收信號，作為FS_DataIn輸出到FS電路30。該FS差動接收機44由FS_CompEnb控制放大。
SE_DP接收機46在FS模式中，放大作為單端接收信號的DP，作為SE_DPin輸出到FS電路30。
SE_DM接收機48在FS模式中，放大作為單端接收信號的DM，作為SE_DMin輸出到FS電路30。
HS電流驅(qū)動器50在HS模式中，放大由來自HS電路20的HS_DPout和HS_DMout構(gòu)成的差動對的發(fā)送信號，作為由DP和DM構(gòu)成的差動對的發(fā)送信號輸出。該HS電流驅(qū)動器50由來自HS電路20的HS_OutDis控制輸出，同時由HS_CurrentSourceEnb控制驅(qū)動電流。
低速用HS_SQ_L電路52在FS模式中，檢測有無DP和DM的差動對的接收信號，作為信號檢測結(jié)果輸出HS_SQ_L。該低速用HS_SQ_L電路52由HS_SQ_L_Enb控制工作，由HS_SQ_L_Pwr控制節(jié)省功率。
高速用HS_SQ電路54在HS模式中，檢測有無DP和DM差動對的接收信號，作為信號檢測結(jié)果將HS_SQ輸出給HS電路20。該高速用HS_SQ電路54由來自HS電路20的HS_SQ_Enb控制工作，由HS_SQ_Pwr控制節(jié)省功率。
HS差動數(shù)據(jù)接收機56在HS模式中，放大DP和DM差動對的接收信號，輸出HS_DataIn、HS_DataIn_L。該HS差動接收機56由HS_RxEnb控制放大。
差動對的收發(fā)信號DP、DM中的DP經(jīng)SW1和負(fù)載電阻Rpu(電)連接到電源電壓3.3V。另外，差動對的收發(fā)信號中的DM與SW2連接。SW1和SW2由RpuEnb控制。考慮到負(fù)載平衡，對于DM也經(jīng)SW2加載與負(fù)載電阻Rpu相同的電阻。RpuEnb在FS模式時，至少通過SW1將DP連接到負(fù)載電阻Rpu。
像這樣，數(shù)據(jù)傳送控制裝置構(gòu)成為含有對應(yīng)于HS模式和FS模式的傳送速度的驅(qū)動器和接收機。本實施例的信號檢測電路適用于低速用HS_SQ_L電路52、高速用HS_SQ電路54，可以檢測有無由DP和DM構(gòu)成的高速、振幅小的差動對的接收信號。
另外，本實施例中，低速用HS_SQ_L電路52、高速用HS_SQ電路54的結(jié)構(gòu)相同，根據(jù)應(yīng)檢測的信號速度將晶體管大小更加合理化。由于低速用HS_SQ_L電路52、高速用HS_SQ電路54的工作相同，只是構(gòu)成電路的晶體管大小不同，所以以下對高速用HS_SQ電路54進(jìn)行說明。
2.2信號檢測電路圖3示出高速用HS_SQ電路54的原理結(jié)構(gòu)。
高速用HS_SQ電路54含有差動放大電路60、第1和第2峰值保持電路62、64、恒電位設(shè)定電路66、比較電路68。
差動放大電路60放大差動對的輸入信號DP、DM的差分電壓，生成差動對的輸出信號GP、GM。
第1峰值保持電路62檢測差動對的輸出信號的一輸出信號GP的峰值，將該峰值保持在點PKH。
第2峰值保持電路64檢測差動對的輸出信號的另一輸出信號GM的峰值，將該峰值保持在點PKH。
恒電位設(shè)定電路66以比第1和第2峰值保持電路62、64的點PKH的電位變化更慢的時間常數(shù)將點PKH的電位返回到對應(yīng)于信號的未檢測狀態(tài)的一恒電位。
比較電路68比較基準(zhǔn)電平RP的電位和點PKH的電位，將其結(jié)果作為HS_SQ輸出。
像這樣，高速用HS_SQ電路54根據(jù)差動對的輸入信號DP、DM放大差動對的輸出信號GP、GM，將各差動對的輸出信號的峰值保持在以某一時間常數(shù)返回到信號未檢測狀態(tài)的電位的點PKH。還有，高速用HS_SQ電路54比較點PKH的電位和基準(zhǔn)電平RP的電位。這樣，在輸入信號DP、DM為高速、微小振幅的情況下，也可以高精度判斷其接收的有無。
圖4示出高速用HS_SQ電路54的功能塊的結(jié)構(gòu)。
差動放大電路60含有差動放大器70。對差動放大器70的正向輸入端子(+端子)提供DP，對反向輸入端子(-端子)提供DM。
第1峰值保持電路62含有運算放大器72、n型MOS晶體管74。對運算放大器72的反向輸入端子提供GP，在正向輸入端子連接有點PKH。運算放大器72的輸出端子與n型MOS晶體管74的柵極端子連接。n型MOS晶體管74的源極端子與接地電平(廣義上說第2電源)連接，漏極端子與點PKH連接。
第2峰值保持電路64含有運算放大器76、n型MOS晶體管78。對運算放大器76的反向輸入端子提供GM，對正向輸入端子連接點PKH。運算放大器76的輸出端子與n型MOS晶體管78的柵極端子連接。n型MOS晶體管78的源極端子與接地電平連接，漏極端子與點PKH連接。
恒電位設(shè)定電路66含有恒流源80和電容82。
恒流源80以微小恒流從電源(廣義上是第1電源)向點PKH提供電荷。
電容82插在接地電平和點PKH之間。
這樣的恒電位設(shè)定電路66由于到成為給予的信號未檢測狀態(tài)有關(guān)的電位為止向點PKH持續(xù)提供微量電荷，所以用給予的時間常數(shù)將點PKH可以返回到一恒電位。
比較電路68含有運算放大器84。
運算放大器84的反向輸入端子與點PKH連接，對正向輸入端子提供基準(zhǔn)電平RP。這樣，從運算放大器84的輸出端子輸出對應(yīng)于點PKH的電位和基準(zhǔn)電平RP的電位差的信號。該輸出信號成為表示差動對的輸入信號的有無狀態(tài)的信號檢測信號HS_SQ。
2.2.1結(jié)構(gòu)例圖5表示圖4所示的高速用HS_SQ電路54的晶體管電平的一電路結(jié)構(gòu)例。
對于與圖4所示的高速用HS_SQ電路54相同的部分附上同一標(biāo)號適當(dāng)省略說明。
在此，設(shè)置為了將信號檢測信號HS_SQ提供給在后部分連接的邏輯電路而進(jìn)行邏輯電平變換，為了避免在不穩(wěn)定期間的信號檢測信號HS_SQ的變化傳遞給后部分而設(shè)置了屏蔽的輸出電路。
(差動放大電路)差動放大電路60含有p型MOS晶體管(廣義上是第1導(dǎo)電型晶體管)100、102、104和，n型MOS晶體管(廣義上是第2導(dǎo)電型晶體管)106、108。
p型MOS晶體管100(第1個第1導(dǎo)電型晶體管)的源極端子與電源電平(第1電源)連接，對柵極端子提供工作控制信號BP1。
p型MOS晶體管102(第2個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管100的漏極端子連接，對柵極端子提供DP。
p型MOS晶體管104(第3個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管100的漏極端子連接，對柵極端子提供DM。
n型MOS晶體管106(第1個第2導(dǎo)電型晶體管)的源極端子與電源電平(第2電源)連接，在柵極端子和漏極端子連接有p型MOS晶體管102的漏極端子。
n型MOS晶體管108(第2個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)，在柵極端子和漏極端子連接p型MOS晶體管104的漏極端子。
GP從n型MOS晶體管106的柵極端子和漏極端子取得。
GM從n型MOS晶體管108的柵極端子和漏極端子取得。
這樣結(jié)構(gòu)的差動放大電路60中，利用工作控制信號BP1在p型MOS晶體管100流過漏極端子電流，在DM電位比DP電位低時，為了使p型MOS晶體管104的漏極端子電流比p型MOS晶體管102的漏極端子電流多，使GM電位比GP電位高。
相反，在DM電位比DP電位高時，為了使p型MOS晶體管102的漏極端子電流比p型MOS晶體管104的漏極端子電流多，使GP電位比GM電位高。
差動放大電路60中，利用p型MOS晶體管102和n型MOS晶體管106、p型MOS晶體管104和n型MOS晶體管108的特性確定差動對的輸入信號DP、DM相同時的電位電平V0。如上所述，通過產(chǎn)生差動對的輸入信號DP、DM的電位差，差動放大電路60中，以電位電平V0為基準(zhǔn)，根據(jù)差動對的輸入信號DP、DM的電位差改變GP和GM的電位電平。
(第1峰值保持電路)第1和第2峰值保持電路62、64的結(jié)構(gòu)相同，各晶體管的大小也相同。
第1峰值保持電路62具有p型MOS晶體管110、112、114和、n型MOS晶體管74、116、118。
p型MOS晶體管110(第4個第1導(dǎo)電型晶體管)的漏極端子與電源電平(第1電源)連接，對柵極端子提供工作控制信號BP1。
p型MOS晶體管112(第5個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管110的漏極端子連接，對柵極端子提供GP。
p型MOS晶體管114(第6個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管110的漏極端子連接。
n型MOS晶體管116(第3個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，漏極端子與p型MOS晶體管112的漏極端子連接。
n型MOS晶體管118(第4個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，漏極端子與p型MOS晶體管114的漏極端子連接。
n型MOS晶體管116、118的柵極端子相互連接，同時也與n型MOS晶體管118的漏極端子連接。
n型MOS晶體管74(第5個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對柵極端子連接n型MOS晶體管116的漏極端子，對漏極端子連接p型MOS晶體管114的柵極端子。
該p型MOS晶體管114的柵極端子也與點PKH連接。
這樣結(jié)構(gòu)的第1峰值保持電路62在利用工作控制信號BP1在p型MOS晶體管110流過漏極端子電流時，開始保持工作。
在點PKH的電位比GP電位高時，在p型MOS晶體管112流過更多的漏極端子電流，n型MOS晶體管116的漏極端子電位變高。這樣，經(jīng)n型MOS晶體管74從點PKH流入接地電平的電流變大。其結(jié)果，點PKH的電位變低。
即，此時，第1峰值保持電路62使點PKH保持GP電位的下限值工作。
另一方面，在點PKH的電位比GP電位低時，p型MOS晶體管114流過更多的漏極端子電流，n型MOS晶體管118的漏極端子電位變高。從而，流過與n型MOS晶體管118構(gòu)成電流鏡象結(jié)構(gòu)的n型MOS晶體管116的漏極端子電流，確定n型MOS晶體管116的漏極端子電位。此時，n型MOS晶體管74不流過漏極端子電流或只流過微小漏極端子電流。從而，通過在恒電位設(shè)定電路66對點PKH提供微量電荷，可以漸漸提高點PKH的電位。
(第2峰值保持電路)第2峰值保持電路64具有p型MOS晶體管120、122、124和、n型MOS晶體管78、126、128。
p型MOS晶體管120(第4個第1導(dǎo)電型晶體管)的源極端子與電源電平(第1電源)連接，對柵極端子提供工作控制信號BP1。
p型MOS晶體管122(第5個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管120的漏極端子連接，對柵極端子提供GM。
p型MOS晶體管124(第6個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管120的漏極端子連接。
n型MOS晶體管126(第3個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，漏極端子與p型MOS晶體管122的漏極端子連接。
n型MOS晶體管128(第4個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，漏極端子與p型MOS晶體管124的漏極端子連接。
n型MOS晶體管126、128的柵極端子相互連接，同時也與n型MOS晶體管128的漏極端子連接。
n型MOS晶體管78(第5個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對柵極端子連接n型MOS晶體管126的漏極端子，對漏極端子連接p型MOS晶體管124的柵極端子。
該p型MOS晶體管124的柵極端子也與點PKH連接。
由于第2峰值保持電路64的工作與同樣結(jié)構(gòu)的第1峰值保持電路62的工作相同，所以不作說明。
像這樣，第1和第2峰值保持電路62、64分別將GP、GM電位的下限值保持在點PKH。點PKH通過恒電位設(shè)定電路66提供微量電荷。
(恒電位保持電路)恒電位保持電路66具有p型MOS晶體管130和電容82。
p型MOS晶體管130(第13個第1導(dǎo)電型晶體管)的柵極端子和源極端子與電源(第1電源)連接，其漏極端子和接地電平(第2電源)經(jīng)電容連接。
p型MOS晶體管130對柵極端子提供工作控制信號BP1，對漏極端子連接點PKH。
這樣的恒電位設(shè)定電路66中，利用工作控制信號BP1，p型MOS晶體管130作為恒電流源工作，到點PKH成為對應(yīng)于給予的未檢測狀態(tài)的電位為止，對點PKH提供微量電荷。點PKH利用插入到接地電平(第2電源)之間的電容82保持電荷。
點PKH如上述利用第1和第2峰值保持電路62、64的n型MOS晶體管74、78，對應(yīng)于GP或GM的電位差適當(dāng)放電。
(比較電路)比較電路68具有p型MOS晶體管140、142、144、n型MOS晶體管146、148、150。
p型MOS晶體管140(第7個第1導(dǎo)電型晶體管)的源極端子與電源電平(第1電源)連接，對柵極端子提供工作控制信號BP1。
p型MOS晶體管142(第8個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管140的漏極端子連接，柵極端子與點PKH連接。
p型MOS晶體管144(第9個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管140的漏極端子連接，對柵極端子提供基準(zhǔn)電平RP。
n型MOS晶體管146(第6個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對漏極端子連接p型MOS晶體管144的漏極端子。
n型MOS晶體管148(第7個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對漏極端子連接p型MOS晶體管144的漏極端子。
n型MOS晶體管146、148的柵極端子相互連接，同時也與n型MOS晶體管146的漏極端子連接。
n型MOS晶體管150(第8個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對漏極端子連接n型MOS晶體管146、148的柵極端子。n型MOS晶體管150的柵極端子也與n型MOS晶體管148的漏極端子連接。
這樣的比較電路68中，從n型MOS晶體管148的漏極端子取得比較信號N6。
比較電路68在利用工作控制信號BP1流過p型MOS晶體管130的漏極端子電流時，開始比較工作。
例如，在點PKH的電位比基準(zhǔn)電平RP的電位高時，p型MOS晶體管144流過的漏極端子電流變多，n型MOS晶體管148的漏極端子的電位變高。從而，比較信號N6的電位變高。
另一方面，在點PKH的電位比基準(zhǔn)電平RP的電位低時，p型MOS晶體管144流過的漏極端子電流減少，n型MOS晶體管148的漏極端子的電位變低。從而，比較信號N6的電位變低。
另外，本實施例的比較電路68通過設(shè)置n型MOS晶體管150，具有滯后特性。即，若比較信號N6的電位變高，則也經(jīng)n型MOS晶體管150流過電流，加速n型MOS晶體管146的漏極端子電位的下降。這樣，由于可以將比較信號N6變化的閾值區(qū)分為點PKH的電位比基準(zhǔn)電平RP的電位高的情況和、點PKH的電位比基準(zhǔn)電平RP的電位低的情況，可以提高信號檢測的可靠性。
(基準(zhǔn)電平生成電路)但是，對應(yīng)于點PKH的未檢測狀態(tài)的恒電位的電平由利用工作控制信號BP1導(dǎo)通的p型MOS晶體管的特性確定。但是，p型MOS晶體管的特性根據(jù)溫度等工作環(huán)境變化。因此，比較電路68中，采用一定的基準(zhǔn)電平RP比較點PKH的電位時，信號的檢測精度根據(jù)工作環(huán)境明顯惡化。
因此，本實施例中，為了對應(yīng)恒電位電平的變化也改變基準(zhǔn)電平RP，設(shè)置了生成基準(zhǔn)電平RP的基準(zhǔn)電平生成電路160。該基準(zhǔn)電平生成電路160通過與差動放大電路60相同晶體管大小、相同結(jié)構(gòu)，使含有差動放大電路60的溫度特性的電特性相同。
從而，即使因溫度變化而恒電位電平有變動，也由于相應(yīng)地基準(zhǔn)電平RP的電平也可以按照同樣的溫度特性變化，所以可以高精度地與基準(zhǔn)電平進(jìn)行比較。
基準(zhǔn)電平生成電路160含有p型MOS晶體管162、164、166、n型MOS晶體管168、170。
p型MOS晶體管162(第10個第1導(dǎo)電型晶體管)的源極端子與電源電平(第1電源)連接，對柵極端子提供工作控制信號BP1。
p型MOS晶體管164(第11個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管162的漏極端子連接，對柵極端子提供差動對的檢測電平輸入信號WP、WZ中的WZ。
p型MOS晶體管166(第12個第1導(dǎo)電型晶體管)的源極端子與p型MOS晶體管162的漏極端子連接，對柵極端子提供差動對的檢測電平輸入信號WP、WZ中的WP。
n型MOS晶體管168(第9個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對柵極端子和漏極端子連接p型MOS晶體管164的漏極端子。
n型MOS晶體管170(第10個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對柵極端子和漏極端子連接p型MOS晶體管166的漏極端子。
基準(zhǔn)電平RP從n型MOS晶體管170的柵極端子和漏極端子取得。
這樣的基準(zhǔn)電平生成電路160生成放大了差動對的檢測電平輸入信號WP、WZ的電位差的基準(zhǔn)電平RP。由于基準(zhǔn)電平生成電路160具有與差動放大電路60相同的電特性，所以可以根據(jù)溫度等環(huán)境變化生成對應(yīng)了差動放大信號GP、GM的電位變動的基準(zhǔn)電平RP。
(輸出電路)本實施例具有將作為比較電路68利用這樣的基準(zhǔn)電平RP進(jìn)行高精度比較的結(jié)果的比較信號N6變換為邏輯電平的輸出電路180。
輸出電路180在信號檢測啟動信號HS SQLENB(或圖2所示的HS_SQ_Enb)和啟動信號PDX的邏輯電平為“H”時，將比較信號N6變換為邏輯電平并作為比較結(jié)果信號HS_SQ輸出。
信號檢測啟動信號HS_SQLENB是高速用HS_SQ電路54的啟動信號，啟動信號PDX至少在接收工作時邏輯電平成為“H”。通過分別設(shè)置信號檢測啟動信號HS_SQLENB和啟動信號PDX，可以防止在從接收工作開始后到高速用HS_SQ電路54穩(wěn)定工作的不穩(wěn)定期間對應(yīng)于不穩(wěn)定的比較信號N6的比較結(jié)果信號HS_SQ輸出。
這樣的輸出電路180具有p型MOS晶體管182、n型MOS晶體管184、3輸入1輸出NAND電路186、反相電路188。在此，由于3輸入1輸出NAND電路186、反相電路188的結(jié)構(gòu)與公知的結(jié)構(gòu)相同，所以省略晶體管電平的圖示。
p型MOS晶體管182(第14個第1導(dǎo)電型晶體管)的源極端子與電源電平(第1電源)連接，對柵極端子提供工作控制信號BP1。
n型MOS晶體管184(第11個第2導(dǎo)電型晶體管)的源極端子與接地電平(第2電源)連接，對柵極端子提供比較電路N6。
p型MOS晶體管182的漏極端子和n型MOS晶體管184的漏極端子相互連接，作為比較信號N7連接到3輸入1輸出NAND電路186的一輸入端子。
對3輸入1輸出NAND電路186的其它輸入端子提供信號檢測啟動信號HS_SQLENB和啟動信號PDX。
3輸入1輸出NAND電路186的輸出端子與反相電路188的輸入端子連接。
從反相電路188的輸出端子輸出比較結(jié)果信號HS_SQ。
這樣結(jié)構(gòu)的輸出電路180若由工作控制信號BP1在p型MOS晶體管182流過漏極端子電流，則由比較電路N6控制n型MOS晶體管184。n型MOS晶體管184導(dǎo)通時，n型MOS晶體管184的漏極端子成為接地電平，比較信號N7成為邏輯電平“L”。從而，信號檢測啟動信號HS_SQLENB和啟動信號PDX的邏輯電平為“H”時，比較結(jié)果信號HS_SQ的邏輯電平成為“L”。
另一方面，在n型MOS晶體管184斷開時，由于n型MOS晶體管184的漏極端子一直成為電源電平，所以比較信號N7成為邏輯電平“H”。從而，在信號檢測啟動信號HS_SQLENB和啟動信號PDX的邏輯電平為“H”時，比較結(jié)果信號HS_SQ的邏輯電平成為“H”。
(工作控制信號生成電路)本實施例的構(gòu)成高速用HS_SQ電路54的各部分工作由工作控制信號BP1統(tǒng)一控制。該工作控制信號BP1由高速用HS_SQ電路54的工作啟動信號XIQ(或圖2所示的HS_SQ_Pwr)生成。
圖6示出生成這樣的工作啟動信號XIQ的工作控制信號BP1的工作控制信號生成電路的一結(jié)構(gòu)例。
工作控制信號生成電路具有反相電路190、192、p型MOS晶體管194、196、198、n型MOS晶體管200、202。
對反相電路190的輸入端子提供工作啟動信號XIQ，從該輸出端子生成反向啟動信號PWDN。反向啟動信號PWDN提供給反相器192的輸入端子和p型MOS晶體管198的柵極端子。
從反相電路192的輸出端子輸出啟動信號PDX。
啟動信號PDX提供給p型MOS晶體管194的柵極端子。
p型MOS晶體管194的源極端子與電源電平(第1電源)連接。從p型MOS晶體管194的漏極端子取得工作控制信號BP1。
p型MOS晶體管196的源極端子與電源電平(第1電源)連接。對p型MOS晶體管196的漏極端子連接點BP1D，對柵極端子提供工作控制信號BP1。
p型MOS晶體管198的源極端子與p型MOS晶體管194的漏極端子連接，對漏極端子連接點BP1D。
另外，從外部提供的工作基準(zhǔn)電流CI50提供給n型MOS晶體管200的漏極端子和柵極端子。該n型MOS晶體管200的源極端子與接地電平(第2電源)連接。
另一方面，n型MOS晶體管202的源極端子與接地電平(第2電源)連接，對柵極端子連接n型MOS晶體管200的柵極端子，對漏極端子連接點BP1D。
這樣的結(jié)構(gòu)的工作控制信號生成電路由n型MOS晶體管200、202構(gòu)成電流鏡象結(jié)構(gòu)，CI50的電流值的鏡象比例倍的電流成為n型MOS晶體管202的漏極端子電流。
在工作啟動信號XIQ的邏輯電平為“L”時，p型MOS晶體管194為導(dǎo)通，p型MOS晶體管198為斷開，所以工作控制信號BP1成為電源電平。從而，對p型MOS晶體管的柵極端子提供工作控制信號BP1的高速用HS_SQ電路54的各部分不工作。
另一方面，在工作啟動信號XIQ的邏輯電平為“H”時，p型MOS晶體管194為斷開，p型MOS晶體管198為導(dǎo)通，所以工作控制信號BP1成為對應(yīng)于n型MOS晶體管202的漏極端子電流的電位，使對p型MOS晶體管的柵極端子提供工作控制信號BP1的高速用HS_SQ電路54的各部分工作。
2.2.2工作例下面，根據(jù)圖7A、圖7B和圖8說明上述結(jié)構(gòu)的高速用HS_SQ電路54的工作例。
本實施例的高速用HS_SQ電路54檢測在USB2.0有無傳送“H”數(shù)據(jù)時以接地電平為基準(zhǔn)400mV振幅的DP和、傳送“L”數(shù)據(jù)時以接地電平為基準(zhǔn)400mV振幅的DM構(gòu)成的差動對的接收信號。
圖7A示出高速用HS_SQ電路54的各種輸入輸出信號的一波形例。
如上所述，高速用HS_SQ電路54通過對基準(zhǔn)電平生成電路160預(yù)先提供差動對的檢測電平輸入信號WP、WZ，可以進(jìn)行基于基準(zhǔn)電平RP的信號檢測。在此，將WZ與接地電平連接，對WP提供給予的檢測電平電壓。
此時，通過為了使接收數(shù)據(jù)成為“H、L、H、L…”，若將差動對的輸入信號DP、DM交互地成為400mV的振幅，例如使各晶體管大小成為最佳，雖然依賴于處理，但可以用3.3V電源以約4納秒(“ns”)的時延輸出HS_SQ。
圖7B示出高速用HS_SQ電路54內(nèi)部各點的一工作波形例。
在此，將差動放大電路60的差動對的輸出信號GP、GM、點PKH、基準(zhǔn)電平RP、比較信號N7與比較結(jié)果信號HS_SQ一起示出。
本實施例的高速用HS_SQ電路54提供作為工作基準(zhǔn)電路CI50從外部的恒電流源提供規(guī)定的恒電流值(例如50μA)，使工作啟動信號XIQ的邏輯電平為“H”時開始工作。
例如，在圖7A所示的時間輸入了差動對的輸入信號DP、DM時，如上所述，差動放大電路60放大DP、DM的差分電壓(此時，400mV)，生成差動對的輸出信號GP、GM。該差動對的輸出信號GP、GM以在差動放大電路60中根據(jù)工作控制信號BP1控制的p型MOS晶體管100的特性確定的電位(例如1.2V)為基準(zhǔn)分為正側(cè)和負(fù)側(cè)。
與此同時，第1峰值保持電路62(以接地電平為基準(zhǔn))保持GP電位的下限值。即，如上所述，第1峰值保持電路62中，在點PKH的電位高于GP電位時，由于p型MOS晶體管112流過更多的電流，所以n型MOS晶體管116的漏極端子電位上升，經(jīng)n型MOS晶體管74從點PKH流出的電流增加，如圖8所示，結(jié)果點PKH和GP的電位相同。
第2峰值保持電路64(以接地電平為基準(zhǔn))保持GM電位的下限值。即，與第1峰值保持電路62同樣，使點PKH的電位與GM電位相同。
實際上，利用恒電位設(shè)定電路66，對點PKH一直提供微量電荷，接著返回到恒電位，但在比較電路68中，與基準(zhǔn)電平生成電路160生成的基準(zhǔn)電平RP進(jìn)行比較。
如上所述，比較電路68在點PKH的電位低于基準(zhǔn)電平RP的電位時，比較信號N6的電位變低，在點PKH的電位高于基準(zhǔn)電平RP的電位時，比較信號N6的電位變高。
因此，輸出電路180在因比較信號N6的電位變低而n型MOS晶體管184斷開時，由于比較信號N7成為電源電平，所以在信號檢測啟動信號HS_SQLENB和啟動信號PDX的邏輯電平為“H”時，如圖8所示，比較結(jié)果信號HS_SQ的邏輯電平成為“H”。
另一方面，如圖8所示，輸出電路180在因比較信號N6的電位變高而n型MOS晶體管184導(dǎo)通時，由于比較信號N7成為接地電平，所以在信號檢測啟動信號HS_SQLENB和啟動信號PDX的邏輯電平為“H”時，如圖8所示，比較結(jié)果信號HS_SQ的邏輯電平成為“L”。
像這樣，本實施例中，使返回到一恒電位的點保持輸入信號的峰值，將這樣變動的點的電位與給予的基準(zhǔn)電平進(jìn)行比較。這樣，可以不用昂貴的微處理，可以高精度進(jìn)行遵循USB2.0規(guī)格的高速、小振幅的接收信號的檢測。特別是如本實施例，對點提供電荷，根據(jù)保持的峰值適當(dāng)放掉電荷，所以也可以處理高速的輸入信號，可以提高響應(yīng)性。
但是，如圖6所示，這樣的高速用HS_SQ電路54通過利用工作啟動信號XIQ和信號檢測啟動信號HS_SQLENB生成工作控制信號BP1，進(jìn)行工作控制，可以防止將不穩(wěn)定的比較結(jié)果信號HS_SQ輸出到外部。
圖9示出表示這樣的高速用HS_SQ電路54的工作的真值表。
在此，“H”表示邏輯電平“H”，“L”表示邏輯電平“L”，“X”表示無關(guān)。
像這樣，通過只有在工作啟動信號XIQ和信號檢測啟動信號HS_SQLENB的邏輯電平為“H”的情況下，比較結(jié)果信號HS_SQ才輸出正常的信號檢測結(jié)果，此外比較結(jié)果信號HS_SQ固定輸出邏輯電平“L”，在后部分不將在不穩(wěn)定期間輸出的比較結(jié)果信號HS_SQ傳給采用比較結(jié)果信號HS_SQ的電路。
高速用HS_SQ電路54在工作啟動信號XIQ和信號檢測啟動信號HS_SQLENB的邏輯電平為“H”的情況下，作為比較結(jié)果信號HS_SQ輸出提供給基準(zhǔn)電平生成電路160的差動對的檢測電平輸入信號WP、WZ的差分和、差動對的輸入信號DP、DM的差分的比較結(jié)果。如上所述，高速用HS_SQ電路54實際上通過比較作為對應(yīng)差動對的檢測電平輸入信號WP、WZ的差分的放大電壓的基準(zhǔn)電平RP和、作為對應(yīng)差動對的輸入信號DP、DM的差分的放大電壓的點PKH，進(jìn)行信號檢測。
像這樣，由于在具有與差動放大電路60相同電特性的基準(zhǔn)電平生成電路160生成基準(zhǔn)電平RP，所以在電路設(shè)計中，可以不考慮基準(zhǔn)電平RP的電位而設(shè)定檢測電平。
圖10示出高速用HS_SQ電路54的工作控制定時的一例。
例如，通過在時刻T1使工作啟動信號XIQ成為邏輯電平“H”之后，在時刻T2使信號檢測啟動信號HS_SQLENB成為邏輯電平“H”，可以檢測差動對的輸入信號DP、DM的信號。從而，從時刻T2到差動對的輸入信號DP、DM的差分超過差動對的檢測電平輸入信號WP、WZ的差分的時刻T3為止，比較結(jié)果信號HS_SQ的輸出成為邏輯電平“L”，在時刻T3之后比較結(jié)果信號HS_SQ的輸出成為邏輯電平“H”。
在時刻T4，通過使信號檢測啟動信號HS_SQLENB的邏輯電平成為“L”，將比較結(jié)果信號HS_SQ的輸出固定在邏輯電平“L”，在時刻T5使工作啟動信號XIQ成為邏輯電平“L”，可以停止工作控制信號BP1的高速用HS_SQ電路54整體的工作。
另外，在此說明了高速用HS_SQ電路54的工作，但對于低速用HS_SQ_L電路52的工作也是同樣的。與在高速用HS_SQ電路54中重視響應(yīng)速度而最佳化大小的晶體管不同，低速用HS_SQ_L電路52中通過重視信號檢測靈敏度而最佳化大小來實現(xiàn)。
3.電子設(shè)備下面，說明含有上述本實施例的數(shù)據(jù)傳送控制裝置的電子設(shè)備的例子。
例如，圖11A示出作為一電子設(shè)備的打印機的內(nèi)部框圖，圖12A示出其外觀圖。CPU(微計算機)510進(jìn)行系統(tǒng)整體的控制等。操作部511是用戶操作打印機的設(shè)備。在ROM516存儲有控制程序、字體等，RAM517作為CPU510的工作區(qū)域工作。DMAC518是不經(jīng)CPU510而進(jìn)行數(shù)據(jù)傳送的DMA控制器。顯示屏519向用戶通知打印機的工作狀態(tài)。
經(jīng)USB從個人計算機等其它設(shè)備發(fā)來的串行打印數(shù)據(jù)由數(shù)據(jù)傳送控制裝置500變換成并行打印數(shù)據(jù)。接著，變換后的并行打印數(shù)據(jù)由CPU510或DMAC518送給打印處理部(打印機引擎)512。接著，在打印處理部512對并行打印數(shù)據(jù)進(jìn)行給予的處理，利用由打印磁頭等構(gòu)成的打印部(進(jìn)行數(shù)據(jù)的輸出處理的裝置)514打印到紙上并輸出。
圖11B示出作為一電子設(shè)備的掃描儀的內(nèi)部框圖，圖12B示出其外觀圖。CPU520進(jìn)行系統(tǒng)整體的控制等。操作部521是用戶操作掃描儀的設(shè)備。在ROM526存儲有控制程序等，RAM527作為CPU520的工作區(qū)域工作。DMAC528是DMA控制器。
利用由光源、光電變換器等構(gòu)成的圖象讀取部(進(jìn)行數(shù)據(jù)的讀取處理的裝置)522讀取原稿圖象，讀取的圖像數(shù)據(jù)被圖像處理部(掃描儀引擎)524處理。接著，處理后的圖像數(shù)據(jù)利用CPU520或DMAC528發(fā)送給數(shù)據(jù)傳送控制裝置500。數(shù)據(jù)傳送控制裝置500將該并行圖像數(shù)據(jù)變換成串行數(shù)據(jù)，經(jīng)USB發(fā)送給個人計算機等其它設(shè)備。
圖11C示出作為一電子設(shè)備的CD-RW驅(qū)動器的內(nèi)部框圖，圖12C示出其外觀圖。CPU530進(jìn)行系統(tǒng)整體的控制等。操作部531是用戶操作CD-RW的設(shè)備。在ROM536存儲有控制程序等，RAM537作為CPU530的工作區(qū)域工作。DMAC538是DMA控制器。
利用由激光、電動機、光學(xué)系統(tǒng)等構(gòu)成的讀取寫入部(進(jìn)行數(shù)據(jù)的讀取處理的裝置或進(jìn)行數(shù)據(jù)的存儲處理的裝置)533從CD-RW532讀取的數(shù)據(jù)輸入到信號處理部534，進(jìn)行糾錯等給予的信號處理。進(jìn)行了信號處理的數(shù)據(jù)利用CPU530或DMAC538發(fā)送給數(shù)據(jù)傳送控制裝置500。數(shù)據(jù)傳送控制裝置500將該并行數(shù)據(jù)變換成串行數(shù)據(jù)，經(jīng)USB發(fā)送給個人計算機等其它設(shè)備。
另一方面，經(jīng)USB從其它設(shè)備發(fā)來的串行數(shù)據(jù)由數(shù)據(jù)傳送控制裝置500變換成并行數(shù)據(jù)。接著，該并行數(shù)據(jù)利用CPU530或DMAC538發(fā)送給信號處理部534。接著，在信號處理部534對該并行數(shù)據(jù)進(jìn)行給予的信號處理，利用讀取寫入部533存儲到CD-RW532。
另外，在圖11A、圖11B、圖11C中，也可以除了CPU510、520、530之外，在數(shù)據(jù)傳送控制裝置500另外設(shè)置控制數(shù)據(jù)傳送的CPU。
若將本實施例的數(shù)據(jù)傳送控制裝置用于電子設(shè)備，則可以進(jìn)行USB2.0的HS模式的數(shù)據(jù)傳送。從而，在用戶利用個人計算機等進(jìn)行了開始打印的指示時，可以在短時間結(jié)束打印。另外，在進(jìn)行了將圖象讀取到掃描儀的指示之后，用戶可以在短時間內(nèi)看到讀取的圖象。另外，可以高速地從CD-RW讀取數(shù)據(jù)和、將數(shù)據(jù)寫入CD-RW。
另外，若本實施例的數(shù)據(jù)傳送控制裝置用于電子設(shè)備，則可以高精度檢測從連接到總線的其它電子設(shè)備以HS模式傳送的數(shù)據(jù)的接收，例如可以適當(dāng)控制接收處理的工作開始，所以可以節(jié)省電子設(shè)備的功率。
另外，作為可以適用本實施例的數(shù)據(jù)傳送控制裝置的電子設(shè)備除了上述之外，還可以考慮各種光盤驅(qū)動(CD-ROM、DVD)、光磁盤驅(qū)動(MO)、硬盤驅(qū)動、TV、VTR、攝像機、音頻設(shè)備、電話機、投影儀、個人計算機、掌上電腦、文字處理器等各種設(shè)備。
本發(fā)明不限于本實施例，在本發(fā)明的要旨范圍內(nèi)可以進(jìn)行各種變形。
例如，本發(fā)明的數(shù)據(jù)傳送控制裝置的結(jié)構(gòu)不限于圖2所示的結(jié)構(gòu)。
另外，本發(fā)明最好是適用于USB2.0的數(shù)據(jù)傳送，但不限于此。本發(fā)明也可以適用于例如基于與USB2.0相同思想的規(guī)格和發(fā)展了USB2.0的規(guī)格的數(shù)據(jù)傳送。
權(quán)利要求
1.一種檢測有無輸入信號的信號檢測電路，其特征在于具有包括將輸入信號的峰值保持在給予的點的峰值保持電路；將上述點的電位返回到給予的恒電位的恒電位設(shè)定電路；比較上述點的電位和給予的基準(zhǔn)電平的比較電路，基于上述比較電路的比較結(jié)果，檢測有無輸入信號。
2.一種檢測有無差動對的輸入信號的信號檢測電路，其特征在于具有輸出基于差動對的輸入信號放大的差動對的輸出信號的差動放大器；將上述差動對的輸出信號的各峰值保持在給予的點的第1和第2峰值保持電路；比保持上述峰值的電位變化更慢地將上述點的電位返回到給予的恒電位的恒電位設(shè)定電路和；比較上述點的電位和給予的基準(zhǔn)電平的比較電路；基于上述比較電路的比較結(jié)果，檢測有無輸入信號。
3.根據(jù)權(quán)利要求2所述的信號檢測電路，其特征在于上述第1和第2峰值保持電路將上述差動對的輸出信號的下限值保持在給予的點，上述恒電位設(shè)定電路通過比保持上述下限值的電位變化更慢地對上述點提供電荷，將上述點的電位返回到給予的恒電位。
4.根據(jù)權(quán)利要求3所述的信號檢測電路，其特征在于上述恒電位設(shè)定電路包括比保持上述下限值的電位變化更慢地提供微量電荷的恒流源。
5.根據(jù)權(quán)利要求2所述的信號檢測電路，其特征在于上述差動放大器包括源極端子與第1電源連接的第1個第1導(dǎo)電型晶體管；源極端子與上述第1個第1導(dǎo)電型晶體管的漏極端子連接的第2個第1導(dǎo)電型晶體管；源極端子與上述第1個第1導(dǎo)電型晶體管的漏極端子連接的第3個第1導(dǎo)電型晶體管；柵極端子和漏極端子與上述第2個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第1個第2導(dǎo)電型晶體管和；柵極端子和漏極端子與上述第3個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第2個第2導(dǎo)電型晶體管，給予的啟動信號提供給上述第1個第1導(dǎo)電型晶體管的柵極端子，上述差動對的輸入信號提供給上述第2和第3個第1導(dǎo)電型晶體管的柵極端子，上述差動對的輸出信號從上述第1和第2個第2導(dǎo)電型晶體管的漏極端子輸出。
6.根據(jù)權(quán)利要求2所述的信號檢測電路，其特征在于上述第1和第2峰值保持電路中的至少一方包括源極端子與第1電源連接的第4個第1導(dǎo)電型晶體管；源極端子與上述第4個第1導(dǎo)電型晶體管的漏極端子連接的第5個第1導(dǎo)電型晶體管；源極端子與上述第4個第1導(dǎo)電型晶體管的漏極端子連接的第6個第1導(dǎo)電型晶體管；漏極端子與上述第5個第1導(dǎo)電型晶體管的漏極端子連接、柵極端子與上述第6個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第3個第2導(dǎo)電型晶體管；柵極端子和漏極端子與上述第6個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第4個第2導(dǎo)電型晶體管和；漏極端子與上述第6個第1導(dǎo)電型晶體管的柵極端子連接、柵極端子與上述第3個第2導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第5個第2導(dǎo)電型晶體管，給予的啟動信號提供給上述第4個第1導(dǎo)電型晶體管的柵極端子，上述差動對的輸出信號的一方提供給上述第5個第1導(dǎo)電型晶體管的柵極端子，上述點與上述第6個第1導(dǎo)電型晶體管的柵極端子連接。
7.根據(jù)權(quán)利要求2所述的信號檢測電路，其特征在于上述比較電路包括源極端子與第1電源連接的第7個第1導(dǎo)電型晶體管；源極端子與上述第7個第1導(dǎo)電型晶體管的漏極端子連接的第8個第1導(dǎo)電型晶體管；源極端子與上述第7個第1導(dǎo)電型晶體管的漏極端子連接的第9個第1導(dǎo)電型晶體管；柵極端子和漏極端子與上述第8個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第6個第2導(dǎo)電型晶體管；漏極端子與上述第9個第1導(dǎo)電型晶體管的漏極端子連接、柵極端子與上述第6個第2導(dǎo)電型晶體管的柵極端子連接、源極端子與第2電源連接的第7個第2導(dǎo)電型晶體管和；漏極端子與上述第6個第2導(dǎo)電型晶體管的柵極端子連接、柵極端子與上述第7個第2導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第8個第2導(dǎo)電型晶體管，給予的啟動信號提供給上述第7個第1導(dǎo)電型晶體管的柵極端子，上述點與上述第8個第1導(dǎo)電型晶體管的柵極端子連接，上述基準(zhǔn)電平的信號提供給上述第9個第1導(dǎo)電型晶體管的柵極端子，比較結(jié)果從上述第7個第2導(dǎo)電型晶體管的漏極端子輸出。
8.根據(jù)權(quán)利要求7所述的信號檢測電路，其特征在于包括源極端子與第1電源連接的第10個第1導(dǎo)電型晶體管；源極端子與上述第10個第1導(dǎo)電型晶體管的漏極端子連接的第11個第1導(dǎo)電型晶體管；源極端子與上述第10個第1導(dǎo)電型晶體管的漏極端子連接的第12個第1導(dǎo)電型晶體管；柵極端子和漏極端子與上述第11個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第9個第2導(dǎo)電型晶體管和；柵極端子和漏極端子與上述第1 2個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第10個第2導(dǎo)電型晶體管，包括將給予的啟動信號提供給上述第10個第1導(dǎo)電型晶體管的柵極端子，對應(yīng)應(yīng)檢測的電平的差動對的檢測電平信號分別提供給上述第11和第12個第1導(dǎo)電型晶體管的柵極端子，上述基準(zhǔn)電平信號從上述第10個第2導(dǎo)電型晶體管的漏極端子輸出的基準(zhǔn)電平生成電路，上述基準(zhǔn)電平生成電路具有與上述差動放大器相同的電特性。
9.根據(jù)權(quán)利要求2所述的信號檢測電路，其特征在于上述恒電位設(shè)定電路具有源極端子與第1電源連接、漏極端子與上述點連接的第13個第1導(dǎo)電型晶體管和；插入上述點和第2電源之間的電容，給予的啟動信號提供給上述第13個第1導(dǎo)電型晶體管的柵極端子。
10.根據(jù)權(quán)利要求2所述的信號檢測電路，其特征在于具有源極端子與第1電源連接的第14個第1導(dǎo)電型晶體管和；漏極端子與上述第14個第1導(dǎo)電型晶體管的漏極端子連接、源極端子與第2電源連接的第11個第2導(dǎo)電型晶體管，包括將給予的啟動信號提供給上述第14個第1導(dǎo)電型晶體管的柵極端子，上述比較電路的輸出信號提供給上述第11個第2導(dǎo)電型晶體管的柵極端子，從上述第11個第2導(dǎo)電型晶體管的漏極端子輸出對應(yīng)于上述比較電路的輸出信號的邏輯電平信號的輸出電路。
11.根據(jù)權(quán)利要求2至10的任意一項所述的信號檢測電路，其特征在于上述差動對的輸入信號是遵循USB(Universal Serial Bus)規(guī)格的信號。
12.一種數(shù)據(jù)傳送控制裝置，其特征在于具有權(quán)利要求1至10的任意一項所述的信號檢測電路和；基于上述信號檢測電路檢測的信號進(jìn)行給予的接收處理的電路。
13.一種數(shù)據(jù)傳送控制裝置，其特征在于具有根據(jù)權(quán)利要求11所述的信號檢測電路和；基于上述信號檢測電路檢測的信號進(jìn)行給予的接收處理的電路。
14.一種電子設(shè)備，其特征在于具有根據(jù)權(quán)利要求12所述的數(shù)據(jù)傳送控制裝置和；對經(jīng)上述數(shù)據(jù)傳送控制裝置和總線傳送的數(shù)據(jù)進(jìn)行輸出處理、取得處理或存儲處理的裝置。
15.一種電子設(shè)備，其特征在于具有根據(jù)權(quán)利要求13所述的數(shù)據(jù)傳送控制裝置和；對經(jīng)上述數(shù)據(jù)傳送控制裝置和總線傳送的數(shù)據(jù)進(jìn)行輸出處理、取得處理或存儲處理的裝置。
全文摘要
提供可以檢測高速、小振幅信號的信號檢測電路,采用該信號檢測電路的數(shù)據(jù)傳送控制裝置和電子設(shè)備。信號檢測電路2具有峰值保持電路4、恒電位設(shè)定電路6、比較電路8。峰值保持電路4將輸入信號的峰值保持在給予的點。恒電位設(shè)定電路6將峰值保持電路4保持峰值而變化的給予的點的電位以比保持峰值的電位變化更大的時間常數(shù)通常是返回到恒電位。比較電路8保持峰值,將緩慢地返回到恒電位的點的電位與給予的基準(zhǔn)電平進(jìn)行比較,作為檢測信號輸出該比較結(jié)果。
文檔編號H03K5/08GK1385964SQ0212313
公開日2002年12月18日 申請日期2002年5月14日 優(yōu)先權(quán)日2001年5月14日
發(fā)明者中田章 申請人:精工愛普生株式會社