專利名稱：利用算術(shù)處理器的數(shù)字基本增強(qiáng)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字信號(hào)處理，尤其涉及數(shù)字音頻系統(tǒng)中數(shù)字基本增強(qiáng)器(digital base booster(DBB))。
背景技術(shù)：
一般來(lái)說(shuō)，用于加強(qiáng)在數(shù)字音頻系統(tǒng)中再現(xiàn)的聲音的特定頻帶的數(shù)字基本增強(qiáng)器是由有限脈沖響應(yīng)(FIR)濾波器或無(wú)限脈沖(IIR)濾波器實(shí)現(xiàn)的。
圖1顯示了由無(wú)限脈沖濾波器實(shí)現(xiàn)的傳統(tǒng)數(shù)字基本增強(qiáng)器的實(shí)施例的結(jié)構(gòu)。參照?qǐng)D1，傳統(tǒng)DBB包括三個(gè)分積木式模塊，以及第一加法器170，這三個(gè)分積木式模塊是基帶濾波器110、中頻帶濾波器130和高頻帶濾波器150。
基帶濾波器110包括第二加法器111、第三加法器112、第一延遲器件113和第一至第四移位器114-117。
第二加法器111把數(shù)據(jù)x(n)加入第一延遲器件113的輸出數(shù)據(jù)qb[n-1]與存儲(chǔ)在第一移位器114中的任意系數(shù)-b11相乘所得的數(shù)據(jù)中。第三加法器112把第一延遲器件113的輸出數(shù)據(jù)qb[n-1]與存儲(chǔ)在第二移位器115中的任意系數(shù)a11相乘所得的數(shù)據(jù)加入第二加法器111的輸出數(shù)據(jù)qb[n]與存儲(chǔ)在第三移位器116中的任意系數(shù)a01相乘所得的數(shù)據(jù)中。
第一延遲器件113延遲第二加法器111的輸出，和第四移位器117存儲(chǔ)被第三加法器112的輸出相乘所得的系數(shù)Gb。
中頻帶濾波器130包括第四加法器131、第五加法器132、第二延遲器件133、第三延遲器134和第五至第十移位器135-140。
第四加法器131把數(shù)據(jù)x(n)和第二延遲器件133的輸出數(shù)據(jù)qm[n-1]與存儲(chǔ)在第五移位器135中的任意系數(shù)-b12相乘所得的數(shù)據(jù)加入第三延遲器件134的輸出數(shù)據(jù)qm[n-2]與存儲(chǔ)在第六移位器136中的任意系數(shù)-b22相乘所得的數(shù)據(jù)中。第五加法器132把第二延遲器件133的輸出數(shù)據(jù)qm[n-1]與存儲(chǔ)在第七移位器137中的任意系數(shù)a12相乘所得的數(shù)據(jù)和第三延遲器件134的輸出數(shù)據(jù)qm[n-2]與存儲(chǔ)在第八移位器138中的任意系數(shù)a22相乘所得的數(shù)據(jù)加入第四加法器131的輸出數(shù)據(jù)qm[n]與存儲(chǔ)在第九移位器139中的任意系數(shù)a02相乘所得的數(shù)據(jù)中。第二延遲器件133延遲第四加法器131的輸出數(shù)據(jù)qm[n]，和第三延遲器件134延遲第二延遲器件133的qm[n-1]。第十移位器140存儲(chǔ)被第五加法器132的輸出相乘所得的系數(shù)Gm。
高頻帶濾波器150包括第六加法器151、第七加法器152、第四延遲器件153和第十一至第十四移位器154-157。
第六加法器151把數(shù)據(jù)x(n)加入第四延遲器件153的輸出數(shù)據(jù)qt[n-1]與存儲(chǔ)在第十一移位器154中的任意系數(shù)-b13相乘所得的數(shù)據(jù)中。第七加法器152把第四延遲器件153的輸出數(shù)據(jù)qt[n-1]與存儲(chǔ)在第十二移位器155中的任意系數(shù)a13相乘所得的數(shù)據(jù)加入第六加法器151的輸出數(shù)據(jù)qt[n]與存儲(chǔ)在第十三移位器156中的任意系數(shù)a03相乘所得的數(shù)據(jù)中。第四延遲器件153延遲第六加法器151的輸出數(shù)據(jù)qt[n]，和第十四移位器157存儲(chǔ)被第七加法器152的輸出相乘所得的系數(shù)Gt。
第一加法器170相加基帶濾波器110、中頻帶濾波器130和高頻帶濾波器150的輸出數(shù)據(jù)。
圖1所示的DBB的IIR濾波器的轉(zhuǎn)移函數(shù)H(z)如下[公式1]H(z)=Gb*a01+a11Z-11+b11Z-1+Gm*a02+a12Z-1+a22Z-21+b12Z-1+b22Z-2+Gt*a03+a13Z-11+b13Z-1]]>在公式1中，IIR濾波器由直接形式(direct form)的級(jí)聯(lián)結(jié)構(gòu)組成。
一般來(lái)說(shuō)，如果高級(jí)IIR濾波器由直接形式組成，那么，會(huì)出現(xiàn)有限位中由算術(shù)運(yùn)算引起的算術(shù)舍入誤差和系數(shù)量化誤差。尤其是，在反饋加法器中會(huì)出現(xiàn)溢出，為了解決這個(gè)問題，具有級(jí)聯(lián)結(jié)構(gòu)的IIR濾波器如圖1所示，由分積木式模塊(partial building block)組成。
但是，在如圖1所示，由三個(gè)分積木式模塊組成的DBB系統(tǒng)的情況中，需要數(shù)個(gè)多位移位器來(lái)提供反饋系數(shù)-b11、-b12、-b22和-b13、正向系數(shù)a01、a11、a02、a12、a22、a03和a1 3和增益系數(shù)Gb、Gm和Gt，并且，對(duì)于系數(shù)的算術(shù)運(yùn)算，遞歸地使用了多位移位器、多位反饋加法器和正向加法器。結(jié)果是，硬件應(yīng)該與級(jí)聯(lián)結(jié)構(gòu)的數(shù)量和算術(shù)位的數(shù)目成比例地增加。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明的目的是提供一種利用算術(shù)處理器實(shí)現(xiàn)的、硬件數(shù)量減少了的數(shù)字基本增強(qiáng)器。
因此，為了達(dá)到上面目的，根據(jù)本發(fā)明的實(shí)施例，提供了一種數(shù)字基本增強(qiáng)器(DBB)。該DBB包括第一內(nèi)部數(shù)據(jù)、輸入部分、數(shù)據(jù)指定器、算術(shù)部分和輸出數(shù)據(jù)存儲(chǔ)器件。第一內(nèi)部數(shù)據(jù)是算術(shù)部分的輸出數(shù)據(jù)。輸入部分包括對(duì)輸入數(shù)據(jù)和第一內(nèi)部數(shù)據(jù)作出響應(yīng)的數(shù)個(gè)多位寄存器。數(shù)據(jù)指定器從輸入部分的數(shù)個(gè)輸出數(shù)據(jù)組中選擇一個(gè)輸出數(shù)據(jù)組。算術(shù)部分對(duì)數(shù)據(jù)指定器的輸出數(shù)據(jù)和存儲(chǔ)在算術(shù)部分中的數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算，補(bǔ)償算術(shù)運(yùn)算得出的數(shù)據(jù)的舍入誤差，存儲(chǔ)補(bǔ)償結(jié)果和輸出第一內(nèi)部數(shù)據(jù)。輸出數(shù)據(jù)存儲(chǔ)器件存儲(chǔ)在算術(shù)部分中處理的數(shù)據(jù)。
在一個(gè)實(shí)施例中，數(shù)個(gè)多位寄存器的一個(gè)多位寄存器存儲(chǔ)輸入數(shù)據(jù)，并響應(yīng)相關(guān)的控制信號(hào)輸出存儲(chǔ)的輸入數(shù)據(jù)，其它的多位寄存器存儲(chǔ)第一內(nèi)部數(shù)據(jù)，并響應(yīng)相關(guān)的控制信號(hào)輸出存儲(chǔ)的第一內(nèi)部數(shù)據(jù)。
在一個(gè)實(shí)施例中，數(shù)據(jù)指定器是多路復(fù)用器。
在一個(gè)實(shí)施例中，算術(shù)部分包括第二內(nèi)部數(shù)據(jù)、第一數(shù)據(jù)寄存器、第二數(shù)據(jù)寄存器、算術(shù)數(shù)據(jù)部分、第一多路復(fù)用器、算術(shù)處理器、誤差補(bǔ)償器和第三數(shù)據(jù)寄存器。第二內(nèi)部數(shù)據(jù)是算術(shù)處理器的輸出數(shù)據(jù)，和第一數(shù)據(jù)寄存器存儲(chǔ)第二內(nèi)部數(shù)據(jù)。第二數(shù)據(jù)寄存器存儲(chǔ)和輸出數(shù)據(jù)指定器的輸出數(shù)據(jù)。第一多路復(fù)用器選擇第一數(shù)據(jù)寄存器的輸出數(shù)據(jù)和第二數(shù)據(jù)寄存器的輸出數(shù)據(jù)。算術(shù)數(shù)據(jù)部分在算術(shù)運(yùn)算期間，選擇數(shù)據(jù)寄存器的輸出數(shù)據(jù)和第二內(nèi)部數(shù)據(jù)，存儲(chǔ)和輸出中間數(shù)據(jù)。算術(shù)處理器用算術(shù)方法處理第一多路復(fù)用器的輸出數(shù)據(jù)和存儲(chǔ)在算術(shù)處理器中的數(shù)據(jù)，把經(jīng)算術(shù)處理的數(shù)據(jù)加入算術(shù)數(shù)據(jù)部分的輸出數(shù)據(jù)中，輸出第二內(nèi)部數(shù)據(jù)。誤差補(bǔ)償器對(duì)作為算術(shù)處理器的輸出數(shù)據(jù)的第二內(nèi)部數(shù)據(jù)的舍入誤差加以補(bǔ)償。第三數(shù)據(jù)寄存器存儲(chǔ)誤差補(bǔ)償器的輸出數(shù)據(jù)。
在一個(gè)實(shí)施例中，算術(shù)數(shù)據(jù)部分包括第二多路復(fù)用器，用于選擇第二內(nèi)部數(shù)據(jù)和數(shù)據(jù)指定器的輸出數(shù)據(jù)；第四數(shù)據(jù)寄存器，用于存儲(chǔ)第二多路復(fù)用器的輸出數(shù)據(jù)；和數(shù)據(jù)路徑控制器，用于控制第四數(shù)據(jù)寄存器的輸出數(shù)據(jù)的發(fā)送。在一個(gè)實(shí)施例中，算術(shù)處理器包括桶形移位器，用于響應(yīng)第一多路復(fù)用器的輸出數(shù)據(jù)，進(jìn)行算術(shù)運(yùn)算；第一加法器，用于相加桶形移位器的輸出數(shù)據(jù)；和第二加法器，用于把第一加法器的輸出數(shù)據(jù)加入算術(shù)數(shù)據(jù)部分的輸出數(shù)據(jù)中。
當(dāng)存在一個(gè)桶形移位器時(shí)，可以適當(dāng)?shù)亟档陀布拿娣e，但是，應(yīng)該重復(fù)地進(jìn)行算術(shù)運(yùn)算，因此，難以使桶形移位器應(yīng)用在處理速度重要的系統(tǒng)中。在這樣的情況中，最好使用數(shù)個(gè)桶形移位器。


通過結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行如下詳細(xì)描述，本發(fā)明的前述和其它目的、特征和優(yōu)點(diǎn)將更加清楚，在這些不同的附圖中自始至終相同的標(biāo)號(hào)表示相同的部分。這些附圖并非非按比例畫出來(lái)不可，而是把能顯示本發(fā)明原理的地方重點(diǎn)突出出來(lái)。
圖1顯示了通過無(wú)限脈沖響應(yīng)(IIR)濾波器實(shí)現(xiàn)的傳統(tǒng)數(shù)字基本增強(qiáng)器(DBB)的結(jié)構(gòu)；和圖2顯示了根據(jù)本發(fā)明的數(shù)字基本增強(qiáng)器的結(jié)構(gòu)。
具體實(shí)施例方式
圖2顯示了根據(jù)本發(fā)明的數(shù)字基本增強(qiáng)器的實(shí)施例的結(jié)構(gòu)。參照?qǐng)D2，根據(jù)本發(fā)明實(shí)施例的數(shù)字基本增強(qiáng)器包括輸入部分200、數(shù)據(jù)指定器300、算術(shù)部分400和輸出數(shù)據(jù)存儲(chǔ)器件500。
輸入部分200包括數(shù)個(gè)多位寄存器201-207，用于存儲(chǔ)輸入數(shù)據(jù)X(n)和從算術(shù)部分400輸出的第一內(nèi)部數(shù)據(jù)ID1，并且響應(yīng)預(yù)定控制信號(hào)輸出存儲(chǔ)的數(shù)據(jù)。多位寄存器201存儲(chǔ)輸入數(shù)據(jù)X(n)，并響應(yīng)預(yù)定控制信號(hào)(未示出)輸出存儲(chǔ)的數(shù)據(jù)，其它多位寄存器202-207存儲(chǔ)第一內(nèi)部數(shù)據(jù)ID1，并響應(yīng)預(yù)定控制信號(hào)(未示出)輸出存儲(chǔ)的數(shù)據(jù)。數(shù)據(jù)指定器300從輸入部分200的數(shù)個(gè)輸出數(shù)據(jù)中選擇一個(gè)輸出數(shù)據(jù)。
算術(shù)部分400包括第一數(shù)據(jù)寄存器410、第一多路復(fù)用器420、第二數(shù)據(jù)寄存器430、算術(shù)數(shù)據(jù)部分440、算術(shù)處理器450、誤差補(bǔ)償器460和第三數(shù)據(jù)寄存器470。
算術(shù)部分400對(duì)從數(shù)據(jù)指定器300輸出的數(shù)據(jù)和存儲(chǔ)在算術(shù)處理器450中的數(shù)據(jù)(未示出)進(jìn)行算術(shù)運(yùn)算，補(bǔ)償運(yùn)算得出的數(shù)據(jù)的舍入誤差，存儲(chǔ)補(bǔ)償結(jié)果和輸出第一內(nèi)部數(shù)據(jù)ID1。
第一數(shù)據(jù)寄存器410存儲(chǔ)從算術(shù)處理器450輸出的第二內(nèi)部數(shù)據(jù)ID2。第二數(shù)據(jù)寄存器430存儲(chǔ)從數(shù)據(jù)指定器300輸出的第一內(nèi)部數(shù)據(jù)ID1，把存儲(chǔ)的延遲數(shù)據(jù)提供給算術(shù)處理器450。第一多路復(fù)用器420選擇第一數(shù)據(jù)寄存器410的輸出數(shù)據(jù)和第二數(shù)據(jù)寄存器430的輸出數(shù)據(jù)，從而把它們提供給算術(shù)處理器450。算術(shù)數(shù)據(jù)部分440包括第二多路復(fù)用器441，用于選擇數(shù)據(jù)指定器300的輸出數(shù)據(jù)和第二內(nèi)部數(shù)據(jù)ID2；第四數(shù)據(jù)寄存器442，用于存儲(chǔ)第二多路復(fù)用器441的輸出數(shù)據(jù)；以及數(shù)據(jù)路徑控制器443，用于控制第四數(shù)據(jù)寄存器442的輸出數(shù)據(jù)的發(fā)送，從而存儲(chǔ)算術(shù)處理器450的算術(shù)運(yùn)算期間的中間數(shù)據(jù)，并把存儲(chǔ)數(shù)據(jù)提供給算術(shù)處理器450。
算術(shù)處理器450包括數(shù)個(gè)桶形移位器451-453，用于對(duì)第一多路復(fù)用器420輸出的數(shù)據(jù)和內(nèi)部數(shù)據(jù)(未示出)進(jìn)行算術(shù)運(yùn)算；第一加法器454，用于將桶形移位器451-453的輸出數(shù)據(jù)相加；以及第二加法器455，用于把第一加法器454的輸出數(shù)據(jù)加入算術(shù)數(shù)據(jù)部分440的輸出數(shù)據(jù)中。
誤差補(bǔ)償器460補(bǔ)償從算術(shù)處理器450輸出的第二內(nèi)部數(shù)據(jù)ID2的舍入誤差，和第三寄存器470存儲(chǔ)誤差補(bǔ)償器460的輸出數(shù)據(jù)。
輸出數(shù)據(jù)存儲(chǔ)器件500存儲(chǔ)算術(shù)部分400的處理結(jié)果。
利用根據(jù)本發(fā)明的數(shù)字基本增強(qiáng)器實(shí)現(xiàn)傳統(tǒng)中頻帶濾波器的算術(shù)過程如下步驟1Sx←X(n)步驟2Ap←Sx步驟3Bp←qm[n-2]步驟4Ap←Ap+(b22*Bp)，Bp←qm[n-1]步驟5Cp，Dp←Ap+(b12*Bp)，Bp←qm[n-2]步驟6Ap←0+(a22*Bp)， Bp←qm[n-1]步驟7Ap←Ap+(a12*Bp)步驟8Ap，Cp←Ap+(a02*Cp)，步驟9Dp←0+Bp，qm[n-1]←Dp步驟10Dp←Ap+(Gm*Cp)，qm[n-2]←Dp步驟11OUT_m←Dp這里，箭頭(←)指的是把箭頭(←)右側(cè)的數(shù)據(jù)存儲(chǔ)在箭頭(←)左側(cè)的寄存器中。
在步驟1，把輸入數(shù)據(jù)X(n)存儲(chǔ)在寄存器201中。
在步驟2，讓存儲(chǔ)在寄存器201中的輸入數(shù)據(jù)X(n)通過數(shù)據(jù)指定器300和第二多路復(fù)用器441，然后存儲(chǔ)在第四數(shù)據(jù)寄存器442中。
在步驟3，讓存儲(chǔ)在輸入部分200的多位寄存器204中的中頻帶延遲數(shù)據(jù)qm[n-2]通過數(shù)據(jù)指定器300，然后存儲(chǔ)在第二數(shù)據(jù)寄存器430中。
在步驟4，在算術(shù)處理器450中，把存儲(chǔ)在第二數(shù)據(jù)寄存器430中的中頻帶延遲數(shù)據(jù)qm[n-2]與存儲(chǔ)在算術(shù)處理器450中的反饋路徑系數(shù)(未示出，b22)相乘。把乘積數(shù)據(jù)加入存儲(chǔ)在第四數(shù)據(jù)寄存器442中的輸入數(shù)據(jù)X(n)中，然后存儲(chǔ)在第四數(shù)據(jù)寄存器442中，同時(shí)，把從輸入部分200的多位寄存器203輸出的中頻帶延遲數(shù)據(jù)qm[n-2]存儲(chǔ)在第二數(shù)據(jù)寄存器430中。
在步驟5，在算術(shù)處理器450中，把存儲(chǔ)在第二數(shù)據(jù)寄存器430中的中頻帶延遲數(shù)據(jù)qm[n-1]與存儲(chǔ)在算術(shù)處理器450中的反饋路徑系數(shù)(未示出，b12)相乘。把乘積數(shù)據(jù)加入存儲(chǔ)在第四數(shù)據(jù)寄存器442中的數(shù)據(jù)中，然后存儲(chǔ)在第一數(shù)據(jù)寄存器410和第三數(shù)據(jù)寄存器470中，同時(shí)，把從輸入部分200的多位寄存器204輸出的中頻帶延遲數(shù)據(jù)qm[n-2]存儲(chǔ)在第二數(shù)據(jù)寄存器430中。
在步驟6，把存儲(chǔ)在第四數(shù)據(jù)寄存器442中的數(shù)據(jù)發(fā)送到數(shù)據(jù)路徑控制器443，從而移去所有數(shù)據(jù)。此后，在算術(shù)處理器450中，把存儲(chǔ)在第二數(shù)據(jù)寄存器430中的中頻帶延遲數(shù)據(jù)qm[n-2]與存儲(chǔ)在算術(shù)處理器450中的正向路徑系數(shù)(未示出，a22)相乘。把乘積數(shù)據(jù)存儲(chǔ)在第四數(shù)據(jù)寄存器442中，同時(shí)，把從輸入部分200的多位寄存器204輸出的中頻帶延遲數(shù)據(jù)qm[n-1]存儲(chǔ)在第二數(shù)據(jù)寄存器430中。
在步驟7，在算術(shù)處理器450中，把存儲(chǔ)在第二數(shù)據(jù)寄存器430中的中頻帶延遲數(shù)據(jù)qm[n-1]與存儲(chǔ)在算術(shù)處理器450中的正向路徑系數(shù)(未示出，a12)相乘。把乘積數(shù)據(jù)加入存儲(chǔ)在第四數(shù)據(jù)寄存器442中的數(shù)據(jù)中，然后存儲(chǔ)在第四數(shù)據(jù)寄存器442中。
在步驟8，在算術(shù)處理器450中，把存儲(chǔ)在第一數(shù)據(jù)寄存器410中的數(shù)據(jù)與存儲(chǔ)在算術(shù)處理器450中的正向路徑系數(shù)(未示出，a02)相乘。把乘積數(shù)據(jù)加入存儲(chǔ)在第四數(shù)據(jù)寄存器442中的數(shù)據(jù)中，然后存儲(chǔ)在第一數(shù)據(jù)寄存器410和第四數(shù)據(jù)寄存器442中。
在步驟9，把存儲(chǔ)在第四數(shù)據(jù)寄存器442中的數(shù)據(jù)發(fā)送到數(shù)據(jù)路徑控制器443，從而移去所有數(shù)據(jù)。此后，在算術(shù)處理器450中，把存儲(chǔ)在第二數(shù)據(jù)寄存器430中的中頻帶延遲數(shù)據(jù)qm[n-1]與存儲(chǔ)在算術(shù)處理器450中的旁路系數(shù)(未示出)相乘。讓乘積數(shù)據(jù)通過誤差補(bǔ)償器460，然后，存儲(chǔ)在第三數(shù)據(jù)寄存器470中，同時(shí)，把從第三數(shù)據(jù)寄存器470輸出的第一內(nèi)部數(shù)據(jù)ID1存儲(chǔ)在輸入部分200的多位寄存器203中。
在步驟10，在算術(shù)處理器450中，把存儲(chǔ)在第一數(shù)據(jù)寄存器410中的數(shù)據(jù)與存儲(chǔ)在算術(shù)處理器450中的中頻帶增益系數(shù)(未示出，Gm)相乘。把乘積數(shù)據(jù)加入存儲(chǔ)在第四數(shù)據(jù)寄存器442中的數(shù)據(jù)中，然后，存儲(chǔ)在第三數(shù)據(jù)寄存器47 0中，同時(shí)，把從第三數(shù)據(jù)寄存器470輸出的第一內(nèi)部數(shù)據(jù)ID1存儲(chǔ)在輸入部分200的多位寄存器204中。
在步驟11，把存儲(chǔ)在第三數(shù)據(jù)寄存器470中的數(shù)據(jù)存儲(chǔ)在輸入部分200的多位寄存器207中。
在步驟4-6和9-10，同時(shí)進(jìn)行兩個(gè)算術(shù)運(yùn)算?？梢酝瑫r(shí)處理算術(shù)運(yùn)算的理由是因?yàn)橐幚淼臄?shù)據(jù)的路徑是不同的。這是本發(fā)明的優(yōu)點(diǎn)之一。最好，用在算術(shù)運(yùn)算中的數(shù)據(jù)寄存器包括兩個(gè)獨(dú)立的級(jí)，即主級(jí)和從級(jí)。這是輸入到數(shù)據(jù)寄存器的數(shù)據(jù)不與從數(shù)據(jù)寄存器輸出的數(shù)據(jù)發(fā)送沖突的原因。上述中頻帶濾波器是作為例子實(shí)現(xiàn)的，基帶濾波器和高頻帶濾波器可以利用算術(shù)運(yùn)算過程實(shí)現(xiàn)，從而獲得數(shù)據(jù)。
如上所述，在根據(jù)本發(fā)明的數(shù)字基本增強(qiáng)器中，安裝和重復(fù)使用了傳統(tǒng)算術(shù)處理器，從而，與需要大面積的傳統(tǒng)IIR濾波器相比，實(shí)現(xiàn)了小面積的傳統(tǒng)IIR濾波器的功能。在算術(shù)處理器中的算術(shù)運(yùn)算時(shí)間比系統(tǒng)時(shí)鐘的循環(huán)短得多，因此，從輸出到輸入的特性來(lái)看，顯示出了傳統(tǒng)IIR濾波器的性能。
如上所述，根據(jù)本發(fā)明的利用算術(shù)處理器的數(shù)字基本增強(qiáng)器用桶式移位器取代乘法器，當(dāng)實(shí)現(xiàn)具有包括分積木式模塊的級(jí)聯(lián)結(jié)構(gòu)的傳統(tǒng)IIR濾波器時(shí)，通過共享加法器的算術(shù)處理器構(gòu)成反饋回路，從而降低了硬件占用的面積。
雖然通過參照本發(fā)明的某些優(yōu)選實(shí)施例，已經(jīng)對(duì)本發(fā)明進(jìn)行了圖示和描述，但本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對(duì)其作各種各樣的改變，而不偏離所附權(quán)利要求書所限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一數(shù)字基本增強(qiáng)器(DBB)，包括輸入部分，包括對(duì)輸入數(shù)據(jù)和第一內(nèi)部數(shù)據(jù)作出響應(yīng)的數(shù)個(gè)多位寄存器；數(shù)據(jù)指定器，用于從輸入部分的數(shù)組輸出數(shù)據(jù)中選擇一組輸出數(shù)據(jù)；算術(shù)部分，用于對(duì)數(shù)據(jù)指定器的輸出數(shù)據(jù)和存儲(chǔ)在算術(shù)部分中的數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算，補(bǔ)償算術(shù)運(yùn)算得出的數(shù)據(jù)的舍入誤差，存儲(chǔ)補(bǔ)償結(jié)果和輸出第一內(nèi)部數(shù)據(jù)；和輸出數(shù)據(jù)存儲(chǔ)器件，用于存儲(chǔ)在算術(shù)部分中處理的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的數(shù)字基本增強(qiáng)器，其中，數(shù)個(gè)多位寄存器的一個(gè)多位寄存器存儲(chǔ)輸入數(shù)據(jù)，并響應(yīng)相關(guān)的控制信號(hào)輸出存儲(chǔ)的輸入數(shù)據(jù)，和其它的多位寄存器存儲(chǔ)第一內(nèi)部數(shù)據(jù)，并響應(yīng)相關(guān)的控制信號(hào)輸出存儲(chǔ)的第一內(nèi)部數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的數(shù)字基本增強(qiáng)器，其中，數(shù)據(jù)指定器是多路復(fù)用器。
4.根據(jù)權(quán)利要求1所述的數(shù)字基本增強(qiáng)器，其中，算術(shù)部分包括第一數(shù)據(jù)寄存器，用于存儲(chǔ)第二內(nèi)部數(shù)據(jù)；第二數(shù)據(jù)寄存器，用于存儲(chǔ)和輸出數(shù)據(jù)指定器的輸出數(shù)據(jù)；第一多路復(fù)用器，用于選擇第一數(shù)據(jù)寄存器器的輸出數(shù)據(jù)和第二數(shù)據(jù)寄存器的輸出數(shù)據(jù)；算術(shù)數(shù)據(jù)部分，用于選擇數(shù)據(jù)指定器的輸出數(shù)據(jù)和第二內(nèi)部數(shù)據(jù)，存儲(chǔ)和輸出在算術(shù)運(yùn)算期間的中間數(shù)據(jù)；算術(shù)處理器，用于用算術(shù)方法處理第一多路復(fù)用器的輸出數(shù)據(jù)和存儲(chǔ)在算術(shù)處理器中的數(shù)據(jù)，把經(jīng)算術(shù)處理的數(shù)據(jù)加入算術(shù)數(shù)據(jù)部分的輸出數(shù)據(jù)中，輸出第二內(nèi)部數(shù)據(jù)；誤差補(bǔ)償器，用于對(duì)作為算術(shù)處理器的輸出數(shù)據(jù)的第二內(nèi)部數(shù)據(jù)的舍入誤差加以補(bǔ)償；和第三數(shù)據(jù)寄存器，用于存儲(chǔ)誤差補(bǔ)償器的輸出數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的數(shù)字基本增強(qiáng)器，其中，算術(shù)數(shù)據(jù)部分包括第二多路復(fù)用器，用于選擇第二內(nèi)部數(shù)據(jù)和數(shù)據(jù)指定器的輸出數(shù)據(jù)；第四數(shù)據(jù)寄存器，用于存儲(chǔ)第二多路復(fù)用器的輸出數(shù)據(jù)；和數(shù)據(jù)路徑控制器，用于控制第四數(shù)據(jù)寄存器的輸出數(shù)據(jù)的發(fā)送。
6.根據(jù)權(quán)利要求4所述的數(shù)字基本增強(qiáng)器，其中，算術(shù)處理器包括桶形移位器，用于響應(yīng)第一多路復(fù)用器的輸出數(shù)據(jù)，進(jìn)行算術(shù)運(yùn)算；第一加法器，用于相加桶形移位器的輸出數(shù)據(jù)；和第二加法器，用于把第一加法器的輸出數(shù)據(jù)加入算術(shù)數(shù)據(jù)部分的輸出數(shù)據(jù)中。
全文摘要
本發(fā)明提供了一種利用算術(shù)處理器減少硬件的數(shù)字基本增強(qiáng)器(DBB)。不是利用具有包括數(shù)個(gè)分積木式模塊的級(jí)聯(lián)結(jié)構(gòu)的傳統(tǒng)IIR濾波器,利用算術(shù)處理器的數(shù)字基本增強(qiáng)器包括第一內(nèi)部數(shù)據(jù)、輸入部分、數(shù)據(jù)指定器、算術(shù)部分和輸出數(shù)據(jù)存儲(chǔ)器件。第一內(nèi)部數(shù)據(jù)是算術(shù)部分的輸出數(shù)據(jù)。輸入部分包括數(shù)個(gè)多位寄存器,從而存儲(chǔ)輸入數(shù)據(jù)和第一內(nèi)部數(shù)據(jù),并以預(yù)定信號(hào)的形式輸出存儲(chǔ)的數(shù)據(jù)。數(shù)據(jù)指定器從輸入部分的數(shù)組輸出數(shù)據(jù)中選擇一組輸出數(shù)據(jù)。算術(shù)部分對(duì)數(shù)據(jù)指定器的輸出數(shù)據(jù)和存儲(chǔ)在算術(shù)部分中的數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算,補(bǔ)償和存儲(chǔ)算術(shù)運(yùn)算得出的數(shù)據(jù)的舍入誤差,并輸出第一內(nèi)部數(shù)據(jù);輸出數(shù)據(jù)存儲(chǔ)器件存儲(chǔ)和輸出在算術(shù)部分中處理過的數(shù)據(jù)。
文檔編號(hào)H03H17/02GK1366383SQ0210205
公開日2002年8月28日 申請(qǐng)日期2002年1月18日 優(yōu)先權(quán)日2001年1月19日
發(fā)明者廉旺燮 申請(qǐng)人:三星電子株式會(huì)社