專利名稱：延遲線濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及用于過濾和/或延遲傳輸信號的系統(tǒng)和方法，更具體地說，涉及提供具有平滑響應(yīng)的集成濾波器的系統(tǒng)和方法。
有關(guān)技術(shù)說明在過去幾年里移動電話和其它無線通信設(shè)備的普及要求更大程度地利用現(xiàn)有頻譜資源，同時降低用于高頻操作技術(shù)的成本。任何蜂窩式系統(tǒng)的一個重要組件是將與該蜂窩式系統(tǒng)相關(guān)聯(lián)的信號進(jìn)行放大的大功率放大器。一種特別有效的大功率放大器是前饋放大器，該放大器通常包括沿主通路的一條或多條延遲線以及沿次前饋通路的一條或多條延遲線。
圖1顯示前饋大功率放大器1的一個示例。在該實施例中，主通路由混合分路器(hybrid splitter)2、相位-幅度調(diào)節(jié)電路3、主放大器4、輸出耦合器5、延遲線6、誤差注入耦合器7和饋電輸出13組成。圖1所示的實施例中的次通路包括延遲線8、混合合并器9、相位-幅度調(diào)節(jié)電路10和11以及誤差放大器12。圖1中所示的大功率放大器適合作為多載波功率放大器使用。
理想延遲線在預(yù)定頻率范圍內(nèi)具有均勻、溫度穩(wěn)定和定量的介入延遲和固定相位。傳統(tǒng)上，沿主通路的延遲線6是通過采用多徑延遲均衡空腔濾波器實現(xiàn)的。鑒于空腔濾波器較好的隔離能力，該濾波器采用現(xiàn)有交叉耦合技術(shù)構(gòu)成以將通帶上的延遲變化降至最低，同時應(yīng)付超大功率情況，例如，即使在小空腔直徑情況下，在大多數(shù)設(shè)計中超過1000W的功率和特定情況下2000W以上的功率。該類型延遲線的實例可以從本申請受讓方獲得，作為標(biāo)準(zhǔn)產(chǎn)品延遲線。這一類濾波器一般很大，從15英寸2左右到40多英寸2。
例如，在第4,622,523和3,699,480號美國專利中示出了其它空腔濾波器延遲線。同樣，這些空腔濾波器通常用于圖1中所示的功率放大器主通路內(nèi)。
在次前饋通路上延遲線(例如圖1中的延遲線8)傳統(tǒng)上采用盤繞式同軸電纜或印制在高介電材料上的微帶來實現(xiàn)。在第4,409,568，5,252,934和4,218,664號美國專利以及諸如Murata LDH33、LDH36和LDH46系列的延遲線傳統(tǒng)組件中示出了此類器件的實例。然而，傳統(tǒng)印制微帶延遲線的缺點是在通過高介電強度材料不同箍數(shù)間存在耦合和大介入損耗。同軸電纜類延遲線的交叉耦合很小，但是介入損耗仍很大，需要很大空間來實現(xiàn)。因此，目前尚未找到一種合適的次級延遲電路。
在采用有源元件變換不同延遲響應(yīng)曲線、并將其相加來實現(xiàn)延遲均衡方面已作了大量工作。例如，授權(quán)給Haruo Shiki的第3,942,118號美國專利建議，將第一變頻器、第一濾波器和依次提高諧振頻率和依次降低Q值的第一串聯(lián)全頻通帶濾波器(第一延遲均衡器)、第二變頻器與第二濾波電路、本機振蕩器和依次提高諧振頻率和依次降低Q值的第二串聯(lián)全頻通帶濾波器(第二延遲均衡器)串聯(lián)在一起。但是，這一電路的缺點是介入損耗大、由于采用大量組件造成體積大以及由于有源元件的數(shù)量導(dǎo)致的溫度不穩(wěn)定。在有源延遲均衡方面的其它努力，例如第4,491,808號美國專利也遇到了類似問題。
1964年，S.B.Cohn博士提出采用4端口耦合器或3端口環(huán)行器實現(xiàn)其它組件非線性相位角或時延特性的均衡。見例如第3,277,403號美國專利，該專利以參考的方式包括在本文中。第4,197,514號和第4,988,962號美國專利引用了S.B.Cohn博士早期工作的實例作為各自說明書背景部分中的現(xiàn)有技術(shù)。在過去的一些年里，在實現(xiàn)S.B.Cohn建議的結(jié)構(gòu)方面做了一些嘗試。這些工作采用了體積龐大、價格昂貴和諸如上述第3,699,480號美國專利所示的大型裝置，該專利展示了與阻抗電路相連接的空腔濾波環(huán)行器。迄今為止，這些裝置均不能滿足低成本應(yīng)用的實用要求，諸如參照圖1說明的多載波功率放大器中的次延遲線。
采用與延遲均衡空腔濾波器相同設(shè)計構(gòu)造小型裝置的工作尚未取得成功，主要因為在濾波器各種集總元件中存在著交叉耦合。因此，采用分立元件實現(xiàn)這種濾波器過去被認(rèn)為是不可能的。
由于在集總元件中沒有屏蔽，必然會影響使用集總元件的延遲均衡裝置的整體性能，并且對其產(chǎn)生有害影響。以往認(rèn)為，這種電路中的交叉耦合會使裝置方法實現(xiàn)預(yù)期的功能。至今仍有人認(rèn)為，在次回路中不能在小型結(jié)構(gòu)中采用集總元件來建立一種平緩延遲響應(yīng)，因為在諧振器中有大量雜散電感，而且沒有屏蔽。
鑒于上述問題，現(xiàn)有技術(shù)在前饋功率放大器次通路中采用了同軸延遲線。但是，次通路中的該同軸延遲線存在上面提到的許多問題，因此也不能令人滿意。為此，本發(fā)明設(shè)法找到一種利用集總分立組件均衡通帶延遲的全新方法。本發(fā)明還尋求分別在主通路和次通路中提供改進(jìn)的高低功率延遲線。
發(fā)明概述本發(fā)明一個或多個方面的目的在于確定集總元件延遲線，該延遲線與在通帶上具有較平緩延遲特性的空腔延遲線類似，具有平緩延遲特性曲線。本發(fā)明采用了一種過去被認(rèn)為在小型結(jié)構(gòu)中不可行的集總元件的新結(jié)構(gòu)。該結(jié)構(gòu)應(yīng)用傳統(tǒng)理論，提供了一種采用集總元件進(jìn)行延遲均衡的大大改進(jìn)的結(jié)構(gòu)，以形成平緩延遲響應(yīng)曲線。這在線性放大器的次前饋通路中特別有用。
本發(fā)明的一個或多個方面可以解決上述一個或多個問題，并/或提供改進(jìn)的技術(shù)，采用集總組件實現(xiàn)延遲線。
在本發(fā)明的一個方面中，利用集總組件設(shè)置小型延遲線組合。該組合由與兩個端口連接、并與帶通濾波器分立裝置串聯(lián)的小型3db正交混合耦合器(具有使用集總元件的諧振器)組成。
在本發(fā)明的另一方面中，在將產(chǎn)品發(fā)貨給客戶之前，對集總組件進(jìn)行調(diào)節(jié)，并將其裝入金屬盒內(nèi)，以提供適當(dāng)?shù)木猓猛ǔＥc以批量生產(chǎn)組裝的印制電路板相關(guān)的公差很難實現(xiàn)這種均衡。以這種方式，可以將延遲線作為預(yù)組裝件提供給不同生產(chǎn)廠家，例如用于功率放大器次通路中。
在本發(fā)明的另一方面中，設(shè)置小型四端口混合正交耦合器，分立L-C諧振器作為兩個端口上的集總元件與濾波器串聯(lián)，最好帶通濾波器本身由集總組件構(gòu)成。在本發(fā)明的另一方面中，小型3db正交混合耦合器與濾波器安裝在同一電路板上，諧振器緊靠該3db正交混合耦合器安裝，例如在1/2英寸以內(nèi)(優(yōu)選是在1/4英寸以內(nèi))。
在本發(fā)明的另一方面中，諧振器組件是安裝在小型3db正交混合耦合器上的分立元件。諧振器組件安裝在小型3db正交混合耦合器頂部。
在本發(fā)明的其它實施例中，包括采用小型陶瓷諧振器構(gòu)成濾波器，如KEL-FIL類陶瓷濾波器。
在本發(fā)明的其它方面中，描述了一種延遲線生產(chǎn)方法，使得事先測試的濾波器應(yīng)用到該領(lǐng)域中。
在本發(fā)明的其它方面中，與濾波電路一起包含多重延遲電路。
在本發(fā)明的另外的方面中，在延遲電路和濾波電路間分隔電路延遲增益，以使延遲電路占總延遲的60％或以下，優(yōu)選是50％或以下，40％或以下最好。
本發(fā)明的其它方面包括-在具有多個諧振器的空腔濾波器中，在其間的信號通路上有奇數(shù)個諧振器的一對諧振器間提供耦合連接的電容探示器(probe)。這對諧振器其中一個最好在信號通路的拐彎處；-至少在某些諧振器之間采用容性和電感混合連接的空腔延遲裝置；
-載有諧振器的大功率帶狀線(stripline)或微帶(microstrip)3db混合正交90°相移多路耦合器。全極點契比雪夫濾波器與大功率多路耦合器串聯(lián)；-預(yù)調(diào)節(jié)延遲線模塊。該模塊可以用作前饋大功率放大器中的主延遲線或次延遲線。
本發(fā)明的另一個目的是提供一個與延遲線濾波器內(nèi)延遲補償電路一起使用的濾波器。該濾波器由排列在一起的電容組成，電容以陣列形式安裝在在電路插件板上并且并排排列，相互之間或與地提供容性連接，鄰近連接線的一端與電容陣列(capacitive trace)連接，另一端在相鄰電容陣列上方懸空，這樣，可以通過改變每條臨近連接線和相鄰電容陣列之間的距離來控制各相鄰電容陣列的電容耦合。
本發(fā)明的再一目的是提供一種濾波器，該濾波器能夠通過控制鄰近連接導(dǎo)線之間的距離以及壓縮或擴大電感器進(jìn)行調(diào)節(jié)。支路線圈控制該濾波器的頻率，而一系列的電容陣列控制帶寬。
鑒于下面對優(yōu)選實施例的詳細(xì)介紹，本發(fā)明的這些特性以及其它特性就顯而易見了。盡管本發(fā)明由所附權(quán)利要求加以限定，但這些權(quán)利要求是示例性的，本發(fā)明的一個或多個方面旨在包括在此以組合或分組合的形式描述的要素和步驟。例如，其目的是，本發(fā)明上述每一方面可以單獨使利用和/或與上面限定的本發(fā)明的一個或多個方面結(jié)合使用，和/或結(jié)合以下詳細(xì)描述使用。因此，在各種組合或分組合中有任意數(shù)量的可選組合限定本發(fā)明，這些組合可以包含說明書中的一個或多個要素，包括說明書、權(quán)利要求書、本發(fā)明的各個方面和/或附圖。因此，依據(jù)本說明書，那些微波理論和設(shè)計的技術(shù)人員應(yīng)當(dāng)清楚，本發(fā)明的一個或多個方面的可選組合和分組合，單獨或結(jié)合在此定義的一個或多個要素和/或步驟可以構(gòu)成本發(fā)明的不同方面。其目的是，包含在這里的本發(fā)明的書面說明書將包括所有這種修改和變化。


通過參考附圖，可以更好地理解以上發(fā)明概述以及下面的優(yōu)選實施例的詳細(xì)說明，本發(fā)明的附圖以示例的方式、而非以限制的方式包含在本發(fā)明中。
圖1是具有前饋設(shè)計的放大器實施例的方框圖；圖2是依據(jù)本發(fā)明的一個實施例的方框圖；圖3是本發(fā)明第一實施例的局部圖/局部示意圖；圖4是圖3所示實施例的示意圖；圖5是根據(jù)本發(fā)明第一實施例的完整電路板的俯視圖；圖6是根據(jù)本發(fā)明第二實施例的完整電路板的俯視圖；圖7是顯示本發(fā)明實施例工作的頻率-延遲曲線圖；圖8是顯示本發(fā)明其它實施例工作的頻率-延遲曲線圖；圖9顯示本發(fā)明另外的實施例；圖10顯示本發(fā)明實施例的優(yōu)選封裝；圖11顯示本發(fā)明實施例典型工作特性；圖12A和12B顯示示例性小型3db正交混合耦合器示圖；圖13是包括基于本發(fā)明各方面的濾波器在內(nèi)的裝置的分解透視圖；圖14-18是具有基于本發(fā)明各方面的各種電容探示器實施例的濾波器的平面圖；圖19是圖14所示濾波器的A-A側(cè)視圖；圖20-29是具有依據(jù)本發(fā)明各方面的電容探示器的示例性濾波器的照片；圖30是依據(jù)本發(fā)明各方面的主延遲線實施例的功能方框圖；圖31A-32A是根據(jù)本發(fā)明特性的帶狀線3db混合正交90°相移多路耦合器實施例俯視平面圖，該耦合器載有兩個完全相同的諧振器，該裝置件留有一個輸入和一個輸出。
圖32B是圖31A-32A中加載多路耦合器的側(cè)視平面圖；圖33是根據(jù)本發(fā)明各方面的示例性大功率預(yù)調(diào)節(jié)主延遲線模塊的功能方框圖；圖34是根據(jù)本發(fā)明各方面的示例性低功率預(yù)調(diào)節(jié)次延遲線模塊的功能方框圖；圖35是本發(fā)明一個另外實施例的局部圖/局部示意圖；圖36是圖35中所示實施例的示意圖；圖37是圖35中所示實施例的透視圖；圖38是圖35中所示實施例的側(cè)視圖。
優(yōu)選實施例詳細(xì)說明低功率延遲線參見圖2，延遲電路28可以采取不同配置，使其包括與濾波電路30串連的延遲補償電路29。
圖3顯示本發(fā)明第一實施例的局部圖/局部示意圖；圖4顯示圖3所示的本發(fā)明第一實施例示意圖；圖5顯示包含本發(fā)明第一實施例的電路插件板俯視圖。
圖3-5均采用了小型3db正交混合耦合器。由于傳統(tǒng)上認(rèn)為當(dāng)這些耦合器與集總元件一起使用時，因為其體積較小將會導(dǎo)致起抑制作用的交叉耦合問題，因此過去認(rèn)為它們不可能用于有集總元件的延遲均衡電路。圖12和13顯示兩個典型小型3db正交混合耦合器。如圖12和13所示，小型3db正交混合耦合器40的體積對于大功率器件(例如100-200W)通常小于0.03英寸3，對于標(biāo)準(zhǔn)功率器件(約60W)大約0.01英寸3。根據(jù)本發(fā)明的實施例，適合的小型3db正交混合耦合器的形成通常采用混合微帶技術(shù)、混合多層技術(shù)或集成電路技術(shù)，如單片技術(shù)。一般來說，應(yīng)用混合多層技術(shù)和混合微帶技術(shù)形成的小型3db正交混合耦合器采用例如陶瓷填充的PTFE合成物或與由諸如FR4、G-10和聚酰胺等常用基板材料形成的電路板典型擴展特點兼容的其它材料。在一個優(yōu)選實施例中可以應(yīng)用由Anaren生產(chǎn)的Xinger(產(chǎn)品號1A1306)。Xinger可以從Anaren.com，Anaren Microwave，Inc.，6635 Kirkville Road，East Syracuse，NY 13057訂購。小型3db正交混合耦合器的其它示例包括由Mid-Atlantic RF Systems Inc.，P.O.Box 745，F(xiàn)orest Hill，MD 21050，EMC Technology，1971 Old CuthbertRoad，Cherry Hill，NJ 08034和RF Power Components，Inc.，125Wilbur Place，Bohemia，NY 11716，muRata，2200 Lake ParkDriveSmyrna，GA 30080-7604制造的型號。圖12或圖13中所示的這種耦合器可用作圖3-6所示的小型3db正交混合耦合器40。
如圖3-5所示，小型3db正交混合耦合器40的輸入與節(jié)點P1相連，輸出與P4相連，諧振器與P2和P3相連。諧振器41由微電感器L1、電容C1和C2以及耦合帶45組成。諧振器46由微電感器L2、電容C3和C4以及耦合帶50組成。諧振器最好靠近小型3db正交混合耦合器40安裝，例如在1英寸以內(nèi)，優(yōu)選是在1/2英寸以內(nèi)，最好在1/4英寸以內(nèi)。諧振器緊靠小型3db正交混合耦合器40安裝可以降低耦合帶45和50引起的偏差，減小交叉耦合，便于調(diào)節(jié)諧振器。在一個優(yōu)選實施例中，將小型3db正交混合耦合器安裝在諧振器上方或下方可以最大限度減小空間，這種方式可以將耦合器/諧振器組合所需的面積降至最小，同時將耦合帶45和50的長度縮至最短。在一個實施例中，諧振器位于小型3db正交混合耦合器頂部，并直接與其相連，這樣可以利用小型3db正交耦合器支持諧振器，并將諧振器電氣隔離，從而便于調(diào)節(jié)、降低交叉耦合。位于小型3db正交混合耦合器上、并由其支持的諧振器的一個示例見圖3和圖5。
在本發(fā)明的可選實施例中對小型3db正交混合耦合器進(jìn)行定制，使其包括部分或全部諧振器41和46。例如如果只需要預(yù)定頻率范圍，這些諧振器可以全部集成到小型3db正交混合耦合器中，從而使得整個延遲補償電路能夠在生產(chǎn)線上生產(chǎn)，滿足大批量、低成本應(yīng)用的要求。對于某些半定制應(yīng)用，可以在小型3db正交混合耦合器中集成一個或多個電容。在這些實施例中，小型3db正交混合耦合器包括與其整合在一起的電容C1、C2、C3和/或C4。
若需要用耦合帶41和46、電容C1～C4和/或微電感器L1和L2調(diào)節(jié)諧振器，最好留下上述組件中的一個或多個組件以便于調(diào)整。將這些組件中的一個或多個組件外露，可以例如通過手動調(diào)節(jié)諧振器41和46將延遲補償電路29調(diào)節(jié)到一個特定頻率，這種做法適合于在量小、復(fù)雜程度高的環(huán)境下生產(chǎn)這些部件。在優(yōu)選實施例中，諧振器焊接在一起，并焊接至小型3db正交混合耦合器40頂部。采用這種配置提高了可靠性、降低了交叉耦合、縮小了空間。另外，這些電容易于互換，從而為定制應(yīng)用(如量小、復(fù)雜程度高的環(huán)境)提供了最大限制度的靈活性。
圖5顯示了安裝于電路插件板50上的小型3db正交混合耦合器40的實施例。圖5中所示的尺寸是實際尺寸的3倍。延遲電路28的精確的總的封裝尺寸如圖11所示。
參見圖3-5，延遲補償電路29與濾波器30連接，如上結(jié)合如圖2所述。濾波器30可以遠(yuǎn)離或緊靠延遲補償電路29安裝。在許多情況下最好將濾波器30緊靠延遲補償電路安裝，例如小于1英寸、優(yōu)選是小于1/2英寸，最好小于1/4英寸。在大多數(shù)優(yōu)選實施例中，濾波器30緊鄰延遲補償電路安裝，并與其放在同一個殼內(nèi)(例如圖10中所示的殼)和/或裝于同一電路板上(例如圖5中所示的電路板50)。將延遲補償電路29與濾波器30放在一起的優(yōu)點是保護(hù)兩個電路不會與其它電路，如前饋放大器內(nèi)的其它元件產(chǎn)生交叉耦合。另外，可以精密控制和匹配濾波器30和延遲補償電路29的延遲特性；除此之外，在交付整件前可以對其測試、調(diào)節(jié)，為其提供適當(dāng)?shù)馁|(zhì)量保證。對于敏感高頻微波的應(yīng)用在生產(chǎn)環(huán)境下，特別是在將延遲電路直接集成到一個大得多的電路插件板內(nèi)的情況下，往往很難達(dá)到可接受的再現(xiàn)水平。預(yù)裝該電路解決了這一問題。
見圖3-5，濾波器30可以由任何適合的集總元器件組成，例如陶瓷元件，或組合的電阻、電感和/或電容元件等的微介電諧振器。在圖3-5所示的實施例中，濾波器30由與數(shù)排帶分立微電感器的電路板排列在一起的電容組成，這些微電感器焊接在電容和地之間。由于在公布的實施例中交叉耦合可以降至最小，因此微諧振器是優(yōu)選的。如圖3和5所示，電容C5-C9可以形成排列于電路插件板上的矩形陣列，并且為彼此以及與地提供容性連接。示意性地，電容C5-C9在圖4中分別為C5A、C5B、C6A、C6B、C7A、C7B、C8A、C8B、C9A和C9B。濾波器30也可以配置成包括一個或多個電感器，如圖3和圖5中所示的微電感器L3、L4A、L4B、L5A、L5B、L6A、L6B、L7A、L7B、L8A、L8B和L9。這些微電感器在圖4中表示為電感器L3-L9。
圖3-5中的電路可用于為諸如帶通濾波器的任何合適濾波器提供平緩延遲響應(yīng)。例如，通過采用與濾波器30相連的延遲補償電路，整個延遲電路28在線性放大器的工作范圍，即在優(yōu)選帶寬內(nèi)僅呈現(xiàn)例如最小的時延變化，即250ps(0.25毫微秒)。因此，利用延遲均衡可以提供精確的延遲部件，該部件采用適當(dāng)帶寬上呈現(xiàn)平緩延遲響應(yīng)的集總元件。由于組件之間的交叉耦合，過去認(rèn)為不可能采用小型組件在高頻上實現(xiàn)這一結(jié)果。不過，令人驚奇的是，業(yè)已發(fā)現(xiàn)小型集總元件在已公開配置中可以用來為高頻通信提供性能優(yōu)越的延遲元件。這相對于傳統(tǒng)的配置極大地降低了成本。迄今為止，傳統(tǒng)配置采用體積大、價格昂貴的空腔濾波器、微帶和/或同軸延遲線來實現(xiàn)延遲功能。依據(jù)本發(fā)明的電路在前饋放大器的前饋通路中尤其有效。
下面描述圖3-5中的操作。輸入到小型3db正交混合耦合器端口1的信號被分成兩路信號，然后進(jìn)入端口2和端口3，每路信號有-3db損失。在端口3的信號輸出是位相差-180°，在端口2的信號輸出是位相差-90°，因此端口2信號和端口3信號差為90°相移，即端口2信號偏移-90°，端口3偏移-180°。
見圖3-5，從小型3db正交混合耦合器的節(jié)點1進(jìn)入的信號進(jìn)入節(jié)點2(位相差90°)、通過諧振器41折回、從節(jié)點2到節(jié)點1(位相差180°)、從節(jié)點1到節(jié)點4，在節(jié)點4位相差270°。在小型3db正交混合耦合器節(jié)點1進(jìn)入的信號也從節(jié)點1到節(jié)點4(位相差90°)、從節(jié)點4到節(jié)點3(位相差180°)、通過諧振器46折回、從節(jié)點3到節(jié)點4，在節(jié)點4為位相差270°。這樣，從諧振器41和46折回的信號在節(jié)點4均為位相差270°，并合成圖7中曲線B表示的延遲信號。由于信號在節(jié)點4上同相，通過小型3db正交混合耦合器的損耗只是與耦合器本身極低的阻抗相關(guān)聯(lián)的損失，例如大約每毫微秒0.3-0.4db級或更低。在實施例中，選擇適當(dāng)?shù)鸟詈显梢詫⒔槿霌p耗進(jìn)一步降到每毫微秒0.25db或以下、0.20db或以下、0.15db或以下和/或0.13db或以下。降低介入損耗的優(yōu)點是可以從延遲電路28輸出更大功率。因此，它優(yōu)于其它每體積比高介入損耗的延遲電路。
在更進(jìn)一步的實施例中，通過選擇適當(dāng)?shù)慕M件可以對功率處理能力進(jìn)行不同的配置。例如，延遲電路可以處理25、30、35、45、65、75、100、200W或更高功率。例如，采用(上面提到的)RF PowerComponents，Inc.的大功率小型3db正交混合耦合器，延遲電路可以被設(shè)置為處理200W或更高功率，同時仍保持本發(fā)明實施例的小巧結(jié)構(gòu)和低成本。應(yīng)用大功率、低介入損耗和小型結(jié)構(gòu)的本發(fā)明實施例顯示了本發(fā)明的全部新用途，諸如在某些低功率前饋放大器主通路中的應(yīng)用。
見圖3-5，當(dāng)進(jìn)入或離開諧振器41和46時通過耦合電路的延遲以下述方式形成了一個反向拋物線諧振頻率延遲進(jìn)入諧振器，在諧振器內(nèi)折回數(shù)次，然后折返出去。進(jìn)入諧振器41和46的信號在諧振器諧振頻率范圍內(nèi)延遲，而在諧振頻率范圍外的信號立即折回。也就是說，諧振頻率范圍外的信號立刻折回，同時諧振頻率范圍內(nèi)的信號在諧振器內(nèi)循環(huán)。因此，對于逐漸遠(yuǎn)離中心諧振頻率的頻率來說，折回沒有延遲，是即刻發(fā)生的。所以，諧振延遲通路比諧振外頻率的延遲通路長得多，這樣形成了圖7曲線B所示的延遲特性曲線。正如濾波器的情況一樣，可以通過有選擇地采用諧振器41和46的電抗元件和配置改變反向拋物線(圖7中曲線B)的中心頻率和形狀。這樣，可以改變曲線B的特性曲線和形狀，以便精密補償濾波器30的延遲響應(yīng)。
延遲補償電路29可以提供50Ω的匹配阻抗和帶寬低傳輸損耗。在許多情況下，最好將小型3db正交混合耦合器對于帶寬設(shè)置為50Ω，以便所有頻率都可以順利傳入該耦合器。由于已發(fā)現(xiàn)小型3db正交混合耦合器可以提供更平緩的幅度響應(yīng)以至某些頻率并不比其它頻率更可取，因此在許多耦合設(shè)備的應(yīng)用中優(yōu)選這種耦合器，從而為整個延遲電路28提供了優(yōu)越的性能特性。
更詳細(xì)內(nèi)容見圖7，曲線C表示根據(jù)本發(fā)明實施例的延遲電路28的輸出。延遲電路28可以顯示通帶內(nèi)的微小振蕩(例如約1/4毫微秒級的延遲偏差)，而總延遲根據(jù)所選元件的值確定。圖7所示的實施例中，總延遲大約為10ns。曲線A表示帶通濾波器(例如圖3-5中所示帶通濾波器30)的非均衡正常濾波器響應(yīng)，此響應(yīng)可以由延遲補償電路29(如圖3-5所示)補償，以補償正常帶通濾波器響應(yīng)的延遲變化。延遲補償電路可以與上述濾波器并聯(lián)，該電路可以具有與伴隨濾波器相反延遲特性的頻率響應(yīng)，例如圖7曲線B所示的反向拋物線。正常濾波器響應(yīng)(曲線A)和反向拋物線響應(yīng)(曲線B)相疊加可以形成具有微小振蕩的平緩延遲響應(yīng)(曲線C)。
圖8顯示根據(jù)本發(fā)明實施例的延遲響應(yīng)曲線的第二示例曲線圖。如圖8所示，該延遲補償電路表示對在所需帶寬上4ns和略微大于6ns之間總延遲的貢獻(xiàn)量，平均延遲為5ns。濾波電路30表示在所需帶寬上8ns和剛剛超過10ns之間的延遲貢獻(xiàn)量，平均延遲為9ns。曲線C代表顯示整個延遲電路28的輸出，該電路平均延遲14ns、在所需帶寬上的延遲變化小于0.25ns?；谠撗舆t電路的總延遲(曲線C)的相對比例是這樣的，即總延遲按照預(yù)定量在該延遲電路和濾波電路之間劃分。業(yè)已發(fā)現(xiàn)當(dāng)延遲電路占總延遲的60％或60％以下、優(yōu)選是50％或50％以下，最好是40％左右時可以實現(xiàn)最小延遲偏差。在圖8中由該曲線所示的示例電路中，該延遲電路提供與延遲電路28相關(guān)聯(lián)的總延遲的大約36％。
圖6顯示了以與圖3-5類似方式配置的第二個實施例延遲電路28，不過該電路采用了KEL FILTM諧振組件(小型陶瓷/介電諧振器)構(gòu)成濾波器和諧振器，其它與圖3～5類似。具體見圖6，采用陶瓷諧振器61構(gòu)成諧振器46，采用陶瓷諧振器62構(gòu)成諧振器41。如上面說明諧振器41和46時所述，陶瓷諧振器61和62可以緊靠(如相鄰或上面)小型3db正交混合耦合器安裝。下面再具體看一下圖6，同樣，可以采用小型陶瓷諧振器63-67分別代替濾波器級L4C5、L5C6、L6C7、L7C8、L8C9構(gòu)成濾波器30。在圖6的實施例中，可以用電路板50構(gòu)成耦合板陣列68或補充該陣列。在一些實施例中，可以采用K&LMicrowave，Incorporated，2250 Northwood Drive，Salisbury MD 21801出品的標(biāo)準(zhǔn)KEL FILTM。
圖2所示的總框圖可以隨意配置，包括任意數(shù)目的延遲補償電路29和/或濾波電路30。例如，根據(jù)圖9，一個或多個延遲補償電路29(例如第一29A、第二29B和/或第三29C(未示出)延遲補償電路)可以與一個或多個濾波電路30(例如第一30A、第二30B(未示出)和/或第三30B(未示出)濾波電路)串接。在可選實施例中，延遲補償電路29可以置于濾波電路30前面或后面。當(dāng)采用一個以上延遲補償電路與一個濾波電路串接時，該濾波電路可以置于延遲補償電路之前、之后或之間(如圖9所示)。如果使用多個濾波器與多個延遲補償電路串接時，濾波器可以置于延遲補償電路之前、之后和/或其間。將多個延遲補償電路與一個或多個濾波電路串聯(lián)在一起可以降低圖7和圖8中所示的目標(biāo)帶寬上的振蕩，和/或擴展目標(biāo)帶寬。
圖10是包含延遲電路28金屬盒的圖示，該電路由延遲補償電路29和濾波電路30組成。金屬盒的優(yōu)點是可以將延遲電路與其它外來電磁干擾隔離。因此，可以將延遲電路28作為已被測、調(diào)節(jié)和可安裝單元用于任何需要延遲電路28的應(yīng)用中，而不需要對包含該延遲電路的電路插接板進(jìn)行特殊電磁操作。因此，由于包含小型3db正交混合耦合器的集總元件延遲電路可以在安裝到包括諸如圖1所示的前饋放大器其余組件的主板上之前預(yù)先測試和組裝，因此提高了各種前饋放大器的設(shè)計總體簡化程度和可靠性。
可以采用各種方法構(gòu)成延遲電路。例如，在一種示例組合方法中，可以通過采用公知的技術(shù)(諸如表面安裝連接技術(shù))將至少第一小型3db正交混合耦合器安裝于電路板上來組成延遲電路。也可以采用諸如表面安裝等公技術(shù)將多個第一微電感器和微電容與電路板連接。多個第一微電感器和微電容可以被配置組成一個或多個諧振器，例如分別與小型3db正交混合耦合器至少兩個端口連接的第一和第二諧振器；多個第二微電感器和電容可以被配置組成濾波器。該濾波器可以利用分立微電容和/或直接來自電路板上陣列微電容。當(dāng)電容直接由電路板上陣列形成，制造成本將可以大大降低，同時尺寸和調(diào)節(jié)方便程度將大大提高。表面安裝耦合器有助于諸如IR、汽相、波峰焊接、人工熱氣等傳統(tǒng)軟熔(reflow)方法。
一旦各種元件安裝在電路板上，最好對預(yù)定性能指標(biāo)進(jìn)行檢查，并且在需要時手動調(diào)節(jié)?？梢圆捎米詣踊蚴謩臃椒ㄅc預(yù)定性能指標(biāo)進(jìn)行對比，這樣延遲電路將不會受到主板電磁影響，從而提供了質(zhì)量保證。
在第二個示例方法中，可以采用不同方法形成延遲電路。例如，在一種示例組合方法中，可以通過采用公知的技術(shù)(諸如表面安裝連接技術(shù))將至少第一小型3db正交混合耦合器安裝于電路板上來自組成延遲電路。也可以采用諸如表面安裝等公的技術(shù)將多個第一微電感器和微電容與電路板連接。多個第一微電感器和微電容可以被配置組成一個或多個諧振器，例如分別與小型3db正交混合耦合器至少兩個端口連接的第一和第二諧振器；多個第二微電感器和電容可以被配置組成濾波器。該濾波器可以利用分立微電容和/或直接來自電路板上陣列微電容。當(dāng)電容直接由電路板上陣列形成，制造成本將可以大大降低，同時尺寸和調(diào)節(jié)方便程度將大大提高。
圖11給出了顯示延遲電路28示例性能特性表，該電路由延遲補償電路29和濾波電路30組成。
如上所述，圖12A和12B顯示本發(fā)明實施例使用的各種可在市場買到的小型3db正交混合耦合器的實施例。大功率延遲線如上參照圖1所述，大功率放大器1通常包括主延遲線6。這些類型的濾波器是公知的，諸如由1998年4月14日授權(quán)給Cameron的第5,739,733號美國專利和1980年8月5日授權(quán)給Kasuga等人的第4,216,448號美國專利所示。然而，由此出現(xiàn)了一個問題，即這些濾波器沒有足夠平緩的延遲響應(yīng)。為此，需要改進(jìn)的大功率延遲線濾波器。
主延遲線6的第一實施例如圖14所示為延遲裝置1400。延遲裝置1400可以有一個外殼1401和/或可以擰下和固定在外殼1401上的蓋(圖14中未示出)。外殼1401和/或蓋最好部分或全部由鋁等導(dǎo)電材料制成。
延遲裝置1400還可以有多個感性連接的諧振器1402a-1402h，所有諧振器均可置于1401中。盡管示出了8個諧振器，但是可以使用任意個諧振器，例如在4-16個諧振器，包括這些范圍之間的任何遞增。在某些實施例中可以采用16個以上諧振器。諧振器1402a-1402h可以部分或全部由鋁和/或銀等導(dǎo)電材料制成。例如，每個諧振器可以有一個內(nèi)部區(qū)1407a-1407h，該區(qū)可以是空的(即充滿空氣)和/或?qū)嵭牡?。如果?nèi)部區(qū)1407a-1407h是空的，則諧振器可以是中空柱體；此另外，諧振器1402a-1402h可以選擇由鋁制成，其內(nèi)部區(qū)1407a-1407h是空的，且外表面鍍銀(如圖20-29所示)，以降低延遲裝置1400內(nèi)的損耗。
延遲裝置1400還可以具有一個通過導(dǎo)線1403或其它導(dǎo)電材料連接的輸入端口1405，和/或通過導(dǎo)線1406或其它導(dǎo)電材料連接的輸出端口1404。
如公知的技術(shù)，諧振器可以安裝在殼體內(nèi)，為將要延遲的信號提供一個U形通路。在圖14所示的實施例中，該通路始于輸入端口1405，然后到諧振器1402a、諧振器1402b、諧振器1402c、諧振器1402d、諧振器1402e、諧振器1402f、諧振器1402g、諧振器1402h，然后到輸出到輸出端口1404。可以根據(jù)諧振器1402a-1402h之間的相對距離的/或在諧振器1402a-1402h之間適當(dāng)排列的內(nèi)壁和孔(圖14中未示出)確定該通路。
為了提高延遲裝置1400在某個頻率范圍的延遲響應(yīng)的平緩度，1402a-1402h中的某些諧振器可以與另一些容性連接，這樣延遲裝置1400就可以既提供感性連接又提供容性連接。盡管濾波器電感和容性連接是公知的，但是在此之前這種裝置還未曾在本申請中所述的空腔延遲裝置中使用過。
申請人發(fā)現(xiàn)，通過對諧振器其間主信號通路中奇數(shù)個諧振器進(jìn)行容性連接可以明顯改善空腔延遲裝置的平緩度。例如，如圖14所示，諧振器1402c和1402e可以彼此容性連接。在這個例子中，奇數(shù)個諧振器(即一個諧振器-諧振器1402d)在諧振器1402c和1402e之間的信號通路里。其它成對諧振器連接在一起，其間信號通路中為奇數(shù)個諧振器的是諧振器對1402b、1402f(其間信號通路中諧振器為1402c、1402d、1402e)、諧振器對1402c、1402g(其間信號通道中的諧振器1402d、1402e、1402f)以及諧振器對1402d、1402f(其間信號通道中的諧振器1402e)。
實際上，申請人已發(fā)現(xiàn)，如果利用位于U形通路拐彎處的諧振器(例如在圖14所示的實施例中，諧振器1402d或1402e在U形通路拐彎處)進(jìn)行容性連接，則延遲裝置可獲得最平緩的延遲響應(yīng)。這是因為靠近空腔行末端，如在通路拐彎處信號最強。拐彎可呈90°，這樣，在圖14所示實施例中將提供最平緩延遲響應(yīng)的容性連接是在諧振器對1402c、1402e或1402d、1402f之間。
進(jìn)行諧振器容性連接時可以使用電容探示器。需要注意的是，在可選實施例中電感和電容可以轉(zhuǎn)換。也就是說，諧振器通?？梢曰ハ嗳菪赃B接，電容探示器也可以作為電感探示器。例如，在這些實施例中空腔可以與角交叉耦合容性連接作為電感窗口。例如，每個窗口孔徑可以用電容探示器替代，反之，電容探示器可以被窗口孔徑代替。不過，這種結(jié)構(gòu)并不是最可取的。
根據(jù)一個實施例，電容探示器包括下列任何一個或多個組合壁1450、穿過1450的導(dǎo)電棒1451以及/或分別靠近諧振器1402e和1402c的導(dǎo)電延長部分1452和1453。由于延長部分1452、1453和導(dǎo)電棒1451都是導(dǎo)電的，而且延長部分1452和1453緊靠諧振器，諧振器彼此之間容性連接。壁1450上有一個孔1454，通過此孔可以擰入螺釘(圖19中的螺釘1460)，將導(dǎo)電棒1451固定在壁1450上適當(dāng)位置。電容探示器可以與壁絕緣。為了更好地了解圖14所示實施例，請參見圖19，圖中從A-A視圖顯示了圖14的實施例。
延長部分1452和1453可以焊接到棒1451上(如圖29所示)，棒和延長部分1452和1453也可以是一個適當(dāng)折彎的完整體。在一個實施例中，棒1451和延長部分1452和1453共同形成一個“Z”字形，如圖14所示。延長部分1452和1453每一個均可折彎以調(diào)整各自的延長部分1452和1453和諧振器1402e和1402c之間的距離D1和D2，從而可以調(diào)節(jié)諧振器1402e和1402c和延長部分1452和1453之間的電容耦合量。
圖15顯示了延遲裝置1400的一個可選實施例。在此，諧振器1402d和1402f通過電容探示器彼此容性連接。
圖16顯示了另一個實施例，其中，諧振器1402b和1402f通過電容探示器彼此容性連接。
圖17顯示了具有另一個可選電容探示器實施例的延遲裝置1400。在此，電容探示器包括一個絕緣壁部分1450和/或彎曲呈“Z”字形的導(dǎo)電棒1455(“Z”字形棒)或其它適合的容性連接結(jié)構(gòu)?！癦”字形導(dǎo)電棒1455可以是單獨一段，也可以是相互導(dǎo)電連接在一起的數(shù)段。
圖18顯示了具有另一個可選電容探示器實施例的延遲裝置1400。在此電容探示器1456是一個延長結(jié)構(gòu)，該結(jié)構(gòu)可以使諧振器1402c和1402e相互容性連接。
參見圖13，圖13顯示了本發(fā)明的另一個可選實施例，其中主延遲線6可以作為一個或多個延遲均衡濾波器，如延遲裝置1300。延遲裝置1300可以包括外殼1301和/或可以擰下和固定在外殼1301上的蓋。外殼1301和/或蓋1303最好部分或全部由諸如鋁之類的導(dǎo)電材料制成。延遲裝置1300還可以有多個感性連接的諧振器1302a-1302h，所有諧振器均置于1301中。諧振器1302a-1302h可以部分或全部由諸如鋁和/或銀之類的導(dǎo)電材料制成。多個調(diào)整螺釘1304a-1304h可位于蓋1303內(nèi)，并與其導(dǎo)電連接，用以調(diào)節(jié)諧振器1302a-1302h和蓋1303之間的電容耦合。
圖20-29顯示根據(jù)本發(fā)明的各個方面帶電容探示器的延遲裝置的各實施例的不同視圖的照片。大功率延遲裝置可選實施例在諸如如圖30所示的可選實施例中，主延遲線6具體是一個載有兩個諧振器的混合正交90°相移多路耦合器(加載耦合器)3001，該耦合器由與一個全極點契比雪夫濾波器3002串聯(lián)。全極點契比雪夫濾波器3002最好是在DC和/或無窮大處具有零值(zero)的空腔濾波器。
加載多路耦合器3001可以與以延遲補償電路29相同的方式進(jìn)行電氣配置，不過除了該耦合器最好適合于大功率用途。在圖30中，加載多路耦合器3001從功能上被描述成一個承載多個諧振器的多路耦合器。圖30中第一諧振器由電容C5、C6和電感器L3組成；圖30中第二諧振器由電容C7、C8和電感器L4組成。第一和第二諧振器可以具有不同配置。在實施例中，第一、第二諧振器可以有相同、基本相同和/或完全相同的諧振值。在大多數(shù)優(yōu)選實施例中，第一和第二諧振器是完全相同的。
由于延遲線6最好能用于大功率用途，因此加載多路耦合器3001最好采用帶狀線或微帶電路代替分立組件。圖31A和31B顯示了這種大功率加載多路耦合器。見圖31A，加載多路耦合器3001包括相互重疊的帶狀線電路3101和3102，使標(biāo)有“A”的面一致，標(biāo)有“B”的面一致。帶狀線電路3101有一個介電基板3121，上面排列著導(dǎo)電帶3150、3151(如圖所示)；帶狀線電路3102有一個介電基板3122，上面排列著導(dǎo)電帶3152、3153(如圖所示)。當(dāng)帶狀線電路3101、3102完全重疊時，導(dǎo)電帶3150、3151、3152、3153彼此對齊，如圖31B所示。同樣，當(dāng)帶狀線電路3101、3102完全重疊時，介電基板可以背對背，并且?guī)罹€電路3101、3102有導(dǎo)電帶3150、3151、3152、3153的面朝上。因此，兩個基板可以防止導(dǎo)電帶3150、3151直接接觸導(dǎo)電帶3152、3153。電容C5、C6、C7、C8和電感器L3、L4在重疊帶狀線電路3101、3102的相應(yīng)位置如圖31B所示。
見圖32A和32B，重疊帶狀線電路3101和3102可以以懸垂基板形式裝于外殼3201內(nèi)。外殼3201包括與導(dǎo)電帶3152導(dǎo)電連接的輸入端口3202和與導(dǎo)電帶3151導(dǎo)電連接的輸出端口3204。外殼3201由可以用螺釘擰在一起的3201a、3201b兩半組成。
在加載多路耦合器其它實施例中(見圖32C和32D)，可以采用例如使用低溫共燒陶瓷的多層結(jié)構(gòu)。該多層結(jié)構(gòu)可以為1-18層。在各實施例中，可以采用15-18層結(jié)構(gòu)，如圖32C所示。各層可以包含一個或多個叉指式結(jié)構(gòu)、發(fā)針形結(jié)構(gòu)、梳齒狀結(jié)構(gòu)或端連接結(jié)構(gòu)。在一個實施例中，圖32D顯示了與多路耦合器輸出連接的帶通濾波器的叉指式結(jié)構(gòu)。圖32C和32D中顯示的加載多路耦合器可從Dielectric Lab(DLI)(www.dilabs.com)和American Technical Ceramic(ATC)(www.atceramics.com)訂購。預(yù)調(diào)節(jié)模塊見圖1，與構(gòu)造前饋大功率放大器的一致性問題是調(diào)節(jié)與一個或多個耦合器連接的延遲線。傳統(tǒng)的低功率前饋通路中的延遲線無法調(diào)節(jié)，而本發(fā)明使得預(yù)調(diào)節(jié)模塊能夠被售出供大功率和低功率延遲裝置使用。
見圖33和34，主延遲線6和/或次延遲線8(見圖1)均可制成能插入到放大器中的預(yù)調(diào)節(jié)模塊?，F(xiàn)有的延遲線的問題是它們必須經(jīng)調(diào)節(jié)，而這是一個十分細(xì)致的工作。最好將現(xiàn)有延遲線模塊調(diào)節(jié)好，這樣放大器生產(chǎn)廠商就可以購買定制或制成的預(yù)調(diào)節(jié)好的延遲模塊，并將預(yù)調(diào)節(jié)好的模塊插入其放大器產(chǎn)品中。
因此，主延遲線6可以具體為預(yù)調(diào)節(jié)大功率延遲線模塊3301并且可以包括第一大功率耦合器3302，其與大功率延遲線濾波器3303串聯(lián)，并且/或進(jìn)一步與第二大功率耦合器3304串聯(lián)。耦合器3302和/或3304可以采用標(biāo)準(zhǔn)耦合器或多路耦合器。大功率延遲線濾波器3303可以采用在此介紹的任何一種大功率延遲線濾波器。
同樣，次延遲線8可以具體為預(yù)調(diào)節(jié)低功率延遲線模塊3401，并且可以包括第一低功率耦合器3402，其與低功率延遲線濾波器3403串聯(lián)，并且/或進(jìn)一步與第二低功率耦合器3404串聯(lián)。耦合器3402和/或3404可以采用標(biāo)準(zhǔn)耦合器或多路耦合器。集總濾波器的可選實施例見圖35-38，所示濾波器30的可選實施例仍然由任何合適的集總元件構(gòu)成。在圖35-38中所示的實施例中，濾波器30由電路板線路排列在一起的電容構(gòu)成。與圖3-5所示的實施例不同，圖35-38中的實施例每條支線只需要一個電容和電感器，在電容與地之間不需要第二個分立微電感器。因此，由于減少了部件數(shù)量濾波器的調(diào)節(jié)變得容易了。
如圖35-38所示，電容C5-C9可以排列成矩形陣列，并排安裝在電路板3500上，以便彼此和與地之間提供容性連接。示意性地，圖36中的電容C5-C9分別表示為C5A、C5B、C6A、C6B、C7A、C7B、C8A、C8B、C9A和C9B。濾波器30也可配置為包括諸如微電感器L3、L4、L5、L6、L7、L8和L9的一個或多個電感器，如圖35-38所示。
圖35-38中所示實施例與圖3-5中所示實施例的主要不同是緊鄰連接導(dǎo)線C56、C67和C78。這些導(dǎo)線的一端分別與電容陣列C1、C2和C3連接，而另一端分別懸在緊鄰的電容陣列C2、C3、C4的腔中?？梢愿淖兏骶o鄰連接導(dǎo)線與鄰近電容陣列的距離，以控制臨近電容陣列之間的電容耦合。
因此可以通過控制緊鄰連接導(dǎo)線的距離、壓縮或延長電感器(分路線圈)L3、L4、L5、L6、L7、L8和L9來調(diào)節(jié)濾波器30。分路線圈控制濾波器30的頻率，而電容陣列控制帶寬。
圖35、37和38顯示了電容陣列C1、C2和C3，圖36顯示了帶有電容陣列C1、C2、C3、C4和C5以及一根額外連接導(dǎo)線的示意圖，該連接導(dǎo)線用電容C89表示。濾波器30中的電容數(shù)量由所需的延遲確定。要求濾波器30有3-7個支路，但是，本發(fā)明目的不是限制于這個范圍內(nèi)，可以使用更多或更少的支路數(shù)量。按照要求，一旦濾波器組裝、調(diào)節(jié)好后，所有緊鄰連接導(dǎo)線均與臨近電容陣列保持要求的距離，該單元將裝入外殼內(nèi)作為預(yù)調(diào)節(jié)組件使用，如前面對其它實施例的描述。
權(quán)利要求
1.一種延遲電路，包括延遲補償電路，該電路包括具有第一、第二、第三和第四端口的小型3db正交混合耦合器以及由集總元件構(gòu)成的分別與第二、第三端口相連的第一和第二諧振器；和濾波器，該濾波器由多個與所述延遲補償電路串聯(lián)連接到所述第一、第二端口的其中之一的集總元件組成。
2.如權(quán)利要求1所述的延遲電路，其中所述多個集總元件包括多個微電感器。
3.如權(quán)利要求1所述的延遲電路，其中所述延遲補償電路和所述濾波器在調(diào)節(jié)后置于金屬盒內(nèi)。
4.如權(quán)利要求1所述的延遲電路，其中所述延遲補償電路和所述濾波器緊靠排列。
5.如權(quán)利要求4所述的延遲電路，其中所述延遲補償電路和所述濾波器之間的距離小于1英寸。
6.如權(quán)利要求5所述的延遲電路，其中所述延遲補償電路和所述濾波器之間的距離為1/2英寸。
7.如權(quán)利要求5所述的延遲電路，其中所述延遲補償電路和所述濾波器之間的距離為1/4英寸。
8.如權(quán)利要求1所述的延遲電路，其中所述延遲補償電路和所述濾波器相互直接鄰接排列。
9.如權(quán)利要求1所述的延遲電路，其中所述第一和第二諧振器靠近所述小型3db正交混合耦合器安裝，以減少交叉耦合、方便所述第一和第二諧振器的調(diào)節(jié)。
10.如權(quán)利要求9所述的延遲電路，其中所述第一和第二諧振器與小型3db正交混合耦合器的安裝距離在1英寸以內(nèi)。
11.如權(quán)利要求10所述的延遲電路，其中所述第一和第二諧振器與小型3db正交混合耦合器的安裝距離在1/2英寸以內(nèi)。
12.如權(quán)利要求11所述的延遲電路，其中所述第一和第二諧振器與小型3db正交混合耦合器的安裝距離在1/4英寸以內(nèi)。
13.如權(quán)利要求1所述的延遲電路，其中所述小型3db正交混合耦合器位于所述第一和第二諧振器上方或下面。
14.如權(quán)利要求1所述的延遲電路，其中所述第一和第二諧振器位于所述小型3db正交混合耦合器的頂部。
15.如權(quán)利要求1所述的延遲電路，其中所述濾波器采用KEL-FIL類陶瓷濾波器來構(gòu)成。
16.一種濾波電路補償方法包括以下步驟設(shè)置電路板，該電路板的濾波電路與延遲補償電路串聯(lián)連接；用集總元件設(shè)置所述延遲補償電路和濾波電路；設(shè)置所述延遲補償電路和所述濾波電路的延遲特性，使得所述延遲補償電路對總延遲的貢獻(xiàn)量小于50％。
17.如權(quán)利要求16所述的濾波電路補償方法，其中所述延遲補償電路對總延遲的貢獻(xiàn)量小于40％。
18.一種延遲補償電路，包括電路插接板；小型3db正交混合耦合器，該耦合器位于所述電路插接板上并且包括第一、第二、第三和第四端口；第一和第二諧振器電路，該電路位于混合耦合器上并與所述第一和第二端口相連；濾波電路，該電路位于所述電路插接板上并且在第三或第四端口與小型3db正交混合耦合器相連。
19.如權(quán)利要求18所述的延遲補償電路，其中所述電路插接板調(diào)節(jié)后置于一個金屬盒內(nèi)。
20.如權(quán)利要求18所述的延遲補償電路，其中所述小型3db正交混合耦合器與所述濾波器緊靠所述電路插接板安裝。
21.如權(quán)利要求20所述的延遲補償電路，其中所述小型3db正交混合耦合器與所述濾波器之間的距離小于1英寸。
22.如權(quán)利要求21所述的延遲補償電路，其中所述小型3db正交混合耦合器與所述濾波器之間的距離小于1/2英寸。
23.如權(quán)利要求22所述的延遲補償電路，其中所述小型3db正交混合耦合器與所述濾波器之間的距離小于1/4英寸。
24.如權(quán)利要求18所述的延遲補償電路，其中所述小型3db正交混合耦合器與所述濾波器相互直接鄰接排列。
25.如權(quán)利要求18所述的延遲補償電路，其中所述第一和第二諧振器靠近所述小型3db正交混合耦合器安裝，以減少交叉耦合、方便所述第一和第二諧振器調(diào)節(jié)。
26.如權(quán)利要求18所述的延遲補償電路，其中所述第一和第二諧振器電路與所述小型3db正交混合耦合器的安裝距離在1英寸以內(nèi)。
27.如權(quán)利要求26所述的延遲補償電路，其中所述第一和第二諧振器與所述小型3db正交混合耦合器的安裝距離在1/2英寸以內(nèi)。
28.如權(quán)利要求27所述的延遲補償電路，其中所述第一和第二諧振器電路與所述小型3db正交混合耦合器的安裝距離在1/4英寸以內(nèi)。
29.如權(quán)利要求18所述的延遲補償電路，其中所述小型3db正交混合耦合器安裝在所述第一和第二諧振器電路上方或下面。
30.如權(quán)利要求18所述的延遲補償電路，其中所述第一和第二諧振器電路裝于所述小型3db正交混合耦合器的頂部。
31.如權(quán)利要求18所述的延遲補償電路，其中所述濾波器電路采用KEL FIL類陶瓷濾波器構(gòu)成。
32.一種小型延遲濾波電路，由具有由第一、第二、第三和第四端口的小型3db正交混合耦合器、與第一端口相連的輸入、分別與所述第二、第三端口連接的第一、第二分立諧振器以及包括與所述第四端口相連的分立元組件的濾波器組成。
33.一種延遲線濾波器包括外殼；置于所述外殼內(nèi)的多個諧振器，所述多個諧振器串聯(lián)連接形成信號通路；和連接一對所述多個諧振器的電容探示器，其中所述這對諧振器位于所述信號通路內(nèi)，所述信號通道內(nèi)的奇數(shù)個所述多個諧振器位于所述這對諧振器之間。
34.如權(quán)利要求33所述的延遲線濾波器，其中所述多個諧振器置于適當(dāng)位置，使所述信號通路為具有兩個大致90°拐彎的U形。
35.如權(quán)利要求34所述的延遲線濾波器，其中所述奇數(shù)個諧振器是位于所述U形信號通道內(nèi)所述兩個90°拐彎處之一的一個諧振器。
36.一種延遲線濾波器，包括外殼；置于所述外殼內(nèi)的多個諧振器，所述多個諧振器串聯(lián)連接形成信號通路；和連接一對所述多個諧振器的電感探示器，其中所述這對諧振器位于所述信號通路內(nèi)，所述信號通道內(nèi)的奇數(shù)個所述多個諧振器位于所述這對諧振器之間。
37.如權(quán)利要求36所述的延遲線濾波器，其中所述多個諧振器置于適當(dāng)位置，使所述信號通路為具有兩個大致90°拐彎的U形。
38.如權(quán)利要求37所述的延遲線濾波器，其中所述奇數(shù)個諧振器是位于所述U形信號通道內(nèi)所述兩個90°拐彎處之一的一個諧振器。
39.一種延遲線濾波器包括外殼；置于外殼內(nèi)的多個諧振器，所述多個諧振器通過串聯(lián)連接形成信號通路；和空腔延遲裝置，其中在至少部分所述多個諧振器之間有容性和感性混合連接。
40.一種大功率延遲線濾波器，包括由載有諧振器的帶狀線和微帶3db混合正交90°相移多路耦合器之一組成的主延遲線。
41.如權(quán)利要求40所述的大功率延遲線濾波器，還包括一個與所述大功率多路耦合器串聯(lián)的全極點契比雪夫濾波器。
42.如權(quán)利要求41所述的大功率延遲線濾波器，其中所述契比雪夫濾波器是一個在DC、無窮大、DC和無窮大之一處具有零值的空腔濾波器。
43.如權(quán)利要求40所述的大功率延遲線濾波器，其中所述多路耦合器載有兩個諧振器。
44.如權(quán)利要求43所述的大功率延遲線濾波器，其中所述兩個諧振器的諧振值完全相同。
45.如權(quán)利要求43所述的大功率延遲線濾波器，其中所述兩個諧振器的諧振值基本相同。
46.如權(quán)利要求43所述的大功率延遲線濾波器，其中所述兩個諧振器的諧振值相同。
47.如權(quán)利要求40所述的大功率延遲線濾波器，其中所述帶狀線包含其上有導(dǎo)電帶的介電基板。
48.如權(quán)利要求47所述的大功率延遲線濾波器，其中當(dāng)所述帶狀線中的兩個相互重疊時，所述介電基板可以背對背放置，從而避免所述兩個帶狀線中的一個的所述導(dǎo)電帶直接接觸所述兩個帶狀線的另一個的所述導(dǎo)電帶。
49.一種前饋大功率放大器延遲線被制成預(yù)調(diào)節(jié)模塊。
50.如權(quán)利要求49所述的前饋大功率放大器延遲線，其中所述延遲線是主延遲線和次延遲線其中之一。
51.如權(quán)利要求50所述的前饋大功率放大器延遲線，其中所述主延遲線的所述預(yù)調(diào)節(jié)模塊包括與一個大功率延遲線濾波器串聯(lián)的第一大功率耦合器。
52.如權(quán)利要求50所述的前饋大功率放大器延遲線，其中所述主延遲線的所述預(yù)調(diào)節(jié)模塊包括與第二大功率耦合器串聯(lián)的第一大功率耦合器。
53.如權(quán)利要求50所述的前饋大功率放大器延遲線，其中所述主延遲線的所述預(yù)調(diào)節(jié)模塊包括與大功率延遲線濾波器串聯(lián)的第一大功率耦合器和第二大功率耦合器。
54.如權(quán)利要求50所述的前饋大功率放大器延遲線，其中所述次延遲線的所述預(yù)調(diào)節(jié)模塊包括與低功率延遲線濾波器串聯(lián)的第一低功率耦合器。
55.如權(quán)利要求50所述的前饋大功率放大器延遲線，其中所述次延遲線的所述預(yù)調(diào)節(jié)模塊包括與第二低功率耦合器串聯(lián)的第一低功率耦合器。
56.如權(quán)利要求50所述的前饋大功率放大器延遲線，其中所述次延遲線的所述預(yù)調(diào)節(jié)模塊包括與低功率延遲線濾波器串聯(lián)的第一低功率耦合器和第二低功率耦合器。
57.一種延遲電路包括延遲補償電路，由具有第一、第二、第三和第四端口的小型3db正交混合耦合器組成；和濾波器，包括多個與所述延遲補償電路串聯(lián)連接至所述第一和第二端口之一的集總元件；其中所述多個集總元件包括串聯(lián)的多個電容陣列、多個電感器，以及多條鄰近連接的導(dǎo)線，所述多個電容陣列的每一個與所述多個電感器的每一個相連；并且其中所述各鄰近連接導(dǎo)線的每一條的第一端與其中一個電容陣列相連，第二端位于所述多個電容陣列相鄰的一個上方。
58.如權(quán)利要求57所述的延遲電路，其中所述鄰近連接導(dǎo)線第二端與相鄰電容陣列之間的距離控制所述電容陣列的相鄰電容陣列之間的耦合電容量。
59.如權(quán)利要求57所述的延遲電路，其中所述延遲補償電路和所述濾波器在調(diào)節(jié)后裝入金屬盒內(nèi)。
60.一種濾波電路補償方法，包括以下步驟設(shè)置電路板，該電路板的濾波電路與延遲補償電路串聯(lián)連接；用集總元件設(shè)置所述延遲補償電路和濾波電路；為所述濾波器提供多個串聯(lián)排列的電容、多個電感器以及多條鄰近連接的導(dǎo)線，所述多個電容陣列的每一個與所述多個電感器的一個相連；其中所述鄰近連接導(dǎo)線的每一條的第一端與所述多個電容陣列的一個相連，第二端位于所述多個電容陣列相鄰的一個上方。通過調(diào)整所述鄰近連接導(dǎo)線的所述第二端的每個和所述相鄰的電容陣列之間的距離調(diào)節(jié)所述濾波器，以控制所述電容陣列的相鄰電容陣列之間的耦合電容量。
61.如權(quán)利要求60所述的濾波電路補償方法，其中所述調(diào)節(jié)步驟還包括壓縮或擴大所述電感器。
全文摘要
延遲電路(28)被配置為包含與集成濾波電路(30)串聯(lián)連接的延遲補償電路(29)。延遲補償電路(29)包含具有第一、第二、第三和第四端口的小型3db正交混合耦合器(40)，以及由集總元件構(gòu)成的分別與第二、第三端口相連的第一諧振器(41)和第二諧振器(46)；濾波電路(30)包含多個與所述延遲補償電路(29)串聯(lián)連接到所述第一和第二端口其中之一的集總元件組成。
文檔編號H03F1/00GK1399805SQ00810467
公開日2003年2月26日 申請日期2000年6月14日 優(yōu)先權(quán)日2000年6月14日
發(fā)明者拉菲·赫什蒂格, 弗雷斯里克·J·莫爾 申請人:K&L微波公司