專利名稱：數(shù)字本振信號產(chǎn)生方法及其數(shù)字控制振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字移動通信技術(shù)，更具體地指一種數(shù)字本振信號產(chǎn)生方法及其數(shù)字控制振蕩器。
頻率合成器是實現(xiàn)頻率轉(zhuǎn)換的裝置。廣泛應(yīng)用于產(chǎn)生電子系統(tǒng)的基準(zhǔn)頻率，其合成的精度和穩(wěn)定度主要受其參考頻率的精度、穩(wěn)定度以及外圍電路的影響。
數(shù)字控制振蕩器(NCO-Numerical Control Oscillator)是數(shù)字信號處理技術(shù)發(fā)展的產(chǎn)物。它也是用于產(chǎn)生電子系統(tǒng)的基準(zhǔn)頻率，與傳統(tǒng)頻率合成器相比，具有頻率分辨率很高，頻率變換速度很快，頻率變換相位連續(xù)，相位噪聲低，集成度高，體積小，靈活產(chǎn)生多種信號等優(yōu)點。但由于采用了全數(shù)字電路，必定會產(chǎn)生雜散信號，而且雜散多且分布規(guī)律難循一直是限制數(shù)字控制振蕩器技術(shù)應(yīng)用的主要因素。
在最近幾年里，隨著數(shù)字信號處理技術(shù)的不斷完善，高速數(shù)字技術(shù)的迅速發(fā)展以及集成工藝水平的提高，加速了數(shù)字控制振蕩器產(chǎn)品更新?lián)Q代的步伐。數(shù)字控制振蕩器的頻率分辨率已提高了9個數(shù)量級(相位累加起的位數(shù)從最初的十幾位提高到了40位，目前一般為32位)；從產(chǎn)生單一正弦/余弦信號到能產(chǎn)生多種調(diào)制輸出；時鐘頻率已從幾兆赫發(fā)展到幾十GHz；由于芯片內(nèi)采用了雜散抑制技術(shù)，數(shù)字控制振蕩器雜散性能已大為提高；頻率變換速度已提高到了ns級；控制方式由原來的并行控制發(fā)展到串行、并行以及總線等多種控制形式，數(shù)字控制振蕩器已進(jìn)入了實用化階段。
在現(xiàn)代通信電子系統(tǒng)中，數(shù)字控制振蕩器作為新一代的頻率合成器，廣泛用于通信電子系統(tǒng)、雷達(dá)系統(tǒng)、電子對抗、航空、航海等領(lǐng)域。
傳統(tǒng)的數(shù)字控制振蕩器基本工作原理如

圖1所示由輸出頻率的頻率控制字進(jìn)行相位累加，將得到的每個相位查找三角幅度表，其輸出就是該輸出頻率的正弦或余弦信號輸出形式。其數(shù)字控制振蕩器基本結(jié)構(gòu)如圖2所示，頻率控制字單元101產(chǎn)生一個對應(yīng)輸出頻率的累加步長，以采樣頻率在相位累加器單元102中進(jìn)行累加，查正余弦表幅度輸出單元105內(nèi)存儲著對應(yīng)(0-2pi)相位的正弦/余弦值，通過累加器單元累加后得到的相位值作為查表地址去查詢正余弦幅度輸出單元，就得到相應(yīng)輸出頻率的數(shù)字化正弦或余弦幅度值。其中的單元103是相位抖動單元，其與單元105內(nèi)部的幅度抖動一樣，作為有效抑制雜散的一種方式。由于單元105中的存儲表容量所限，截尾模塊單元104是將加入了相位抖動的原相位位數(shù)截取一段，即能夠減少單元105中的存儲表容量，降低資源消耗，又能夠保持高的查表精度和無雜散動態(tài)范圍性能，單元106為加法器。
上述的傳統(tǒng)數(shù)字控制振蕩器中存在的缺點隨著尋址相位的增加，查正余弦表幅度輸出單元的存儲表將會呈級數(shù)增加，如，如尋址相位為18bit，則需要I/Q兩張表格為2*2＾18＝524288bit存儲單元，因此表格容量太大，導(dǎo)致系統(tǒng)資源ROM表存儲量巨大，功耗過高，不適合高速工作。
為此，本發(fā)明的目的是針對傳統(tǒng)數(shù)字控制振蕩器中存在的缺點，提供了一種改進(jìn)的數(shù)字本振信號產(chǎn)生方法及其數(shù)字控制振蕩器。
為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案本發(fā)明的數(shù)字本振信號產(chǎn)生方法是基于一數(shù)字控制振蕩器，包括頻率控制字單元、累加器、相位抖動單元、加法器、截尾模塊單元、查表幅度輸出單元，該方法包括以下步驟頻率控制字單元產(chǎn)生一個對應(yīng)輸出頻率的累加步長，并由累加器對累加步長進(jìn)行累加；由相位抖動單元產(chǎn)生抖動信號；將所述累加步長的累加結(jié)果和抖動信號輸入到加法器進(jìn)行加法運算得到相加相位；截尾模塊單元將加法運算得到的相加相位位數(shù)截取一段后輸入查表幅度輸出單元；查表幅度輸出單元將截尾模塊單元輸出的相位進(jìn)行運算后輸出數(shù)字本振信號的同相分量和正交分量；在查表幅度輸出單元對截尾模塊單元輸出的相位進(jìn)行運算中，還進(jìn)一步包括以下步驟將截尾模塊單元輸出的相位拆分為粗大相位和細(xì)小步進(jìn)長度；以所述的粗大相位位數(shù)作為查表地址查找粗大相位存儲表得到粗大相位正弦值和粗大相位余弦值；將得到的粗大相位正弦值、余弦值和細(xì)小步進(jìn)長度按三角函數(shù)的泰勒展開公式運算后輸出數(shù)字本振信號的同相分量和正交分量。
依上述方法，本發(fā)明的數(shù)字控制振蕩器包括頻率控制字單元、相位累加器單元、加法器、相位抖動單元、截尾模塊單元、查表幅度輸出單元，頻率控制字單元產(chǎn)生一個對應(yīng)輸出頻率的累加步長并輸入至相位累加器單元，相位累加器單元對該輸出頻率的累加步長進(jìn)行累加后輸入至加法器，并與相位抖動單元產(chǎn)生的相位抖動信號相加，截尾模塊單元對加法器輸出的相加相位位數(shù)截取一段后輸入至查表幅度輸出單元，查表幅度輸出單元輸出數(shù)字化本振信號的同相分量和正交分量，其特征在于所述的查表幅度輸出單元包括查表相位分解模塊、粗大相位存儲表、邏輯運算單元，查表相位分解模塊將截尾模塊單元的輸出相位值進(jìn)行分解為粗大相位和細(xì)小步進(jìn)長度，并以粗大相位位數(shù)為查表地址查找粗大相位存儲表，粗大相位存儲表的輸出、以及細(xì)小步進(jìn)長度送至邏輯運算單元進(jìn)行運算處理并輸出同相分量和正交分量。
所述的粗大相位存儲表包括粗大相位正弦存儲表和粗大相位余弦存儲表。
由于本發(fā)明的方法采用將截尾模塊單元輸出的相位拆分為粗大相位和細(xì)小步進(jìn)長度；以所述的粗大相位位數(shù)作為查表地址查找粗大相位存儲表得到粗大相位正弦值和粗大相位余弦值；將得到的粗大相位正弦值、余弦值和細(xì)小步進(jìn)長度按三角函數(shù)的泰勒展開公式運算后輸出數(shù)字本振信號的同相分量和正交分量。在查表幅度輸出單元中采了包括查表相位分解模塊、粗大相位存儲表、邏輯運算單元，查表相位分解模塊將截尾模塊單元的輸出相位值進(jìn)行分解為粗大相位和細(xì)小步進(jìn)長度，并以粗大相位位數(shù)為查表地址查找粗大相位存儲表，粗大相位存儲表的輸出、以及細(xì)小步進(jìn)長度送至邏輯運算單元進(jìn)行運算處理并輸出同相分量和正交分量。本發(fā)明克服了傳統(tǒng)數(shù)控振蕩器由于表格容量大，占用資源多，并導(dǎo)致表中的存儲器功耗太大的缺點，它具有以下優(yōu)點1、大大地降低了存儲器的容量和減少了資源，并降低了功耗；2、解決了存儲器由于過大所造成功耗高而不適合高速工作的缺陷，提高了數(shù)控振蕩器的實用性，并擴(kuò)展了其應(yīng)用范圍；
3、抑制雜散效果佳，可高達(dá)約110dB；4、采用全數(shù)字方式，產(chǎn)生的信號質(zhì)量好，具有較高的準(zhǔn)確度。
下面結(jié)合附圖和實施例，對本發(fā)明的數(shù)字本振信號產(chǎn)生方法和數(shù)字控制振蕩器作一詳細(xì)地說明圖1為傳統(tǒng)數(shù)字控制振蕩基本原理框圖。
圖2為傳統(tǒng)的數(shù)字控制振蕩器結(jié)構(gòu)示意框圖。
圖3為本發(fā)明的數(shù)字控制振蕩器結(jié)構(gòu)示意框圖。
圖4利用本發(fā)明數(shù)字控制振蕩器所得到的信號功率譜圖。
本發(fā)明的數(shù)字本振信號產(chǎn)生方法是基于一包括頻率控制字單元、累加器、相位抖動單元、加法器、截尾模塊單元、查表幅度輸出單元構(gòu)成的數(shù)字控制振蕩器，包括以下步驟頻率控制字單元產(chǎn)生一個對應(yīng)輸出頻率的累加步長，并由累加器對累加步長進(jìn)行累加；由相位抖動單元產(chǎn)生抖動信號；將所述累加步長的累加結(jié)果和抖動信號輸入到加法器進(jìn)行加法運算得到相加相位；截尾模塊單元將加法運算得到的相加相位位數(shù)截取一段后輸入查表幅度輸出單元；在查表幅度輸出單元對截尾模塊單元輸出的相位進(jìn)行運算進(jìn)一步包括以下步驟將截尾模塊單元輸出的相位拆分為粗大相位和細(xì)小步進(jìn)長度；以所述的粗大相位位數(shù)作為查表地址查找粗大相位存儲表得到粗大相位正弦值和粗大相位余弦值；將得到的粗大相位正弦值、余弦值和細(xì)小步進(jìn)長度按三角函數(shù)的泰勒展開公式運算后輸出數(shù)字本振信號的同相分量和正交分量。
請參閱圖3所示，本發(fā)明振蕩器基于在傳統(tǒng)的數(shù)字控制振蕩器基本結(jié)構(gòu)基礎(chǔ)上，包括頻率控制字單元101、相位累加器單元102、加法器106、相位抖動單元103截尾模塊單元104、查表幅度輸出單元105，頻率控制字單元101產(chǎn)生一個對應(yīng)輸出頻率的累加步長并輸入至相位累加器單元102，相位累加器單元102對該輸出頻率的累加步長進(jìn)行累加后輸入至加法器106，并與相位抖動單元103產(chǎn)生的相位抖動信號相加，截尾模塊單元104對加法器輸出的相加相位位數(shù)截取一段后輸入至查表幅度輸出單元105。
所述的查表幅度輸出單元105包括查表相位分解模塊203、粗大相位存儲表201、邏輯運算單元202，查表相位分解模塊203將截尾模塊單元104的輸出相位值進(jìn)行分解為粗大相位和細(xì)小步進(jìn)長度，即將原角度的總查表位數(shù)W用粗大區(qū)間相位和細(xì)小步進(jìn)長度表示，并以粗大相位位數(shù)為查表地址查找粗大相位存儲表201，粗大相位存儲表201的輸出、以及細(xì)小步進(jìn)長度送至邏輯運算單元202進(jìn)行運算處理并輸出同相分量I和正交分量Q。
所述的查表相位分解模塊203根據(jù)泰勒公式對截尾模塊單元104輸出的總查表位數(shù)生成容量為兩張粗大相位所對應(yīng)的相位存儲表。即，所述的粗大相位存儲表201包括粗大相位正弦存儲表和粗大相位余弦存儲表(在圖3中未畫示出)。
上述的查表相位分解模塊203的基本原理是利用泰勒公式 將三角函數(shù)進(jìn)行二階展開cos(t0+Δt)＝cost0-sint0×Δt+Rk+l(Δt)；sin(t0+Δt)＝sint0+cost0×Δt+Rk+l(Δt)由此可見，它將原直接查表相位值的三角函數(shù)值進(jìn)行泰勒分解展開，將查表相位W(Npbit)分成粗大相位(Hbit)和細(xì)小相位步進(jìn)長度(Np-H bit)，對應(yīng)粗大相位的位數(shù)H bit，建立容量僅為2＾H的SIN/COS三角函數(shù)值小表。其他所有相位的SIN/COS值根據(jù)泰勒展開式，分別用展開后的粗大區(qū)間相位查找到的SIN/COS值，乘上細(xì)小相位步進(jìn)長度，再進(jìn)行相加/減運算，即可得到總相位W對應(yīng)的同相/正交(I/Q)值，完成整個數(shù)字控制振蕩器的頻率幅度值輸出。
在本發(fā)明的方法中，將得到的粗大相位正弦值、余弦值和細(xì)小步進(jìn)長度是按三角函數(shù)的二階泰勒展開公式進(jìn)行運算。
利用本發(fā)明的本振信號產(chǎn)生方法以及數(shù)字控制振蕩器后可達(dá)到很高的壓縮比。假如原尋址相位為18bit，則需要同相/正交(I/Q)兩張表格為2*2＾18＝524288bit存儲單元。采用三角對稱以及泰勒展開分解后，兩張小容量表格一共只需要約512bit存儲單元，壓縮比高達(dá)1024∶1，無疑是大大地節(jié)省了系統(tǒng)資源，克服了傳統(tǒng)數(shù)字控制振蕩器由于表格容量太大，而導(dǎo)致系統(tǒng)資源存儲表存儲量巨大，功耗過高，不適合高速工作的缺陷，同時，抑制雜散雜散動態(tài)范圍SFDR可達(dá)109.96dB。從而提高了數(shù)字控制振蕩器的實用性并擴(kuò)展了應(yīng)用領(lǐng)域，可廣泛用于通信電子系統(tǒng)、雷達(dá)系統(tǒng)、電子對抗、航空、航海等領(lǐng)域中作為數(shù)字頻率合成器。
經(jīng)過仿真研究驗證，采用本發(fā)明的數(shù)字控制振蕩器后，其頻譜特性如圖4所示，該圖是輸出頻率＝18MHz的功率譜?？v坐標(biāo)為功率譜密度，單位dB，橫坐標(biāo)為頻率范圍，單位MHz。此時，數(shù)字控制振蕩器的SFDR＝119.3dB。
權(quán)利要求
1.一種數(shù)字本振信號產(chǎn)生方法，基于一數(shù)字控制振蕩器，包括頻率控制字單元、累加器、相位抖動單元、加法器、截尾模塊單元、查表幅度輸出單元，該方法包括以下步驟頻率控制字單元產(chǎn)生一個對應(yīng)輸出頻率的累加步長，并由累加器對累加步長進(jìn)行累加；由相位抖動單元產(chǎn)生抖動信號；將所述累加步長的累加結(jié)果和抖動信號輸入到加法器進(jìn)行加法運算得到相加相位；截尾模塊單元將加法運算得到的相加相位位數(shù)截取一段后輸入查表幅度輸出單元；查表幅度輸出單元將截尾模塊單元輸出的相位進(jìn)行運算后輸出數(shù)字本振信號的同相分量和正交分量；其特征在于，查表幅度輸出單元對截尾模塊單元輸出的相位進(jìn)行運算進(jìn)一步包括以下步驟將截尾模塊單元輸出的相位拆分為粗大相位和細(xì)小步進(jìn)長度；以所述的粗大相位位數(shù)作為查表地址查找粗大相位存儲表得到粗大相位正弦值和粗大相位余弦值；將得到的粗大相位正弦值、余弦值和細(xì)小步進(jìn)長度按三角函數(shù)的泰勒展開公式運算后輸出數(shù)字本振信號的同相分量和正交分量。
2.如權(quán)利要求1所述的數(shù)字本振信號產(chǎn)生方法，其特征在于將得到的粗大相位正弦值、余弦值和細(xì)小步進(jìn)長度是按三角函數(shù)的二階泰勒展開公式進(jìn)行運算。
3.一種數(shù)字控制振蕩器，該振蕩器包括頻率控制字單元、相位累加器單元、加法器、相位抖動單元、截尾模塊單元、查表幅度輸出單元，頻率控制字單元產(chǎn)生一個對應(yīng)輸出頻率的累加步長并輸入至相位累加器單元，相位累加器單元對該輸出頻率的累加步長進(jìn)行累加后輸入至加法器，并與相位抖動單元產(chǎn)生的相位抖動信號相加，截尾模塊單元對加法器輸出的相加相位位數(shù)截取一段后輸入至查表幅度輸出單元，查表幅度輸出單元輸出數(shù)字化本振信號的同相分量和正交分量，其特征在于所述的查表幅度輸出單元包括查表相位分解模塊、粗大相位存儲表、邏輯運算單元，查表相位分解模塊將截尾模塊單元的輸出相位值進(jìn)行分解為粗大相位和細(xì)小步進(jìn)長度，并以粗大相位位數(shù)為查表地址查找粗大相位存儲表，粗大相位存儲表的輸出、以及細(xì)小步進(jìn)長度送至邏輯運算單元進(jìn)行運算處理并輸出同相分量和正交分量。
4.如權(quán)利要求3所述的數(shù)字控制振蕩器，其特征在于所述的粗大相位存儲表包括粗大相位正弦存儲表和粗大相位余弦存儲表。
全文摘要
本發(fā)明公開了一種數(shù)字本振信號產(chǎn)生方法及其數(shù)字控制振蕩器,在查表幅度輸出單元相位運算中,將截尾模塊單元輸出的相位拆分為粗大相位和細(xì)小步進(jìn)長度;以粗大相位位數(shù)作為查表地址查找粗大相位存儲表得到粗大相位正弦值和粗大相位余弦值;將得到的粗大相位正弦值、余弦值和細(xì)小步進(jìn)長度按三角函數(shù)的泰勒展開公式運算后輸出數(shù)字本振信號的同相和正交分量。本發(fā)明具有工作速度高、應(yīng)用范圍寬、系統(tǒng)資源和功耗節(jié)省的優(yōu)點。
文檔編號H03L7/00GK1355608SQ0012750
公開日2002年6月26日 申請日期2000年11月23日 優(yōu)先權(quán)日2000年11月23日
發(fā)明者桂益俊, 王菁 申請人:華為技術(shù)有限公司