抗干擾漏電保護芯片的制作方法
【專利摘要】本發(fā)明涉及一種抗干擾漏電保護芯片，其包括若干引腳，其芯片內(nèi)包括電壓調(diào)節(jié)器、與電壓調(diào)節(jié)器連的參考電壓發(fā)生器U1，運算比較電路以及鎖存器U3，運算比較電路的正輸入端分別與參考電壓發(fā)生器U1以及參考電壓引腳連接，運算比較電路的負輸入端與輸入引腳連接，所述運算比較電路的輸出端與放大輸出引腳相連，所述放大輸出引腳與接地引腳之間并聯(lián)電阻R0，該電阻R0的阻值為至少一兆歐，在芯片的放大輸出引腳和接地引腳之間并聯(lián)一個電阻R0，能夠有效的降低芯片受到的干擾，在應(yīng)用在剩余電流動作斷路器上時，能夠使其在連續(xù)干擾作用下保持正常狀態(tài)。
【專利說明】
抗干擾漏電保護芯片
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及剩余電流動作斷路器領(lǐng)域，具體涉及一種用于剩余電流動作斷路器的抗干擾漏電保護芯片。
【背景技術(shù)】
[0002]SN54123M芯片的4腳為剩余電流放大信號輸出端，常態(tài)下無信號，干擾信號會其外圍電路的電容充電，在連續(xù)干擾作用下SN54123M芯片的5腳會有高電平使SN54123M芯片進入存鎖狀態(tài)，剩余電流動作斷路器會誤動作，從而導致剩余電流動作斷路器的通斷出現(xiàn)問題，不能滿足標準。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服上述不足之處，提出了一種抗干擾漏電保護芯片。
[0004]本發(fā)明的技術(shù)方案是:一種抗干擾漏電保護芯片，其包括若干引腳，其芯片內(nèi)包括電壓調(diào)節(jié)器、與電壓調(diào)節(jié)器連的參考電壓發(fā)生器Ul，運算比較電路以及鎖存器U3，運算比較電路的正輸入端分別與參考電壓發(fā)生器Ul以及參考電壓引腳連接，運算比較電路的負輸入端與輸入引腳連接，所述運算比較電路的輸出端與放大輸出引腳相連，所述放大輸出引腳與接地引腳之間并聯(lián)電阻R0，該電阻RO的阻值為至少一兆歐。
[0005]所述電壓調(diào)節(jié)器電路如下:三極管Ql的集電極與電源引腳相連，三極管Ql的發(fā)射極分別與參考電壓發(fā)生器U1，運算比較電路以及鎖存器U3的2腳相連，三極管Ql的基極接接地引腳，所述三極管Ql的集電極和基極之間并聯(lián)電阻R2，且基極與接地引腳之間串聯(lián)穩(wěn)壓管D4和多個二極管。
[0006]所述接地引腳與電源引腳之間并聯(lián)串聯(lián)后的電阻Rl和多個穩(wěn)壓管。
[0007]運算比較電路的正輸出端串聯(lián)電阻R3后與參考電壓發(fā)生器以及參考電壓引腳相連，運算比腳電路的正輸出端通過穩(wěn)壓管D9后與接電引腳連接。
[0008]運算比腳電路的正輸出端與負輸出端之間分別并聯(lián)二極管DlO和反向二極管D11。
[0009]鎖存器U3與鎖存輸入引腳之間設(shè)有三極管Q2，所述三極管Q2的集電極與鎖存器的I腳連接，所述三極管Q2的基極與鎖存輸入引腳連接，所述三極管Q2的發(fā)射極串聯(lián)二極管D12后與接地引腳連接。
[0010]所述鎖存器U3的3腳與輸出引腳連接，鎖存器U3的4腳與三極管Q3的基極連接，三極管Q3的集電極與輸出引腳連接，三極管Q3的發(fā)射極與接地弓I腳連接，鎖存器U3的5腳與噪聲抑制引腳連接。
[0011]本發(fā)明的有益效果:在芯片的放大輸出引腳和接地引腳之間并聯(lián)一個電阻R0，能夠有效的降低芯片受到的干擾，在應(yīng)用在剩余電流動作斷路器上時，能夠使其在連續(xù)干擾作用下保持正常狀態(tài)。
【附圖說明】
[0012]圖1為本發(fā)明的功能框圖。
[0013]圖2為本發(fā)明的內(nèi)部結(jié)構(gòu)圖。
【具體實施方式】
[0014]下面針對附圖對本發(fā)明的實施例作進一步說明:
本發(fā)明提供了一種抗干擾漏電保護芯片，其包括若干引腳，引腳包括參考電壓引腳(對應(yīng)為芯片的I腳)、輸入引腳(對應(yīng)為芯片的2腳)、接地引腳(對應(yīng)為芯片的3腳)、放大器輸出引腳(對應(yīng)為芯片的4腳)、鎖存器輸入引腳(對應(yīng)為芯片的5腳)、噪聲抑制引腳(對應(yīng)為芯片的6腳)、輸出引腳(對應(yīng)為芯片的7腳)和電源引腳(對應(yīng)為芯片的8腳)。
[0015]該芯片內(nèi)包括電壓調(diào)節(jié)器、與電壓調(diào)節(jié)器連的參考電壓發(fā)生器Ul，運算比較電路以及鎖存器U3，運算比較電路的正輸入端分別與參考電壓發(fā)生器Ul以及參考電壓引腳連接，運算比較電路的負輸入端與輸入引腳連接，所述運算比較電路的輸出端與放大輸出引腳相連，所述放大輸出引腳與接地引腳之間并聯(lián)電阻R0，該電阻RO的阻值為至少一兆歐。電阻RO能夠讓外圍電路的電容放電，防止芯片進入鎖存狀態(tài)，從而使剩余電流動作斷路器在連續(xù)干擾作用下保持正常狀態(tài)。
[0016]所述電壓調(diào)節(jié)器電路如下:三極管Ql的集電極與電源引腳相連，三極管Ql的發(fā)射極分別與參考電壓發(fā)生器U1，運算比較電路以及鎖存器U3的2腳相連，三極管Ql的基極接接地引腳，所述三極管Ql的集電極和基極之間并聯(lián)電阻R2，且基極與接地引腳之間串聯(lián)穩(wěn)壓管D4和多個二極管，二極管D5、二極管D6、二極管D7、二極管D8的陰極和陽極相互連接，同時二極管D5的陽極接穩(wěn)壓管D4的陽極，二極管D8的陰極與接地引腳連接，所述穩(wěn)壓管D4的陰極與三極管Ql的基極連接。
[0017]所述接地引腳與電源引腳之間并聯(lián)串聯(lián)后的電阻Rl和多個穩(wěn)壓管，穩(wěn)壓管D1、穩(wěn)壓管D2、穩(wěn)壓管D3的首尾依次串聯(lián)，而后穩(wěn)壓管Dl的陰極接電阻Rl，而穩(wěn)壓管D3的陽極接接地引腳，從而使得電源引腳和接地引腳之間的電壓更加穩(wěn)定。
[0018]運算比較電路包括運算比較器U2，運算比較器U2的正輸出端串聯(lián)電阻R3后與參考電壓發(fā)生器以及參考電壓引腳相連，運算比腳電路的正輸出端通過穩(wěn)壓管D9后與接電引腳連接。
[0019]運算比腳電路的正輸出端與負輸出端之間分別并聯(lián)二極管DlO和反向二極管D11。
[0020]鎖存器U3與鎖存輸入引腳之間設(shè)有三極管Q2，所述三極管Q2的集電極與鎖存器的I腳連接，所述三極管Q2的基極與鎖存輸入引腳連接，所述三極管Q2的發(fā)射極串聯(lián)二極管D12后與接地引腳連接。
[0021]所述鎖存器U3的3腳與輸出引腳連接，鎖存器U3的4腳與三極管Q3的基極連接，三極管Q3的集電極與輸出引腳連接，三極管Q3的發(fā)射極與接地弓I腳連接，鎖存器U3的5腳與噪聲抑制引腳連接。
[0022]采用上述內(nèi)部電路的芯片，其具有以下優(yōu)勢:
?溫度范圍寬(工作范圍_20°C?80°C)。
[0023]?溫度穩(wěn)定性好。
[0024].輸入靈敏度高。
[0025].外圍元件少。
[0026]?高抗干擾和抗沖擊能力。
[0027]#低功耗(典型值5mW)。
[0028]# 110V?220V 均可使用。
[0029]# SIP8/DIP8/S0P8 封裝。
[0030]分別對100只小型斷路器DZ47LE(4P)用本芯片，對另100只芯片用非抗干擾芯片進行浪涌試驗。
[0031]1、用本發(fā)明的抗干擾芯片進行4KV試驗時，90只通過，另外10只產(chǎn)品做4KV時未通過，再做2KV時能通過，按國家標準也是合格，通過率為100%。
[0032]2、用非抗干擾芯片的產(chǎn)品進行試驗，4KV時全部通不過;做完4KV再做2KV時，只有5只產(chǎn)品通過，通過率只有5%。
[0033]通過試驗，且在外圍電路不變的情況下，采用本發(fā)明的抗干擾漏電保護芯片，其與原SN54123M芯片相比，其抗干擾性能完全強于原芯片，能夠更好的應(yīng)用于剩余電流動作斷路器上，且能保證該剩余電流動作斷路器更加可靠。
[0034]實施例不應(yīng)視為對發(fā)明的限制，但任何基于本發(fā)明的精神所作的改進，都應(yīng)在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種抗干擾漏電保護芯片，其包括若干引腳，其芯片內(nèi)包括電壓調(diào)節(jié)器、與電壓調(diào)節(jié)器連的參考電壓發(fā)生器Ul，運算比較電路以及鎖存器U3，運算比較電路的正輸入端分別與參考電壓發(fā)生器Ul以及參考電壓引腳連接，運算比較電路的負輸入端與輸入引腳連接，所述運算比較電路的輸出端與放大輸出引腳相連，其特征在于:所述放大輸出引腳與接地引腳之間并聯(lián)電阻R0，該電阻RO的阻值為至少一兆歐。2.根據(jù)權(quán)利要求1所述的抗干擾漏電保護芯片，其特征在于:所述電壓調(diào)節(jié)器電路如下:三極管Ql的集電極與電源引腳相連，三極管Ql的發(fā)射極分別與參考電壓發(fā)生器U1，運算比較電路以及鎖存器U3的2腳相連，三極管Ql的基極接接地引腳，所述三極管Ql的集電極和基極之間并聯(lián)電阻R2，且基極與接地引腳之間串聯(lián)穩(wěn)壓管D4和多個二極管。3.根據(jù)權(quán)利要求2所述的抗干擾漏電保護芯片，其特征在于:所述接地引腳與電源引腳之間并聯(lián)串聯(lián)后的電阻Rl和多個穩(wěn)壓管。4.根據(jù)權(quán)利要求1所述的抗干擾漏電保護芯片，其特征在于:運算比較電路的正輸出端串聯(lián)電阻R3后與參考電壓發(fā)生器以及參考電壓引腳相連，運算比腳電路的正輸出端通過穩(wěn)壓管D9后與接電引腳連接。5.根據(jù)權(quán)利要求4所述的抗干擾漏電保護芯片，其特征在于:運算比腳電路的正輸出端與負輸出端之間分別并聯(lián)二極管DlO和反向二極管D11。6.根據(jù)權(quán)利要求1所述的抗干擾漏電保護芯片，其特征在于:鎖存器U3與鎖存輸入引腳之間設(shè)有三極管Q2，所述三極管Q2的集電極與鎖存器的I腳連接，所述三極管Q2的基極與鎖存輸入引腳連接，所述三極管Q2的發(fā)射極串聯(lián)二極管D12后與接地引腳連接。7.根據(jù)權(quán)利要求1所述的抗干擾漏電保護芯片，其特征在于:所述鎖存器U3的3腳與輸出引腳連接，鎖存器U3的4腳與三極管Q3的基極連接，三極管Q3的集電極與輸出引腳連接，三極管Q3的發(fā)射極與接地引腳連接，鎖存器U3的5腳與噪聲抑制引腳連接。
【文檔編號】H02H3/32GK106099852SQ201610615248
【公開日】2016年11月9日
【申請日】2016年8月1日 公開號201610615248.8, CN 106099852 A, CN 106099852A, CN 201610615248, CN-A-106099852, CN106099852 A, CN106099852A, CN201610615248, CN201610615248.8
【發(fā)明人】鄭元昌, 鄭亞南, 王凱達, 劉玲, 葉獻東
【申請人】華通機電股份有限公司