基于fpga控制的三相功率平衡裝置及控制系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種基于FPGA控制的三相功率平衡裝置及控制系統(tǒng)，包括依次連接的系統(tǒng)電源Uabc、輸出電抗器Labc、三相全橋逆變單元，三相全橋逆變單元的連接串聯(lián)的電容C1、C2，電容C1、C2的中點(diǎn)連接零線電抗器LN，零線電抗器LN連接零線N；系統(tǒng)電源Uabc與輸出電抗器Labc之間連接電壓互感器，輸出電抗器Labc與三相全橋逆變單元之間穿接輸出電流互感器，電容C1和電容C2兩端連接直流采用互感器，電壓互感器、輸出電流互感器和直流采用互感器通過調(diào)理電路接口連接調(diào)理電路，調(diào)理電路通過AD采樣芯片連接FPGA，F(xiàn)PGA分別連接ARM和DSP。本發(fā)明能夠有效消除配電網(wǎng)中三相負(fù)荷不平衡以及零線電流過大的電能質(zhì)量問題，提高了輸出補(bǔ)償精度，具有較好的補(bǔ)償效果和較高的系統(tǒng)可靠性。
【專利說明】
基于FPGA控制的三相功率平衡裝置及控制系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種三相功率平衡裝置，具體涉及一種基于FPGA控制的三相功率平衡裝置及控制系統(tǒng)。
【背景技術(shù)】
[0002]隨著電網(wǎng)日益復(fù)雜、非線性和沖擊性負(fù)載增加，配電網(wǎng)中無功功率、諧波、三相負(fù)荷不平衡等問題越來越嚴(yán)重。目前市場上的三相電流平衡設(shè)備，特別是大功率三相有功平衡設(shè)備仍然以無源無功補(bǔ)償裝置分相補(bǔ)償為主和少部分對安裝條件要求較高的有源電力濾波器和靜止無功發(fā)生器，且主要應(yīng)用于低壓范圍。但是，無源無功補(bǔ)償裝置本身有很大缺陷，不能達(dá)到最優(yōu)化的不平衡要求，且與無功補(bǔ)償裝置相比，三相負(fù)荷不平衡自動調(diào)節(jié)裝置具有有功轉(zhuǎn)移、動態(tài)無功補(bǔ)償、與系統(tǒng)不諧振等優(yōu)勢。隨著電力電子技術(shù)的進(jìn)步和生產(chǎn)規(guī)模的擴(kuò)大，動態(tài)無功發(fā)生及三相有功平衡裝置的成本逐漸下降，其巨大的技術(shù)優(yōu)勢、強(qiáng)大功能、更高的適應(yīng)性、更簡單的安裝方式，必將最終取代無功補(bǔ)償裝置占據(jù)市場主流。
[0003]三相功率平衡裝置是隨著現(xiàn)代電力電子技術(shù)發(fā)展起來的高科技裝備，是一種用于動態(tài)無功補(bǔ)償、濾除諧波、平衡三相負(fù)載的新型電力電子裝置，該裝置具有體積小、效率高、可靠性好的特點(diǎn)，能夠被廣泛應(yīng)用于無功功率不平衡、電壓質(zhì)量低、線損嚴(yán)重的配電網(wǎng)中，通過動態(tài)補(bǔ)償無功、平衡三相負(fù)載和濾除低次諧波電流改善配電網(wǎng)電能的質(zhì)量，提高變壓器的利用率，降低線損。

【發(fā)明內(nèi)容】

[0004]根據(jù)以上現(xiàn)有技術(shù)中的不足，本發(fā)明要解決的問題是:提供一種可以消除三相負(fù)荷不平衡的電能質(zhì)量問題，輸出補(bǔ)償精度高，補(bǔ)償效果好，系統(tǒng)可靠性高的基于FPGA控制的三相功率平衡裝置及控制系統(tǒng)。
[0005]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:
[0006]所述的基于FPGA控制的三相功率平衡裝置，包括系統(tǒng)電源Uabc、系統(tǒng)電源Uabc的三相輸出端連接輸出電抗器Labc，輸出電抗器Labc連接三相全橋逆變單元，三相全橋逆變單元的直流側(cè)連接串聯(lián)的電容CI和電容C2，電容CI和電容C2的中點(diǎn)連接零線電抗器Ln，零線電抗器Ln連接系統(tǒng)電源Uab。的零線N ；
[0007]所述的系統(tǒng)電源Uabc與輸出電抗器Labc的連接公共端連接電壓互感器，電壓互感器的輸出端連接控制系統(tǒng)的調(diào)理電路接口 ；
[0008]所述的輸出電抗器Labc與三相全橋逆變單元的連接公共端穿接輸出電流互感器，輸出電流互感器的輸出端連接控制系統(tǒng)的調(diào)理電路接口；
[0009]所述的三相全橋逆變單元的直流側(cè)串接的電容Cl和電容C2兩端連接直流采用互感器，直流采用互感器的輸出端連接控制系統(tǒng)的調(diào)理電路接口；
[0010]所述的控制系統(tǒng)通過驅(qū)動電路連接三相全橋逆變單元，驅(qū)動電路連接控制系統(tǒng)的PffM脈沖輸出信號端口。
[0011]進(jìn)一步的優(yōu)選，控制系統(tǒng)的調(diào)理電路接口連接負(fù)載電流互感器的輸出端，負(fù)載電流互感器穿接在負(fù)載側(cè)。
[0012]所述的基于FPGA控制的三相功率平衡裝置的控制系統(tǒng)，包括調(diào)理電路、AD采樣芯片、FPGA芯片、DSP芯片和ARM芯片，所述的調(diào)理電路通過采樣信號總線連接AD采樣芯片，AD采樣芯片通過數(shù)據(jù)總線和控制總線連接FPGA芯片，F(xiàn)PGA芯片分別通過數(shù)據(jù)總線和控制總線連接DSP芯片和ARM芯片，F(xiàn)PGA芯片通過1信號線連接1口 Π，DSP芯片通過1信號線連接1口 m，DSP芯片通過PffM驅(qū)動信號線連接PffM脈沖輸出信號端口，ARM芯片1信號線連接1口I，ARM芯片通過通訊信號線連接通訊接口 485CAN端口。
[0013]本發(fā)明從改善配網(wǎng)三相負(fù)荷不平衡的角度出發(fā)，在常規(guī)的單DSP控制系統(tǒng)的基礎(chǔ)上，增設(shè)了 FPGA的邏輯控制處理環(huán)節(jié)，并利用FPGA的并行控制結(jié)構(gòu)的優(yōu)勢通過FPGA對系統(tǒng)采樣信息進(jìn)行處理，形成了采樣速度快、控制精度高的三相功率平衡裝置。
[0014]進(jìn)一步的優(yōu)選，AD采樣芯片包括AD轉(zhuǎn)換芯片AD01、AD02和AD03，AD01、AD02和AD03分別通過數(shù)據(jù)總線和控制總線連接FPGA芯片。
[0015]本發(fā)明所具有的有益效果是:
[0016]本發(fā)明所述的基于FPGA控制的三相功率平衡裝置及控制系統(tǒng)克服了傳統(tǒng)無源器件治理三相負(fù)荷不平衡的缺陷，解決了機(jī)械轉(zhuǎn)換開關(guān)調(diào)相法治理三相負(fù)荷不平衡的頻繁投切問題，結(jié)構(gòu)簡單，設(shè)計合理，能夠有效消除配電網(wǎng)中三相負(fù)荷不平衡以及零線電流過大的電能質(zhì)量問題，提高了輸出補(bǔ)償精度，具有較好的補(bǔ)償效果和較高的系統(tǒng)可靠性。
【附圖說明】
[0017]圖1為本發(fā)明的硬件結(jié)構(gòu)示意圖；
[0018]圖2為本發(fā)明的控制系統(tǒng)結(jié)構(gòu)示意圖；
[0019]其中，1、三相全橋逆變單元;2、電壓互感器;3、負(fù)載電流互感器;4、輸出電流互感器;5、驅(qū)動電路;6、直流采用互感器;7、控制系統(tǒng)；8、調(diào)理電路;9、ΡΒ1脈沖輸出信號端口；10、AD采樣芯片；11、ARM芯片；12、FPGA芯片；13、DSP芯片；14、通訊接口 485CAN端口； 15、1 口1;16、10口 Π ;17、10口 m;Uabc、系統(tǒng)電源;Labc、輸出電抗器;Ln、零線電抗器;C1、C2、電容。
【具體實(shí)施方式】
[0020]下面結(jié)合附圖對本發(fā)明的實(shí)施例做進(jìn)一步描述:
[0021]如圖1所示，本發(fā)明所述的基于FPGA控制的三相功率平衡裝置，包括系統(tǒng)電源Uab。、系統(tǒng)電源1^。的三相輸出端連接輸出電抗器Labc，輸出電抗器Labc連接三相全橋逆變單元I，三相全橋逆變單元I的直流側(cè)連接串聯(lián)的電容Cl和電容C2，電容Cl和電容C2的中點(diǎn)連接零線電抗器Ln，零線電抗器LN連接系統(tǒng)電源Uab。的零線N;
[0022]所述的系統(tǒng)電源Uabc與輸出電抗器Labc的連接公共端連接電壓互感器2，電壓互感器2的輸出端連接控制系統(tǒng)7的調(diào)理電路接口(系統(tǒng)電壓采樣端口)；
[0023]所述的輸出電抗器Labc與三相全橋逆變單元I的連接公共端穿接輸出電流互感器4，輸出電流互感器4的輸出端連接控制系統(tǒng)7的調(diào)理電路接口(輸出電流采樣端口)；
[0024]所述的三相全橋逆變單元I的直流側(cè)串接的電容Cl和電容C2兩端連接直流采用互感器6，直流采用互感器6的輸出端連接控制系統(tǒng)7的調(diào)理電路接口(直流電壓采樣端口)；
[0025]所述的控制系統(tǒng)7通過驅(qū)動電路5連接三相全橋逆變單元I，驅(qū)動電路5連接控制系統(tǒng)7的PffM脈沖輸出信號端口 9。
[0026]所述的控制系統(tǒng)7的調(diào)理電路接口(負(fù)載電流采樣端口)連接負(fù)載電流互感器3的輸出端，負(fù)載電流互感器3穿接在負(fù)載側(cè)。
[0027]如圖2所示，本發(fā)明所述的基于FPGA控制的三相功率平衡裝置的控制系統(tǒng)，包括調(diào)理電路8、AD采樣芯片10、FPGA芯片12、DSP芯片13和ARM芯片11，所述的電壓互感器2、輸出電流互感器4、直流采用互感器6、負(fù)載電流互感器3的輸出端通過調(diào)理電路接口連接調(diào)理電路8，調(diào)理電路8通過采樣信號總線連接AD采樣芯片10，AD采樣芯片10通過數(shù)據(jù)總線和控制總線連接FPGA芯片12，F(xiàn)PGA芯片12分別通過數(shù)據(jù)總線和控制總線連接D SP芯片13和ARM芯片11，F(xiàn)PGA芯片12通過1信號線連接1口 II16，DSP芯片13通過1信號線連接1口 mi7，DSP芯片13通過PWM驅(qū)動信號線連接PWM脈沖輸出信號端口 9，ARM芯片1110信號線連接1口 115，ARM芯片11通過通訊信號線連接通訊接口 485CAN端口 14。
[0028]所述的AD采樣芯片10包括AD轉(zhuǎn)換芯片ADOl、AD02和AD03 ,ADOl、AD02和AD03分別通過數(shù)據(jù)總線和控制總線連接FPGA芯片12。
[0029]本發(fā)明的工作原理和使用過程:
[0030]使用時，通過電壓互感器2、輸出電流互感器4、直流采用互感器6、負(fù)載電流互感器3分別采集系統(tǒng)電壓、輸出電流、直流電壓和負(fù)載電流，并將所采集到的采樣信號連接到控制系統(tǒng)7的調(diào)理電路接口，通過調(diào)理電路8進(jìn)行調(diào)理，并通過AD采樣芯片10進(jìn)行信號轉(zhuǎn)換后通過數(shù)據(jù)總線和控制總線傳送至FPGA芯片12，通過FPGA芯片12進(jìn)行邏輯處理和控制，實(shí)現(xiàn)系統(tǒng)電量的快速精確采樣，并由此可得到DSP芯片13更為精準(zhǔn)的計算和控制輸出。
[0031]本發(fā)明并不僅限于上述【具體實(shí)施方式】，本領(lǐng)域普通技術(shù)人員在本發(fā)明的實(shí)質(zhì)范圍內(nèi)做出的變化、改型、添加或替換，也應(yīng)屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種基于FPGA控制的三相功率平衡裝置，其特征在于:包括系統(tǒng)電源Uabc、系統(tǒng)電源Uabc的三相輸出端連接輸出電抗器Labc，輸出電抗器Labc連接三相全橋逆變單元(I)，三相全橋逆變單元(I)的直流側(cè)連接串聯(lián)的電容Cl和電容C2，電容Cl和電容C2的中點(diǎn)連接零線電抗器Ln，零線電抗器Ln連接系統(tǒng)電源Uabc的零線N; 所述的系統(tǒng)電源1^。與輸出電抗器Labc的連接公共端連接電壓互感器(2)，電壓互感器(2)的輸出端連接控制系統(tǒng)(7)的調(diào)理電路接口； 所述的輸出電抗器Labc與三相全橋逆變單元(I)的連接公共端穿接輸出電流互感器(4)，輸出電流互感器(4)的輸出端連接控制系統(tǒng)(7)的調(diào)理電路接口； 所述的三相全橋逆變單元(I)的直流側(cè)串接的電容Cl和電容C2兩端連接直流采用互感器(6)，直流采用互感器(6)的輸出端連接控制系統(tǒng)(7)的調(diào)理電路接口； 所述的控制系統(tǒng)(7)通過驅(qū)動電路(5)連接三相全橋逆變單元(I)，驅(qū)動電路(5)連接控制系統(tǒng)(7)的PffM脈沖輸出信號端口(9)。2.根據(jù)權(quán)利要求1所述的基于FPGA控制的三相功率平衡裝置，其特征在于:所述的控制系統(tǒng)(7)的調(diào)理電路接口連接負(fù)載電流互感器(3)的輸出端，負(fù)載電流互感器(3)穿接在負(fù)載側(cè)。3.一種如權(quán)利要求1所述的基于FPGA控制的三相功率平衡裝置的控制系統(tǒng)，其特征在于:包括調(diào)理電路(8)^0采樣芯片(10)、？?64芯片(12)、03?芯片(13)和八1?1芯片(11)，所述的調(diào)理電路(8)通過采樣信號總線連接AD采樣芯片(10)，AD采樣芯片(10)通過數(shù)據(jù)總線和控制總線連接FPGA芯片(12)，F(xiàn)PGA芯片(12)分別通過數(shù)據(jù)總線和控制總線連接DSP芯片(13)和ARM芯片(11)，F(xiàn)PGA芯片(12)通過1信號線連接1口Π (16)，DSP芯片(13)通過1信號線連接1 口 ΙΠ (17)，DSP芯片(13)通過PffM驅(qū)動信號線連接PffM脈沖輸出信號端口(9)，ARM芯片(11) 1信號線連接1 口 1(15)，ARM芯片(11)通過通訊信號線連接通訊接口 485CAN端口(14)。4.根據(jù)權(quán)利要求3所述的基于FPGA控制的三相功率平衡裝置的控制系統(tǒng)，其特征在于:所述的AD采樣芯片(10)包括AD轉(zhuǎn)換芯片AD0UAD02和AD03，AD01、AD02和AD03分別通過數(shù)據(jù)總線和控制總線連接FPGA芯片(12)。
【文檔編號】H02J3/18GK106026143SQ201610628610
【公開日】2016年10月12日
【申請日】2016年8月1日
【發(fā)明人】王雷, 宋元鋒, 荊延飛, 王金, 鞏帥奇, 牟忠, 李軍, 李婷婷
【申請人】山東錦華電力設(shè)備有限公司