一種輸出電壓穩(wěn)定電路的制作方法

文檔序號：7410635閱讀：505來源：國知局

一種輸出電壓穩(wěn)定電路的制作方法
【專利摘要】本申請?zhí)峁┝艘环N輸出電壓穩(wěn)定電路，包括：功率回路電路、PWM反饋電路、PWM控制芯片以及電壓鉗位電路，其中：所述PWM反饋電路的輸出端分別與所述PWM控制芯片以及所述電壓鉗位電路相連，輸入端與所述功率回路電路的輸出端相連；所述PWM控制芯片與所述功率回路的信號輸入端相連。該輸出電壓穩(wěn)定電路通過添加電壓鉗位電路，解決了隨著輸入電壓的突變，電源的反饋控制由開環(huán)轉(zhuǎn)換為閉環(huán)控制時，電源的PWM反饋電路滯后造成的輸出電壓過沖較大并由此引起的輸出過壓保護或者器件損壞問題，同時，還可以保證輸入電壓突變時輸出電壓的相對穩(wěn)定，不觸發(fā)電源保護，進一步保護電源本身和后級電路的器件不被損壞。
【專利說明】一種輸出電壓穩(wěn)定電路

【技術領域】
[0001] 本申請涉及電源控制電路【技術領域】，尤其涉及一種輸出電壓穩(wěn)定電路。

【背景技術】
[0002] 隨著功率器件的不斷優(yōu)化，電源的功率密度要求越來越高，因此，提高電源的轉(zhuǎn)換效率勢在必行。在采用同步整流技術的基礎上，變壓器的設計對電源的轉(zhuǎn)換效率的提高起到了決定性作用，但是較寬的電源的輸入電壓范圍影響了變壓器的設計。為保證全輸入電壓范圍內(nèi)電源工作的穩(wěn)定性，必然影響變壓器的設計，這將導致額定輸入電壓狀態(tài)下電源的性能不是最優(yōu)，因此限制了電源功率密度的提高。
[0003] 現(xiàn)有技術中，輸出電壓穩(wěn)定電路由與電源相連的功率回路電路、與功率回路輸出端相連的PWM(Pulse Width Modulation，脈沖寬度調(diào)制）反饋電路以及與PWM反饋電路輸出端、功率回路輸入端相連的PWM控制芯片構(gòu)成。
[0004] 然而額定輸入電壓往往是用戶使用時選擇的輸入電壓，如果變壓器匝比設計保證額定輸入電壓時電源的轉(zhuǎn)換效率最高，那么低端電壓輸入時電源的驅(qū)動信號為PWM控制芯片的最大占空比，從而輸出電壓隨著輸入電壓線性降低而降低，且電源處于開環(huán)工作狀態(tài)，如果輸入電壓從低端突變到額定輸入電壓以上，電源必然存在從開環(huán)到閉環(huán)的過程，由于環(huán)路的反應時間滯后與輸入電壓的突變，所以輸出電壓存在較大的電壓過沖，如果輸出電壓過高，可能觸發(fā)電源保護甚至損壞電源或者損害后級模塊單元等嚴重問題。實用新型內(nèi)容
[0005] 有鑒于此，本申請公開了一種輸出電壓穩(wěn)定電路，以克服現(xiàn)有技術中輸入電壓突變或者發(fā)生其他異常狀態(tài)時PWM控制芯片的C0MP端電壓變化太大，導致電壓輸出過沖造成輸出過壓保護或者器件損壞的問題。
[0006] 為實現(xiàn)上述目的，本申請?zhí)峁┤缦录夹g方案：
[0007] -種輸出電壓穩(wěn)定電路，包括：
[0008] 功率回路電路、PWM反饋電路、PWM控制芯片以及電壓鉗位電路，其中：
[0009] 所述PWM反饋電路的輸出端分別與所述PWM控制芯片以及所述電壓鉗位電路相連，輸入端與所述功率回路電路的輸出端相連；
[0010] 所述PWM控制芯片與所述功率回路的信號輸入端相連。
[0011] 優(yōu)選的，所述電壓鉗位電路包括：第一電阻以及電壓核算模塊；
[0012] 所述第一電阻的一端與PWM反饋電路的輸出端、PWM控制芯片的C0MP端相連，另一端通過所述電壓核算模塊與所述PWM控制芯片的GND端相連。
[0013] 優(yōu)選的，所述電壓核算模塊包括：穩(wěn)壓管以及與所述穩(wěn)壓管并聯(lián)的電容；
[0014] 所述穩(wěn)壓管的陰極與所述第一電阻相連，陽極與所述PWM控制芯片的GND端相連。
[0015] 優(yōu)選的，所述電壓核算模塊包括：第二電阻、第三電阻、并聯(lián)穩(wěn)壓器以及電容；
[0016] 所述并聯(lián)穩(wěn)壓器的陰極與所述第一電阻相連，陽極與所述PWM控制芯片的GND端相連，電壓參考腳通過所述第二電阻與所述第一電阻相連、通過所述第三電阻與所述PWM 控制芯片的GND端相連；
[0017] 所述電容與所述第三電阻并聯(lián)。
[0018] 優(yōu)選的，所述電壓核算模塊包括：TVS瞬態(tài)抑制二極管以及與所述TVS瞬態(tài)抑制二極管并聯(lián)的電容；
[0019] 所述TVS瞬態(tài)抑制二極管的陰極與所述第一電阻相連，陽極與所述PWM控制芯片的GND端相連。
[0020] 優(yōu)選的，所述并聯(lián)穩(wěn)壓器為TLV431A并聯(lián)穩(wěn)壓器。
[0021] 優(yōu)選的，所述第一電阻為可變電阻。
[0022] 優(yōu)選的，所述第一電阻、所述第二電阻和所述第三電阻為可變電阻。
[0023] 優(yōu)選的，所述電壓鉗位電路為運放比較電路。
[0024] 從上述技術方案可以看出，本申請公開的該輸出電壓穩(wěn)定電路，包括：功率回路電路、PWM反饋電路、PWM控制芯片以及電壓鉗位電路，其中：PWM反饋電路的輸出端分別與PWM 控制芯片以及電壓鉗位電路相連，輸入端與功率回路電路的輸出端相連；PWM控制芯片與功率回路的信號輸入端相連。該輸出電壓穩(wěn)定電路通過添加電壓鉗位電路，解決了隨著輸入電壓的突變，電源的反饋控制由開環(huán)轉(zhuǎn)換為閉環(huán)控制時，電源的PWM反饋電路滯后造成的輸出電壓過沖較大并由此引起的輸出過壓保護或者器件損壞問題，同時，還可以保證輸入電壓突變時輸出電壓的相對穩(wěn)定，不觸發(fā)電源保護，進一步保護電源本身和后級電路的器件不被損壞。

【專利附圖】

【附圖說明】
[0025] 為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0026] 圖1為本申請實施例一提供的一種輸出電壓穩(wěn)定電路；
[0027] 圖2為本申請實施例二提供的一種電壓鉗位電路；
[0028] 圖3為本申請實施例三提供的一種電壓鉗位電路；
[0029] 圖4為本申請實施例四提供的一種電壓鉗位電路。

【具體實施方式】
[0030] 下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0031] 實施例一
[0032] 為了克服現(xiàn)有技術中輸入電壓突變時PWM控制芯片的C0MP端電壓變化太大，導致電壓輸出過沖造成輸出過壓保護或者器件損壞的問題，本申請實施例一提供了一種輸出電壓穩(wěn)定電路。
[0033] 如圖1所示，圖1為本申請實施例一提供的一種輸出電壓穩(wěn)定電路，該輸出電壓穩(wěn)定電路包括：功率回路電路l〇l、PWM反饋電路l〇2、PWM控制芯片103以及電壓鉗位電路 104。
[0034] PWM反饋電路102的輸出端分別與PWM控制芯片103以及電壓鉗位電路104相連，輸入端與功率回路電路101的輸出端相連；
[0035] PWM控制芯片103與功率回路101的信號輸入端相連。
[0036] 本申請實施例一中不出的輸出電壓穩(wěn)定電路可以應用于輸入是直流或交流，輸出是直流的電源模塊中。針對電源中功率部分的所有拓撲電路均可以使用該電路，如：全橋拓撲、板橋拓撲、正激拓撲、反激拓撲、BUCK電路、BOOST電路等需要通過占空比控制電壓的相關電路拓撲中均可以根據(jù)輸出電壓的特性使用該電路。
[0037] PWM反饋電路，即電壓檢測反饋電路，電壓反饋電路是通過電阻檢測輸出電壓后輸入到運放的反向輸入端，然后通過負反饋調(diào)節(jié)C0MP端電壓，進而調(diào)節(jié)輸出電壓。電壓反饋部分可以包括兩種：1、使用運放反饋的電路；2、使用并聯(lián)穩(wěn)壓器（TLV431)反饋的電路。
[0038] 與PWM反饋電路102的輸出端相連，且與PWM控制芯片相連的電壓鉗位電路104。
[0039] 鉗位電路用于當電源的反饋控制由開環(huán)轉(zhuǎn)換為閉環(huán)控制時，將PWM控制芯片的 C0MP端電壓鉗位在開環(huán)狀態(tài)與閉環(huán)狀態(tài)之間的固定電壓值。
[0040] 從上述技術方案可以看出，本申請實施例一公開的該輸出電壓穩(wěn)定電路，包括：與電源相連的功率回路電路、與功率回路電路輸出端相連的PWM反饋電路、與PWM反饋電路輸出端相連的電壓鉗位電路以及與電壓鉗位電路以及功率回路電路相連的PWM控制芯片。該輸出電壓穩(wěn)定電路通過添加電壓鉗位電路，解決了隨著輸入電壓的突變，電源的反饋控制由開環(huán)轉(zhuǎn)換為閉環(huán)控制時，電源的PWM反饋電路滯后造成的輸出電壓過沖較大并由此引起的輸出過壓保護或者器件損壞問題，同時，還可以保證輸入電壓突變時輸出電壓的相對穩(wěn) 定，不觸發(fā)電源保護，進一步保護電源本身和后級電路的器件不被損壞。
[0041] 實施例二
[0042] 在本申請實施例一的基礎上，本申請實施例二提供了一種更具體的輸出電壓穩(wěn)定電路，包括：功率回路電路、PWM反饋電路、PWM控制芯片以及電壓鉗位電路。PWM反饋電路的輸出端分別與PWM控制芯片以及電壓鉗位電路相連，輸入端與功率回路電路的輸出端相連；
[0043] PWM控制芯片與功率回路的信號輸入端相連。
[0044] 如圖2所示，圖2為本申請實施例二提供的一種電壓鉗位電路，該電壓鉗位電路包括：第一電阻&以及電壓核算模塊，其中，第一電阻&為可變電阻；
[0045] 第一電阻札的一端與PWM反饋電路的輸出端、PWM控制芯片的C0MP端相連，另一端通過電壓核算模塊與PWM控制芯片的GND端相連。
[0046] 電壓核算模塊包括：穩(wěn)壓管Di以及與穩(wěn)壓管Di并聯(lián)的電容；
[0047] 穩(wěn)壓管Di的陰極與第一電阻札相連，陽極與PWM控制芯片的GND端相連。
[0048] 需要說明的是，電源的兩種工作狀態(tài)：1、有反饋環(huán)路參與工作；2、無反饋環(huán)路參與工作。針對這兩種狀態(tài)做如下分析：
[0049] 狀態(tài)1、有反饋環(huán)路參與工作，稱為閉環(huán)控制：當輸入電壓變化或者輸出負載變化時都會影響輸出電壓的精度，為保證輸出電壓值始終保持在一定的穩(wěn)壓精度范圍之內(nèi)，電源需要增加反饋環(huán)路。反饋環(huán)路的工作原理是，當輸出電壓變高時，反饋運放的反相輸入端電壓變高，反饋運放輸出電平降低，流過光耦的電流增大，PWM控制芯片的COMP端電壓降低，PWM輸出脈寬（PWM控制信號的脈寬用占空比D表示）變小，由于電源的輸出電壓可以表示為= Vin*K*D，其中，K代表的是變壓器的副邊與原邊的匝數(shù)比。例如：吾* D，NS為變壓器副邊匝數(shù)，NP為變壓器原邊匝數(shù)。所以PWM控制芯片的脈寬變小導致電源的輸出電壓降低。在此控制過程中，PWM控制芯片的COMP端電壓由反饋環(huán)路控制并保持在較低的電平（隨著環(huán)路的調(diào)節(jié)，COMP端電壓在2V至3V之間變化）。反之，當輸出電壓降低時，反饋運放的反相輸入端電壓降低，反饋運放的輸出電平升高，流過光耦的電流減小，PWM控制芯片的COMP端電壓升高，PWM控制芯片的輸出脈寬變大，Vout = Vin*K*D，從而升高輸出電壓。
[0050] 狀態(tài)2、沒有反饋環(huán)路參與工作，稱為開環(huán)：隨著反饋運放的反相輸入端的電平的降低，反饋運放的輸出電壓逐漸變高，此時流過光耦的電流逐漸減小直到光耦的導通電流的最小值之下時，光耦截止，PWM控制芯片的C0MP端電壓不受環(huán)路控制，此時C0MP端電壓升高，遠高于狀態(tài)1中在環(huán)路控制下的C0MP端的電壓值。
[0051] 從以上的開環(huán)和閉環(huán)兩種狀態(tài)的說明可以知道，開環(huán)狀態(tài)下的C0MP端電壓遠高于閉環(huán)狀態(tài)下的C0MP端電壓。本專利電路的設計是將C0MP端電壓鉗位在兩種狀態(tài)之間的電壓值。
[0052] 綜上所述，該電路由C0MP電壓的變化來控制其工作狀態(tài)。當C0MP端電壓升高時， Di的供電電流變大，Di導通，C0MP端被鉗位在設定值。當C0MP端電壓降低，Di的供電電流降低，Di關斷，鉗位電路不工作。
[0053] 電源穩(wěn)定工作時，電路中的鉗位電壓高于C0MP端的電壓，PWM控制芯片的C0MP端電壓由PWM控制芯片的內(nèi)部電路和電源的反饋環(huán)路，即PWM反饋電路決定，當輸入電壓比較低時，電源工作在開環(huán)狀態(tài)，如果未使用本電壓鉗位電路，C0MP端電壓較高，此時PWM控制芯片全脈寬輸出，電源的輸出電壓由輸入電壓和最大占空比確定。= Vin*K*Dmax，當輸入電壓由低端突變到額定輸入時，電源的工作狀態(tài)由開環(huán)到閉環(huán)，此時C0MP端電壓由反饋環(huán) 路控制，在電壓切換的過程中，C0MP端電壓必然存在從芯片基準的最大值變化到環(huán)路控制的穩(wěn)定值，由于反饋環(huán)路的延時，導致當輸入電壓突然變化時，C0MP端電壓還未變化到環(huán)路控制的額定值，此時輸出電壓仍然按照V wt = Vin*K*Dmax，所以輸出電壓存在較大的過沖，導致電源過壓保護或者損壞。通過D1的電壓鉗位，可以使得輸入電壓突變時，C0MP端電壓不超過Di的穩(wěn)壓值，控制PWM控制芯片的最大占空比處于比較合理的脈寬電壓范圍內(nèi)，從而使得電源的輸出電壓過沖較小，避免過壓保護和壞機現(xiàn)象。
[0054] 其中，C0MP端電壓最大值為穩(wěn)壓管的穩(wěn)壓值。當電源工作在閉環(huán)狀態(tài)時，C0MP端電壓降低，由于選擇的穩(wěn)壓管的穩(wěn)壓值高于電源正常工作時的C0MP端電壓，因此，正常工作狀態(tài)下穩(wěn)壓管A不參與環(huán)路控制，C0MP端電壓由反饋環(huán)路控制，從而保證環(huán)路的穩(wěn)定性。
[0055] 具體的，該實施例中的穩(wěn)壓管Di可以替換為TVS (Transient Voltage Suppressor，瞬態(tài)抑制二極管），也就是說，電壓核算模塊可以包括：TVS瞬態(tài)抑制二極管以及與TVS瞬態(tài)抑制二極管并聯(lián)的電容；
[0056] TVS瞬態(tài)抑制二極管的陰極與第一電阻相連，陽極與PWM控制芯片的GND端相連。
[0057] 需要說明的是，此處不限定為穩(wěn)壓管或TVS管，本領域技術人員可以根據(jù)具體情況進行選定。
[0058] 從上述技術方案可以看出，本申請實施例二公開的該輸出電壓穩(wěn)定電路，包括：與電源相連的功率回路電路、與功率回路電路輸出端相連的PWM反饋電路、與PWM反饋電路輸出端相連的電壓鉗位電路以及與電壓鉗位電路以及功率回路電路相連的PWM控制芯片。該輸出電壓穩(wěn)定電路通過添加電壓鉗位電路，解決了隨著輸入電壓的突變，電源的反饋控制由開環(huán)轉(zhuǎn)換為閉環(huán)控制時，電源的PWM反饋電路滯后造成的輸出電壓過沖較大并由此引起的輸出過壓保護或者器件損壞問題，同時，還可以保證輸入電壓突變時輸出電壓的相對穩(wěn) 定，不觸發(fā)電源保護，進一步保護電源本身和后級電路的器件不被損壞。
[0059] 實施例三
[0060] 本申請實施例三提供了另一種輸出電壓穩(wěn)定電路，包括：功率回路電路、PWM反饋電路、PWM控制芯片以及電壓鉗位電路。PWM反饋電路的輸出端分別與PWM控制芯片以及電壓鉗位電路相連，輸入端與功率回路電路的輸出端相連；PWM控制芯片與功率回路的信號輸入端相連。
[0061] 如圖3所示，圖3為本申請實施例三提供的一種電壓鉗位電路，該電壓鉗位電路包括：第一電阻&以及電壓核算模塊；
[0062] 第一電阻札的一端與PWM反饋電路的輸出端、PWM控制芯片的C0MP端相連，另一端通過電壓核算模塊與PWM控制芯片的GND端相連。
[0063] 電壓核算模塊包括：第二電阻馬、第三電阻R3、并聯(lián)穩(wěn)壓器D2以及電容C;
[0064] 并聯(lián)穩(wěn)壓器D2的陰極與第一電阻札相連，陽極與PWM控制芯片的GND端相連，電壓參考腳通過第二電阻R 2與第一電阻Ri相連、通過第三電阻R3與PWM控制芯片的GND端相連；
[0065] 電容C與第三電阻并聯(lián)R3。
[0066] 其中，并聯(lián)穩(wěn)壓器D2為TLV431A并聯(lián)穩(wěn)壓器，當然也可以為其他相似規(guī)格的并聯(lián) 穩(wěn)壓器，在此不做限定，可以根據(jù)具體情況進行選擇。
[0067] 第一電阻&、第二電阻R2和第三電阻R3為可變電阻。
[0068] 札是串聯(lián)在仏上的限流電阻，是可以調(diào)節(jié)電阻值的，札的主要作用是限制流過仏的電流，札的取值范圍由D2的供電電流范圍和C0MP端的拉電流能力確定。
[0069] 例如：選擇TLV431A時，其基準電壓是1. 24V。根據(jù)該器件提供的穩(wěn)定工作邊界條件可以查到，TLV431A穩(wěn)定工作時其基準電流Ik的范圍是：0. lmA〈Ik〈15mA。選擇的控制芯片是LM25037時，其拉電流能力范圍是：0. 5mA〈IC0MP〈l. 5mA。穩(wěn)定工作時C0MP端電壓為 3V，開環(huán)時C0MP端電壓電壓為5V，需要將電源異常狀態(tài)時的C0MP端電壓鉗位到4V (這個值可以根據(jù)產(chǎn)品規(guī)格書中對輸出電壓的要求進行核算后取值）。
[0070] 首先確定札的取值，札只是串聯(lián)在D2上的限流電阻，上例中所選擇的PWM控制芯片的拉電流范圍在TLV431A的基準電流范圍之內(nèi)，所以，電阻札的取值可以為0Ω。如果控制芯片的拉電流范圍大于TLV431A的基準電流范圍，則需要根據(jù)TLV431A的電流范圍核算札的阻值范圍。另外，因為C0MP端的內(nèi)部電路有一定的阻抗，隨著C0MP端流出的電流增大， C0MP端的電壓逐漸降低，所以札的阻值需根據(jù)C0MP端的電流和電壓以及TLV431A的基準電流二者共同確定。
[0071] 其次，確定R2和R3的取值，為了避免R2和R 3上流過的電流偏大而影響TLV431A的基準供電，選擇R2和R3的阻值大于&阻值的100倍以上，如果R2取l〇k Ω，則根據(jù)TLV431A 的陰極的電壓（定義該點的電壓為V Tm31)需要鉗位在4V左右。
[0072] 由于 V TLV431= 1. 24/R2* (R2+R3)
[0073] 根據(jù)電阻分壓公式：R3 = V TLV431Al· 24V/R2) _R2，推算出R3約等于22k Ω。
[0074] 再次核算：計算出TLV431A的陰極電壓為3. 968V，
[0075] COMP 端的電壓為 V C0MP = V 。
[0076] 在所選擇的電阻范圍內(nèi)計算COMP端的電壓，則COMP端的電壓范圍為：
[0077] V CQMP = 3. 968V。
[0078] 電源正常工作時，PWM控制芯片的COMP端電壓穩(wěn)定在4V以下，輸出電壓通過負反饋調(diào)節(jié)PWM控制芯片的輸出脈寬，使輸出電壓穩(wěn)定，本電路不參與環(huán)路控制。當輸入電壓突變或者電源輸出短路時，PWM控制芯片C0MP端電壓升高，并通過電阻R1給仏供電，選擇合適的札電阻阻值，當供電電流大于D 2的最小工作電流時，D2的電壓參考腳輸出穩(wěn)定電壓，設定合適的電阻R2和R 3，使得D2的陰極電壓保持穩(wěn)定低于開環(huán)時PWM控制芯片的反饋輸入端的最高電壓，此時D 2的陰極電壓通過電阻&將PWM控制芯片C0MP端電壓鉗位于固定電壓值，且該電壓值低于開環(huán)時PWM控制芯片C0MP端的最高電壓，PWM控制芯片將此時C0MP端的電壓與PWM控制芯片的內(nèi)部三角波相比較后輸出與其相應的脈寬電壓。當輸入電壓從低端突變到高端時，由于此時PWM控制芯片的輸出脈寬低于其最大占空比，所以當PWM控制芯片的C0MP端電壓被鉗位后，PWM控制芯片輸出的最大脈寬為D_Clamp，對應的電源輸出電壓為Vout = Vin*K*D_Clamp。另外，在一定的時間周期之內(nèi)，電源的反饋環(huán)路也將參與進行控制，并將PWM控制芯片的反饋輸入端電壓拉低到穩(wěn)態(tài)工作時的正常值，此時本電路退出其工作模式，不參與環(huán)路控制。
[0079] 從上述技術方案可以看出，本申請實施例三公開的該輸出電壓穩(wěn)定電路，包括：與電源相連的功率回路電路、與功率回路電路輸出端相連的PWM反饋電路、與PWM反饋電路輸出端相連的電壓鉗位電路以及與電壓鉗位電路以及功率回路電路相連的PWM控制芯片。該輸出電壓穩(wěn)定電路通過添加電壓鉗位電路，解決了隨著輸入電壓的突變，電源的反饋控制由開環(huán)轉(zhuǎn)換為閉環(huán)控制時，電源的PWM反饋電路滯后造成的輸出電壓過沖較大并由此引起的輸出過壓保護或者器件損壞問題，同時，還可以保證輸入電壓突變時輸出電壓的相對穩(wěn) 定，不觸發(fā)電源保護，進一步保護電源本身和后級電路的器件不被損壞。
[0080] 實施例四
[0081] 本申請實施例四提供了另一種輸出電壓穩(wěn)定電路，包括：功率回路電路、PWM反饋電路、PWM控制芯片以及電壓鉗位電路。PWM反饋電路的輸出端分別與PWM控制芯片以及電壓鉗位電路相連，輸入端與功率回路電路的輸出端相連；PWM控制芯片與功率回路的信號輸入端相連。其中，電壓鉗位電路為運放比較電路。如圖4所示，圖4為本申請實施例四提供的一種電壓鉗位電路。該電壓鉗位電路包括：第一電阻&、第二電阻R 2、第三電阻R3、第四電阻R4、第一電容Q、第二電容C2、運算放大器Di以及M0S管VI\。
[0082] 第一電阻札的一端與PWM控制芯片的COMP端連接，另一端通過第二電阻馬與PWM 控制芯片的GND端連接，同時，與運算放大器Di的3腳連接；
[0083] 第一電容(^與第二電阻R2并聯(lián)；
[0084] 運算放大器Di的4腳（反相輸入端）通過第二電容C2與PWM控制芯片的GND端連接；
[0085] 運算放大器Di的2腳與PWM控制芯片的GND端連接；
[0086] 第四電阻R4的一端與運算放大器Di的3腳（同相輸入端）相連，另一端與運算放大器腳相連；
[0087] M0S管VI\的G腳（柵極）與運算放大器Di的1腳相連，D腳（漏極）通過第三電阻R3與PWM控制芯片的C0MP端連接，S腳（源極）與PWM控制芯片的GND端相連。
[0088] 此電路的工作原理：圖中的VMf是電源內(nèi)部的或者固定電壓通過電阻分壓得到的基準電壓，該基準電壓接到運算放大器Di的4腳，C0MP電壓通過第一電阻&和第二電阻 R2分壓后接到運算放大器Di的3腳。當異常狀態(tài)下，PWM控制芯片的C0MP端電壓不受反饋環(huán)路的控制。C0MP端電壓升高時，運算放大器Di的3腳電壓也隨著升高，當運算放大器DJ 腳的電壓高于4腳電壓時，運算放大器Di輸出高電平，M0S管VI\導通，COMP端電壓值被鉗位到一個固定值，此時由于運算放大器〇 1輸出高電平，所以運算放大器Di的3腳電壓也跟隨運算放大器Di的1腳電壓變高，當電源由異常狀態(tài)切換為正在狀態(tài)時，反饋環(huán)路正常工作，C0MP端的電壓降低，運算放大器Di的3腳電壓也跟隨C0MP端電壓降低，當運算放大器 Di的4腳電壓高于3腳電壓時，運放輸出低電平，M0S管VI\關斷，該鉗位電路退出其工作模式，不影響電源正常時的工作。
[0089] 上述電路中的C0MP端電壓計算如下：
[0090] C0MP端的電壓可以根據(jù)C0MP端在PWM控制芯片內(nèi)部接到芯片內(nèi)部某一高電平的阻抗（該阻抗值通常由廠家提供，如LM25027, C0MP端接5ΚΩ電阻到PWM控制芯片的基準腳）以及C0MP端再完全斷開狀態(tài)下的電壓值計算。定義C0MP端接到芯片內(nèi)部電壓高電平的阻抗為R_C0MP，定義C0MP端完全斷開時的電壓為V_open。
[0091] COMP端是PWM控制芯片的電壓反饋端，假設COMP的電阻抗為R_C0MP，則當上圖中的鉗位電路工作時，M0S管VI\導通，此時C0MP端的電壓可以按照下面的公式進行計算：
[0092] 根據(jù)產(chǎn)品規(guī)格書的要求，已知需要將C0MP端的電壓（V_C0MP)鉗位到的電壓值

【權利要求】
1. 一種輸出電壓穩(wěn)定電路，其特征在于，包括：功率回路電路、PWM反饋電路、PWM控制芯片以及電壓鉗位電路，其中：所述PWM反饋電路的輸出端分別與所述PWM控制芯片以及所述電壓鉗位電路相連，輸入端與所述功率回路電路的輸出端相連；所述PWM控制芯片與所述功率回路的信號輸入端相連。
2. 根據(jù)權利要求1所述的輸出電壓穩(wěn)定電路，其特征在于，所述電壓鉗位電路包括：第一電阻以及電壓核算模塊；所述第一電阻的一端與PWM反饋電路的輸出端、PWM控制芯片的COMP端相連，另一端通過所述電壓核算模塊與所述PWM控制芯片的GND端相連。
3. 根據(jù)權利要求2所述的輸出電壓穩(wěn)定電路，其特征在于，所述電壓核算模塊包括：穩(wěn) 壓管以及與所述穩(wěn)壓管并聯(lián)的電容；所述穩(wěn)壓管的陰極與所述第一電阻相連，陽極與所述PWM控制芯片的GND端相連。
4. 根據(jù)權利要求2所述的輸出電壓穩(wěn)定電路，其特征在于，所述電壓核算模塊包括：第二電阻、第三電阻、并聯(lián)穩(wěn)壓器以及電容；所述并聯(lián)穩(wěn)壓器的陰極與所述第一電阻相連，陽極與所述PWM控制芯片的GND端相連，電壓參考腳通過所述第二電阻與所述第一電阻相連、通過所述第三電阻與所述PWM控制芯片的GND端相連；所述電容與所述第三電阻并聯(lián)。
5. 根據(jù)權利要求2所述的輸出電壓穩(wěn)定電路，其特征在于，所述電壓核算模塊包括： TVS瞬態(tài)抑制二極管以及與所述TVS瞬態(tài)抑制二極管并聯(lián)的電容；所述TVS瞬態(tài)抑制二極管的陰極與所述第一電阻相連，陽極與所述PWM控制芯片的GND 端相連。
6. 根據(jù)權利要求4所述的輸出電壓穩(wěn)定電路，其特征在于，所述并聯(lián)穩(wěn)壓器為TLV431A 并聯(lián)穩(wěn)壓器。
7. 根據(jù)權利要求2所述的輸出電壓穩(wěn)定電路，其特征在于，所述第一電阻為可變電阻。
8. 根據(jù)權利要求4所述的輸出電壓穩(wěn)定電路，其特征在于，所述第一電阻、所述第二電阻和所述第三電阻為可變電阻。
9. 根據(jù)權利要求1所述的輸出電壓穩(wěn)定電路，其特征在于，所述電壓鉗位電路為運放比較電路。
【文檔編號】H02M3/24GK204046424SQ201420474816
【公開日】2014年12月24日申請日期:2014年8月21日優(yōu)先權日:2014年8月21日
【發(fā)明者】尚春, 劉孝臣申請人:北京新雷能科技股份有限公司, 深圳市雷能混合集成電路有限公司

完整全部詳細技術資料下載