一種輸出起機(jī)波形單調(diào)性方式電路的制作方法
【專利摘要】本實用新型公開了一種輸出起機(jī)波形單調(diào)性方式電路，通過在傳統(tǒng)電路上加入開關(guān)管K1、K2及邏輯信號電平輸入，從而解決調(diào)試起機(jī)波形單調(diào)性電路參數(shù)與環(huán)路參數(shù)相互影響的問題，輸出起機(jī)波形單調(diào)性非常容易實現(xiàn)，并且不受高低溫影響，特別是在低溫-40度條件也能輕易的實現(xiàn)，高低溫一致性較好，調(diào)試參數(shù)簡單化，并對輸出電容高低溫特性要求不是很高，可以選擇普通的電解電容，降低物料成本。
【專利說明】一種輸出起機(jī)波形單調(diào)性方式電路
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及開關(guān)電源輸出起機(jī)波形單調(diào)性方式電路，具體的說，是涉及一種輸出起機(jī)波形單調(diào)性方式電路。
【背景技術(shù)】
[0002]目前大多數(shù)電源輸出上升波形要求單調(diào)性，且要求高低溫都能滿足要求，多數(shù)調(diào)試輸出起機(jī)時，采用的兩種方法如:
[0003]I增加防過沖電路(見附圖1)，由于增加防過沖電路會影響電路環(huán)路，調(diào)試時經(jīng)常遇到環(huán)路參數(shù)與起機(jī)波形參數(shù)的矛盾，增加了調(diào)試的難度；
[0004]2基準(zhǔn)電壓跟隨輸出電壓變化產(chǎn)生軟啟(見附圖2)，這種做法需要原邊的軟啟參數(shù)與副邊軟啟參數(shù)搭配，同時也需環(huán)路參數(shù)配合，調(diào)試同樣遇到環(huán)路參數(shù)與起機(jī)波形參數(shù)的矛盾，同時也是增加了調(diào)試的難度；
[0005]調(diào)試最困難情況是在低溫下-40度時，原因是由于低溫下輸出電解電容在低溫下-40度時，ESR及容量發(fā)生顯著的變化，導(dǎo)致上升波形不單調(diào)及環(huán)路也發(fā)生振蕩；克服此問題通常的做法是選用較好的輸出電容，如固體電容，或是高分子電容，這樣會增加物料成本；有時輸出為28V以上時，固體電容，或是高分子電容規(guī)格就比較少了，只能選擇電解電容，還是會出現(xiàn)上述問題；

【發(fā)明內(nèi)容】

[0006]為了克服輸出電壓波形單調(diào)性問題，以及由于調(diào)試輸出波形單調(diào)性參數(shù)與環(huán)路參數(shù)相互影響等問題，本實用新型提供一種輸出起機(jī)波形單調(diào)性方式電路，使輸出起機(jī)波形單調(diào)性非常容易實現(xiàn)，高低溫一致性較好，調(diào)試參數(shù)簡單化，并對輸出電容高低溫特性要求不是很高，可以選擇普通的電解電容，降低物料成本。
[0007]本實用新型解決其技術(shù)問題所采用的技術(shù)方案如下所述:一種輸出起機(jī)波形單調(diào)性方式電路，其特征在于，包括:
[0008]CMOS控制芯片，包含PWM控制芯片及固定脈寬調(diào)頻控制芯片；
[0009]第一開關(guān)管K1，其IPIN為控制腳，輸入邏輯信號電平，2PIN、3PIN為開關(guān)腳，當(dāng)IPIN為低電平時，2PIN、3PIN斷開，當(dāng)IPIN為高電平時，2PIN、3PIN接通；
[0010]運算放大電路，所述運算放大電路輸出與CMOS控制芯片連接；
[0011]邏輯信號電平輸入，輸入邏輯信號電平到第一開關(guān)管Kl的控制腳；
[0012]所述運算放大電路輸入端分別連接有電阻R165和電阻R164，所述電阻R164另一端與第一開關(guān)管Kl的2PIN以及電阻R39連接，所述運算放大電路還與電容C159 —端連接，所述電容C159 —端連接電源VDD和運算放大電路，另一端連接到第一開關(guān)管Kl的3PIN和電容C154以及電容U8、穩(wěn)壓管的等電勢端，所述電阻R39與穩(wěn)壓管、電容U8、R149和電阻R96的等電勢端連接。
[0013]上述電路中還可以增加一個開關(guān)管電路達(dá)到相同效果，所述開關(guān)管電路為第二開關(guān)管K2和電阻R195的串聯(lián)電路，所述第二開關(guān)管Κ2的IPIN連接所述邏輯信號電平輸入，3ΡΙΝ與電阻R195串聯(lián)并與電阻R165連接，第二開關(guān)管Κ2的2ΡΙΝ與電源VOUT連接；所述第二開關(guān)管Κ2其IPIN為控制腳，2ΡΙΝ.3ΡΙΝ為開關(guān)腳，當(dāng)IPIN為低電平時，2ΡΙΝ、3ΡΙΝ斷開，當(dāng)IPIN為高電平時，2ΡΙΝ、3ΡΙΝ接通。
[0014]上述電路中的運算放大電路包括運算放大器U7，連接運算放大器U72PIN的電容C157和電阻R166，以及電容C159，所述運放U7的IPIN輸出到CMOS控制芯片，所述運放U7的2PIN，3PIN輸入端分別連接有電阻R165和電阻R164。
[0015]根據(jù)上述結(jié)構(gòu)的本實用新型，其有益效果在于，本實用新型解決通過在傳統(tǒng)電路上加入開關(guān)管K1、K2及邏輯信號電平輸入，從而解決了調(diào)試起機(jī)波形單調(diào)性電路參數(shù)與環(huán)路參數(shù)相互影響的問題，輸出起機(jī)波形單調(diào)性非常容易實現(xiàn)，并且不受高低溫影響，特別是在低溫-40度條件也能輕易的實現(xiàn)，高低溫一致性較好，調(diào)試參數(shù)簡單化，并對輸出電容高低溫特性要求不是很高，可以選擇普通的電解電容，降低物料成本。
【專利附圖】

【附圖說明】
[0016]下面結(jié)合附圖以及實施例對本實用新型做進(jìn)一步的說明。
[0017]圖1為現(xiàn)有技術(shù)傳統(tǒng)電路I ;
[0018]圖2為現(xiàn)有技術(shù)傳統(tǒng)電路2 ；
[0019]圖3為本實用新型電路圖；
[0020]圖4為本實用衍生新型電路圖。
【具體實施方式】
[0021]下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述。
[0022]如圖3所示，一種輸出起機(jī)波形單調(diào)性方式電路，包括:
[0023]CMOS控制芯片，包含PWM控制芯片及固定脈寬調(diào)頻控制芯片；
[0024]第一開關(guān)管K1，其IPIN為控制腳，輸入邏輯信號電平，2PIN、3PIN為開關(guān)腳，當(dāng)IPIN為低電平時，2PIN、3PIN斷開，當(dāng)IPIN為高電平時，2PIN、3PIN接通；
[0025]運算放大電路，所述運算放大電路輸出與CMOS控制芯片連接；
[0026]邏輯信號電平輸入，輸入邏輯信號電平到第一開關(guān)管Kl的控制腳；
[0027]所述運算放大電路輸入端分別連接有電阻R165和電阻R164，所述電阻R164另一端與第一開關(guān)管Kl的2PIN以及電阻R39連接，所述運算放大電路還與電容C159 —端連接，所述電容C159 —端連接電源VDD和運算放大電路，另一端連接到第一開關(guān)管Kl的3PIN和電容C154以及電容U8、穩(wěn)壓管的等電勢端，所述電阻R39與穩(wěn)壓管、電容U8、R149和電阻R96的等電勢端連接。
[0028]如圖4所示，上述電路中還可以增加一個開關(guān)管電路達(dá)到相同效果，所述開關(guān)管電路包括第二開關(guān)管K2和電阻R195的串聯(lián)電路，所述第二開關(guān)管K2其IPIN為控制腳，2PIN、3PIN為開關(guān)腳，當(dāng)IPIN為低電平時，2PIN、3PIN斷開，當(dāng)IPIN為高電平時，2PIN、3PIN接通；所述第二開關(guān)管K2的IPIN連接所述邏輯信號電平輸入，3PIN與電阻R195串聯(lián)并與電阻R165連接，第二開關(guān)管K2的2PIN與電源VOUT連接，同時電阻R96與此開關(guān)管電路并聯(lián)并關(guān)于電源VOUT連接；
[0029]上述電路中的運算放大電路包括運算放大器U7，連接運算放大器U72PIN的電容C157和電阻R166，以及電容C159，所述運放U7的IPIN輸出到CMOS控制芯片，所述運放U7的2PIN，3PIN輸入端分別連接有電阻R165和電阻R164。
[0030]其還包括電阻R149，電阻R152以及電阻R146，電阻R149與電容U8并聯(lián)，電阻R146與電阻R165與電阻R152的等電勢端連接。
[0031]本實用新型電路的主要器件為附圖3、附圖4中的第一開關(guān)管K1，第二開關(guān)管K2 (其中，IPIN為控制腳，2，3PIN為開關(guān)腳，當(dāng)IPIN為低電平時，2，3PIN斷開，當(dāng)IPIN為高電平時，2，3PIN接通)及邏輯信號電平和電容C154 ;運放U7的I腳輸出信號到CMOS控制芯片(control CMOS chip，包含PWM控制芯片及固定脈寬調(diào)頻控制芯片)；
[0032]如附圖4中電路，其工作原理如下:
[0033]I正常工作時邏輯信號電平為低電平，控制信號到開關(guān)管Kl，K2的IPIN也為低電平，此時Kl，Κ2(為開關(guān)管)處于截止?fàn)顟B(tài)，開關(guān)管Kl，Κ2的2，3ΡΙΝ斷開，所以不影響正常工作電路；
[0034]2當(dāng)輸出起機(jī)前，U8的基準(zhǔn)電壓通過VDD電壓先建立，同時邏輯信號電平為高電平，控制信號到開關(guān)管Kl，Κ2的IPIN也為高電平，使得開關(guān)管Κ2的2，3ΡΙΝ的導(dǎo)通，使得電容C154電壓被接低，由于U7的2ΡΙΝ與C154電壓是同電位，U7的2ΡΙΝ也是低電平，同時由于Kl的導(dǎo)通，U7的3ΡΙΝ被灌高電平，U7的2ΡΙΝ與3ΡΙΝ電位比較，使得U7的IPIN出高電平或者出低電平，使得控制芯片停止輸出(控制芯片的控制腳有可能為高電平或為低電平使控制芯片停止輸出)，控制芯片無輸出后導(dǎo)致副邊也無輸出電壓；當(dāng)邏輯信號電平出低時，開關(guān)管Kl，Κ2的IPIN也為低電平，Kl, Κ2的2，3ΡΙΝ都斷開，基準(zhǔn)電壓通過電阻R39對電容C154充電，充電過程中使環(huán)路產(chǎn)生閉環(huán)，環(huán)路閉環(huán)后輸出電壓產(chǎn)生，輸出電壓上升時間與R39，C154充電時間同步，使得輸出電壓可以實現(xiàn)單調(diào)上升，上升時間可以通過調(diào)節(jié)R39，C154可以實現(xiàn)；由于調(diào)節(jié)R39，C154參數(shù)，基本與其它環(huán)路參數(shù)沒有影響，使電路調(diào)試簡單，輕易實現(xiàn)輸出單調(diào)上升起機(jī)波形，而且高溫及低溫-40度不受影響，很好的解決輸出起機(jī)單調(diào)上升問題；
[0035]本實例并不只限此電路，有一些衍生電路，如R195 —端可以與Kl的2ΡΙΝ串接，R195 一端接入VDD，K1的3PIN接入U7的運算輸入端；還有如VDD網(wǎng)絡(luò)可以更改為VOUT網(wǎng)絡(luò)短接，也都同樣也能實現(xiàn)并達(dá)到同樣的效果；如圖3所示，由于R96的一端網(wǎng)絡(luò)由VOUT更改為VDD，第二開關(guān)管K2是可以去除，去除后也可以達(dá)到同樣的效果；
[0036]應(yīng)當(dāng)理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)上述說明加以改進(jìn)或變換，而所有這些改進(jìn)和變換都應(yīng)屬于本實用新型所附權(quán)利要求的保護(hù)范圍。上面結(jié)合附圖對本實用新型專利進(jìn)行了示例性的描述，顯然本實用新型專利的實現(xiàn)并不受上述方式的限制，只要采用了本實用新型專利的方法構(gòu)思和技術(shù)方案進(jìn)行的各種改進(jìn)，或未經(jīng)改進(jìn)將本實用新型專利的構(gòu)思和技術(shù)方案直接應(yīng)用于其它場合的，均在本實用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種輸出起機(jī)波形單調(diào)性方式電路，其特征在于，包括: CMOS控制芯片，包含PWM控制芯片及固定脈寬調(diào)頻控制芯片； 第一開關(guān)管K1，其IPIN為控制腳，輸入邏輯信號電平，2PIN.3PIN為開關(guān)腳，當(dāng)IPIN為低電平時，2PIN、3PIN斷開，當(dāng)IPIN為高電平時，2PIN、3PIN接通； 運算放大電路，所述運算放大電路輸出與CMOS控制芯片連接； 邏輯信號電平輸入，輸入邏輯信號電平到第一開關(guān)管Kl的控制腳； 所述運算放大電路輸入端分別連接有電阻R165和電阻R164，所述電阻R164另一端與第一開關(guān)管Kl的2PIN以及電阻R39連接，所述運算放大電路還與電容C159 —端連接，所述電容C159 —端連接電源VDD和運算放大電路，另一端連接到第一開關(guān)管Kl的3PIN和電容C154以及電容U8、穩(wěn)壓管的等電勢端，所述電阻R39與穩(wěn)壓管、電容U8、R149和電阻R96的等電勢端連接。
2.根據(jù)權(quán)利要求1所述的一種輸出起機(jī)波形單調(diào)性方式電路，其特征還在于，其還包括一開關(guān)管電路，所述開關(guān)管電路為第二開關(guān)管K2和電阻R195的串聯(lián)電路，所述第二開關(guān)管K2的IPIN連接所述邏輯信號電平輸入，3PIN與電阻R195串聯(lián)并與電阻R165連接，第二開關(guān)管K2的2PIN與電源VOUT連接；所述第二開關(guān)管K2其IPIN為控制腳，2PIN、3PIN為開關(guān)腳，當(dāng)IPIN為低電平時，2PIN、3PIN斷開，當(dāng)IPIN為高電平時，2PIN、3PIN接通。
3.根據(jù)權(quán)利要求1或2所述的一種輸出起機(jī)波形單調(diào)性方式電路，其特征還在于，所述運算放大電路包括運算放大器U7，連接運算放大器U72PIN的電容C157和電阻R166，以及電容C159，所述運放U7的IPIN輸出到CMOS控制芯片，所述運放U7的2PIN，3PIN輸入端分別連接有電阻R165和電阻R164。
【文檔編號】H02M1/36GK203800818SQ201420170859
【公開日】2014年8月27日 申請日期:2014年4月10日 優(yōu)先權(quán)日:2014年4月10日
【發(fā)明者】彭小明, 黃銘杰 申請人:深圳市核達(dá)中遠(yuǎn)通電源技術(shù)有限公司