多電源切換電路及具有其的麻醉的制造方法
【專利摘要】本實用新型公開了一種多電源切換電路及具有其的麻醉機，該多電源切換電路包括：電壓取樣處理模塊，源電壓取樣處理模塊與主電源、第一輔助電源和第二輔助電源相連，用于進行電壓取樣；邏輯處理模塊，用于根據(jù)主電源取樣信號、第一輔助電源取樣信號和第二輔助電源取樣信號，輸出第一邏輯電平信號和第二邏輯電平信號；電平轉(zhuǎn)換模塊，用于將第一邏輯電平信號和第二邏輯電平信號轉(zhuǎn)換為與PMOS匹配的轉(zhuǎn)換后匹配信號；PMOS加速驅(qū)動模塊，用于對轉(zhuǎn)換后匹配信號進行加速驅(qū)動；和PMOS開關(guān)模塊，用于輸出供電。本實用新型的多電源切換電路能夠?qū)崿F(xiàn)主電源、第一輔助電源和第二輔助電源之間的自動無縫切換，并且具有功耗小的優(yōu)點。
【專利說明】多電源切換電路及具有其的麻醉機
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于模擬電路【技術(shù)領(lǐng)域】，具體涉及一種多電源切換電路及具有其的麻醉機。
【背景技術(shù)】
[0002]為防止電網(wǎng)停電造成手術(shù)中斷，麻醉機等醫(yī)療手術(shù)設備常使用多組備用電源來提供可靠保證。多組電源供電系統(tǒng)存在電壓差異，不同電源之間的切換時應當保證其不間斷。
[0003]現(xiàn)有常用的切換方式主要是采用肖特基二極管作為多組電源供電的“或”關(guān)系輸出。該方案能夠解決多電源不同電壓之間的連續(xù)切換的問題，但是當系統(tǒng)電源功耗比較大時，該方案則顯出發(fā)熱嚴重的弊端，具體地:肖特基二極管導通壓降在0.35?0.6V左右，并且隨電流的增大會上升，肖特基二極管功耗等于導通壓降與導通電流的乘積，當電流超過5A時其功耗明顯增加、發(fā)熱嚴重。因此亟待提出一種功耗小、無縫切換的電源切換電路。
實用新型內(nèi)容
[0004]本實用新型旨在至少在一定程度上解決上述技術(shù)問題之一或至少提供一種有用的商業(yè)選擇。為此，本實用新型的目的在于提出一種功耗小、無縫切換的多電源切換電路。本實用新型的另一目的在于提出一種具有多電源切換電路的麻醉機。
[0005]根據(jù)本實用新型實施例的多電源切換電路，包括:電壓取樣處理模塊，所述源電壓取樣處理模塊與主電源、第一輔助電源和第二輔助電源相連，用于對所述主電源、第一輔助電源和第二輔助電源分別進行電壓取樣，得到主電源取樣信號、第一輔助電源取樣信號和第二輔助電源取樣信號；邏輯處理模塊，所述邏輯處理模塊與所述電壓取樣處理模塊相連，用于根據(jù)所述主電源取樣信號、第一輔助電源取樣信號和第二輔助電源取樣信號，輸出第一邏輯電平信號和第二邏輯電平信號；電平轉(zhuǎn)換模塊，所述電平轉(zhuǎn)換模塊與所述邏輯處理模塊相連，用于將所述第一邏輯電平信號和所述第二邏輯電平信號轉(zhuǎn)換為與PMOS匹配的轉(zhuǎn)換后匹配信號；PM0S加速驅(qū)動模塊，所述PMOS加速驅(qū)動模塊與所述電平轉(zhuǎn)換模塊相連，用于對所述轉(zhuǎn)換后匹配信號進行加速驅(qū)動；和PMOS開關(guān)模塊，所述PMOS開關(guān)模塊與所述PMOS加速驅(qū)動模塊相連，用于輸出供電。
[0006]由上可知，本實用新型實施例的多電源切換電路，能夠?qū)崿F(xiàn)主電源、第一輔助電源和第二輔助電源之間的自動無縫切換，至少具有如下優(yōu)點:(I)采用純模擬電路實現(xiàn)避免死機，程序跑飛等問題；(2)通流能力強，功耗很小；(3)特殊的PMOS驅(qū)動電路很好的解決PMOS的高壓驅(qū)動和開啟瞬間的電流沖擊問題；(4)可靈活設置切換電壓值；(5)完全解決多電源之間的連續(xù)切換(6 )解決多電源不平衡電壓之間的倒流問題。
[0007]可選地，所述邏輯處理電路模塊包括:第一與非門(Ul)，所述第一與非門(Ul)的一個輸入端與所述主電源取樣信號相連，另一個輸入端與工作電壓VDD相連；第二與非門(U2)，所述第二與非門(U2)的一個輸入端與所述第一輔助電源取樣信號相連，另一個輸入端與所述工作電壓VDD相連；第三與非門(U3)，所述第三與非門(U3)的一個輸入端與所述第二輔助電源取樣信號相連，另一個輸入端與所述第二與非門(U)的輸出端相連；第四與非門(U4)，所述第四與非門(U4)的一個輸入端與所述第一與非門(Ul)的輸出端相連，另一個輸入端與所述第一輔助電源取樣信號相連；第五與非門(U5)，所述第五與非門(U5)的一個輸入端與所述工作電壓VDD相連,另一個輸入端與所述第三與非門(U3)的輸出端相連；第六與非門(U6),所述第六與非門(U6)的一個輸入端與所述第一與非門(Ul)的輸出端相連，另一個輸入端與所述第五與非門(U5)的輸出端相連；第七與非門(U7),所述第七與非門(U7)的一個輸入端與所述工作電壓VDD相連，另一個輸入端與所述第四與非門(U4)的輸出端相連，所述第七與非門(U7)的輸出端輸出第一邏輯信號；和第八與非門(U8)，所述第八與非門(U8)的一個輸入端與所述工作電壓VDD相連,另一個輸入端與所述第六與非門(U6)的輸出端相連，所述第八與非門(U8)的輸出端輸出第二邏輯信號。
[0008]可選地，所述電平轉(zhuǎn)換模塊包括:第一三極管(Q18)，所述第一三極管(Q18)的基極經(jīng)過第一電阻(R19)連接至所述第一邏輯電平信號，所述第一三極管(Q18)的集極經(jīng)過第二電阻(R12)連接至低壓差線性穩(wěn)壓電源VCC_LD0，所述第一三極管(Q18)的射極接地；第二三極管(Q19)，所述第二三極管(Q19)的基極經(jīng)過第三電阻(R22)連接至所述第二邏輯電平信號，所述第二三極管(Q19)的集極經(jīng)過第四電阻(R17)連接至低壓差線性穩(wěn)壓電源VCC_LD0，所述第二三極管(Q19)的射極接地；第三三極管(Q15)，所述第三三極管(Q15)的基極連接至所述第一三極管(Q18)的集極，所述第三三極管(Q15)的集極經(jīng)過第五電阻(R6)連接至所述PMOS加速驅(qū)動模塊，所述第三三極管(Q15)的射極接地；和第四三極管(Q16)，所述第四三極管(Q16)的基極連接至所述第二三極管(Q19)的集極，所述第四三極管(Q16)的集極經(jīng)過第六電阻(R14)連接至所述PMOS加速驅(qū)動模塊，所述第四三極管(Q16)的射極接地。
[0009]可選地，所述PMOS加速驅(qū)動模塊包括:第五三極管(Q3)，所述第五三極管(Q3)的基極經(jīng)過所述第五電阻(R6)連接至所述第三三極管(Q15)的集極，所述第五三極管(Q3)的集極經(jīng)過第七電阻(ROl)連接至所述第五三極管(Q3)的基極，所述第五三極管(Q3)的射極經(jīng)過第八電阻(R8)接地；和第六三極管(Qll)，所述第六三極管(Qll)的基極經(jīng)過所述第六電阻(R14)連接至所述第四三極管(Q16)的集極，所述第六三極管(Qll)的集極經(jīng)過第九電阻(R03)連接至所述第六三極管(Qll)的基極，所述第六三極管(Qll)的射極經(jīng)過第十電阻(R21)接地。
[0010]可選地，所述PMOS開關(guān)模塊包括:第一 PMOS管(Q2)，所述第一 PMOS管(Q2)的漏極連接至所述第一輔助電源，所述第一 PMOS管(Q2)的柵極相連至所述第五三極管(Q3)的射極，所述第一 PMOS管(Q2)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極；第二 PMOS管(Q4)，所述第二 PMOS管(Q4)的漏極連接至所述第一輔助電源，所述第二PMOS管(Q4)的柵極相連至所述第五三極管(Q3)的射極，所述第二 PMOS管(Q4)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極；第三PMOS管(Q5)，所述第三PMOS管(Q5)的漏極連接至所述主電源，所述第三PMOS管(Q5)的柵極相連至所述第五三極管(Q3)的射極并且所述第三PMOS管(Q5)的柵極經(jīng)過第十二電阻(R02)連接至所述第五三極管(Q3)的集極，所述第三PMOS管(Q5)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極；第四PMOS管(Q6)，所述第四PMOS管(Q6)的漏極連接至所述主電源，所述第四PMOS管(Q6)的柵極相連至所述第五三極管(Q3)的射極，所述第四PMOS管(Q6)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極；第五PMOS管(QlO)，所述第五PMOS管(QlO)的漏極連接至所述第二輔助電源，所述第五PMOS管(QlO)的柵極連接至所述第六三極管(Qll)的射極，所述第五PMOS管(QlO)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極；第六PMOS管(Q13)，所述第六PMOS管(Q13)的漏極連接至所述第二輔助電源，所述第六PMOS管(Q13)的柵極連接至所述第六三極管(Qll)的射極，所述第六PMOS管(Q13)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極；第七PMOS管(Q12)，所述第七PMOS管(Q12)的漏極連接至所述主電源，所述第七PMOS管(Q12)的柵極連接至所述第六三極管(Qll)的射極并且所述第七PMOS管(Q12)的柵極經(jīng)過第十四電阻(R04)連接至所述第六三極管(Qll)的集極，所述第七PMOS管(Q12)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極；第八PMOS管(Q14)，所述第八PMOS管(Q14)的漏極連接至所述主電源，所述第八PMOS管(Q14)的柵極相連至所述第五三極管(Q3)的射極，所述第八PMOS管(Q14)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極；和供電輸出端，所述供電輸出端與所述第三PMOS管(Q5)、第四PMOS管(Q6)、第七PMOS管(Q12)和第八PMOS管(Q14)的漏端相連。
[0011]可選地，所述主電源為24V直流電源。
[0012]可選地，所述第一輔助電源為鋰電池。
[0013]可選地，所述第二輔助電源為鉛酸電池。
[0014]根據(jù)本實用新型實施例的麻醉機，包括:多電源切換電路，所述多電源切換電路為本實用新型公開的任一種多電源切換電路；和麻醉機本體，所述麻醉機本體與所述多電源切換電路相連。
[0015]由上可知，由于本實用新型實施例的麻醉機具有與本實用新型實施例的多電源切換電路的相似結(jié)構(gòu)，該麻醉機能夠?qū)崿F(xiàn)主電源、第一輔助電源和第二輔助電源之間的自動無縫切換，至少具有如下優(yōu)點:(I)采用純模擬電路實現(xiàn)避免死機，程序跑飛等問題；(2)通流能力強，功耗很小；(3)特殊的PMOS驅(qū)動電路很好的解決PMOS的高壓驅(qū)動和開啟瞬間的電流沖擊問題；(4)可靈活設置切換電壓值；(5)完全解決多電源之間的連續(xù)切換；(6)解決多電源不平衡電壓之間的倒流問題。
[0016]本實用新型的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本實用新型的實踐了解到。
【專利附圖】

【附圖說明】
[0017]本實用新型的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變得明顯和容易理解，其中:
[0018]圖1是本實用新型實施例的多電源切換電路的結(jié)構(gòu)框圖；
[0019]圖2是本實用新型實施例的電壓取樣處理模塊的電路圖；
[0020]圖3是本實用新型實施例的邏輯處理模塊的電路圖；
[0021]圖4是本實用新型實施例的電平轉(zhuǎn)換模塊、PMOS加速驅(qū)動模塊和PMOS開關(guān)模塊的電路圖；
[0022]圖5是本實用新型實施例的麻醉機的結(jié)構(gòu)框圖。【具體實施方式】
[0023]下面詳細描述本實用新型的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本實用新型，而不能理解為對本實用新型的限制。
[0024]在本實用新型的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”、“順
時針”、“逆時針”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本實用新型和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本實用新型的限制。
[0025]此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個或者更多個該特征。在本實用新型的描述中，“多個”的含義是兩個或兩個以上，除非另有明確具體的限定。
[0026]在本實用新型中，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”、“固定”等術(shù)語應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本實用新型中的具體含義。
[0027]如圖1所示，根據(jù)本實用新型實施例的多電源切換電路，包括:電壓取樣處理模塊100，邏輯處理模塊200，電平轉(zhuǎn)換模塊300，PMOS加速驅(qū)動模塊400和PMOS開關(guān)模塊500。源電壓取樣處理模塊100與主電源、第一輔助電源和第二輔助電源相連，用于對主電源、第一輔助電源和第二輔助電源分別進行電壓取樣，得到主電源取樣信號、第一輔助電源取樣信號和第二輔助電源取樣信號。邏輯處理模塊200與電壓取樣處理模塊100相連，用于根據(jù)主電源取樣信號、第一輔助電源取樣信號和第二輔助電源取樣信號，輸出第一邏輯電平信號和第二邏輯電平信號。電平轉(zhuǎn)換模塊300與邏輯處理模塊200相連，用于將第一邏輯電平信號和第二邏輯電平信號轉(zhuǎn)換為與PMOS匹配的轉(zhuǎn)換后匹配信號；PM0S加速驅(qū)動模塊400與電平轉(zhuǎn)換模塊300相連，用于對轉(zhuǎn)換后匹配信號進行加速驅(qū)動。PMOS開關(guān)模塊500與PMOS加速驅(qū)動模塊400相連，用于輸出供電。
[0028]由上可知，本實用新型實施例的多電源切換電路，能夠?qū)崿F(xiàn)主電源、第一輔助電源和第二輔助電源之間的自動無縫切換，并且具有功耗小的優(yōu)點。
[0029]可選地，電壓取樣處理模塊100可以如圖2所示。該電壓取樣處理模塊采用三個結(jié)構(gòu)相似的電路模塊分別對主電源、第一輔助電源和第二輔助電源的電壓取樣。取樣操作的結(jié)果為:
[0030]
【權(quán)利要求】
1.一種多電源切換電路，其特征在于，包括: 電壓取樣處理模塊，所述源電壓取樣處理模塊與主電源、第一輔助電源和第二輔助電源相連，用于對所述主電源、第一輔助電源和第二輔助電源分別進行電壓取樣，得到主電源取樣信號、第一輔助電源取樣信號和第二輔助電源取樣信號； 邏輯處理模塊，所述邏輯處理模塊與所述電壓取樣處理模塊相連，用于根據(jù)所述主電源取樣信號、第一輔助電源取樣信號和第二輔助電源取樣信號，輸出第一邏輯電平信號和第二邏輯電平信號； 電平轉(zhuǎn)換模塊，所述電平轉(zhuǎn)換模塊與所述邏輯處理模塊相連，用于將所述第一邏輯電平信號和所述第二邏輯電平信號轉(zhuǎn)換為與PMOS匹配的轉(zhuǎn)換后匹配信號； PMOS加速驅(qū)動模塊，所述PMOS加速驅(qū)動模塊與所述電平轉(zhuǎn)換模塊相連，用于對所述轉(zhuǎn)換后匹配信號進行加速驅(qū)動；和 PMOS開關(guān)模塊，所述PMOS開關(guān)模塊與所述PMOS加速驅(qū)動模塊相連，用于輸出供電。
2.如權(quán)利要求1所述的多電源切換電路，其特征在于，所述邏輯處理電路模塊包括: 第一與非門 (Ul)，所述第一與非門(Ul)的一個輸入端與所述主電源取樣信號相連，另一個輸入端與工作電壓VDD相連； 第二與非門(U2)，所述第二與非門(U2)的一個輸入端與所述第一輔助電源取樣信號相連，另一個輸入端與所述工作電壓VDD相連； 第三與非門(U3)，所述第三與非門(U3)的一個輸入端與所述第二輔助電源取樣信號相連，另一個輸入端與所述第二與非門(U)的輸出端相連； 第四與非門(U4),所述第四與非門(U4)的一個輸入端與所述第一與非門(Ul)的輸出端相連，另一個輸入端與所述第一輔助電源取樣信號相連； 第五與非門(U5)，所述第五與非門(U5)的一個輸入端與所述工作電壓VDD相連，另一個輸入端與所述第三與非門(U3)的輸出端相連； 第六與非門(U6),所述第六與非門(U6)的一個輸入端與所述第一與非門(Ul)的輸出端相連，另一個輸入端與所述第五與非門(U5)的輸出端相連； 第七與非門(U7)，所述第七與非門(U7)的一個輸入端與所述工作電壓VDD相連，另一個輸入端與所述第四與非門(U4)的輸出端相連,所述第七與非門(U7)的輸出端輸出第一邏輯信號；和 第八與非門(U8)，所述第八與非門(U8)的一個輸入端與所述工作電壓VDD相連，另一個輸入端與所述第六與非門(U6)的輸出端相連,所述第八與非門(U8)的輸出端輸出第二邏輯信號。
3.如權(quán)利要求1所述的多電源切換電路，其特征在于，所述電平轉(zhuǎn)換模塊包括: 第一三極管(Q18)，所述第一三極管(Q18)的基極經(jīng)過第一電阻(R19)連接至所述第一邏輯電平信號，所述第一三極管(Q18)的集極經(jīng)過第二電阻(R12)連接至低壓差線性穩(wěn)壓電源VCC_LD0，所述第一三極管(Q18)的射極接地； 第二三極管(Q19)，所述第二三極管(Q19)的基極經(jīng)過第三電阻(R22)連接至所述第二邏輯電平信號，所述第二三極管(Q19)的集極經(jīng)過第四電阻(R17)連接至低壓差線性穩(wěn)壓電源VCC_LD0，所述第二三極管(Q19)的射極接地； 第三三極管(Q15)，所述第三三極管(Q15)的基極連接至所述第一三極管(Q18)的集極，所述第三三極管(Q15)的集極經(jīng)過第五電阻(R6)連接至所述PMOS加速驅(qū)動模塊，所述第三三極管(Q15)的射極接地；和 第四三極管(Q16)，所述第四三極管(Q16)的基極連接至所述第二三極管(Q19)的集極，所述第四三極管(Q16)的集極經(jīng)過第六電阻(R14)連接至所述PMOS加速驅(qū)動模塊，所述第四三極管(Q16)的射極接地。
4.如權(quán)利要求3所述的多電源切換電路，其特征在于，所述PMOS加速驅(qū)動模塊包括: 第五三極管(Q3)，所述第五三極管(Q3)的基極經(jīng)過所述第五電阻(R6)連接至所述第三三極管(Q15)的集極，所述第五三極管(Q3)的集極經(jīng)過第七電阻(ROl)連接至所述第五三極管(Q3)的基極，所述第五三極管(Q3)的射極經(jīng)過第八電阻(R8)接地；和 第六三極管(Qll)，所述第六三極管(Qll)的基極經(jīng)過所述第六電阻(R14)連接至所述第四三極管(Q16)的集極，所述第六三極管(Qll)的集極經(jīng)過第九電阻(R03)連接至所述第六三極管(Qll)的基極，所述第六三極管(Qll)的射極經(jīng)過第十電阻(R21)接地。
5.如權(quán)利要求4所述的多電源切換電路，其特征在于，所述PMOS開關(guān)模塊包括: 第一 PMOS管(Q2)，所述第一 PMOS管(Q2)的漏極連接至所述第一輔助電源，所述第一PMOS管(Q2)的柵極相連至所述第五三極管(Q3)的射極，所述第一 PMOS管(Q2)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極； 第二 PMOS管(Q4)，所述第二 PMOS管(Q4)的漏極連接至所述第一輔助電源，所述第二PMOS管(Q4)的柵極相連 至所述第五三極管(Q3)的射極，所述第二 PMOS管(Q4)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極； 第三PMOS管(Q5)，所述第三PMOS管(Q5)的漏極連接至所述主電源，所述第三PMOS管(Q5)的柵極相連至所述第五三極管(Q3)的射極并且所述第三PMOS管(Q5)的柵極經(jīng)過第十二電阻(R02)連接至所述第五三極管(Q3)的集極，所述第三PMOS管(Q5)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極； 第四PMOS管(Q6)，所述第四PMOS管(Q6)的漏極連接至所述主電源，所述第四PMOS管(Q6)的柵極相連至所述第五三極管(Q3)的射極，所述第四PMOS管(Q6)的源極經(jīng)過第十一電阻(R4)連接至所述第五三極管(Q3)的集極； 第五PMOS管(QlO)，所述第五PMOS管(QlO)的漏極連接至所述第二輔助電源，所述第五PMOS管(QlO)的柵極連接至所述第六三極管(Qll)的射極，所述第五PMOS管(QlO)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極； 第六PMOS管(Q13)，所述第六PMOS管(Q13)的漏極連接至所述第二輔助電源，所述第六PMOS管(Q13)的柵極連接至所述第六三極管(Qll)的射極，所述第六PMOS管(Q13)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極； 第七PMOS管(Q12)，所述第七PMOS管(Q12)的漏極連接至所述主電源，所述第七PMOS管(Q12)的柵極連接至所述第六三極管(Qll)的射極并且所述第七PMOS管(Q12)的柵極經(jīng)過第十四電阻(R04)連接至所述第六三極管(Qll)的集極，所述第七PMOS管(Q12)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極； 第八PMOS管(Q14)，所述第八PMOS管(Q14)的漏極連接至所述主電源，所述第八PMOS管(Q14)的柵極相連至所述第五三極管(Q3)的射極，所述第八PMOS管(Q14)的源極經(jīng)過第十三電阻(RlO)連接至所述第六三極管(Qll)的集極；和供電輸出端，所述供電輸出端與所述第三PMOS管(Q5)、第四PMOS管(Q6)、第七PMOS管(Q12)和第八PMOS管(Q14)的漏端相連。
6.如權(quán)利要求1-5所述的多電源切換電路，其特征在于，所述主電源為24V直流電源。
7.如權(quán)利要求1-5所述的多電源切換電路，其特征在于，所述第一輔助電源為鋰電池。
8.如權(quán)利要求1-5所述的多電源切換電路，其特征在于，所述第二輔助電源為鉛酸電池。
9.一種麻醉機，其特征在于，所述麻醉機包括: 多電源切換電路，所述多電源切換電路為權(quán)利要求1-8任一項所述的多電源切換電路;和 麻醉機本體，所述麻醉機本體與所述多電源切換電路相連。
【文檔編號】H02J9/06GK203761128SQ201420090847
【公開日】2014年8月6日 申請日期:2014年2月28日 優(yōu)先權(quán)日:2014年2月28日
【發(fā)明者】聶培軍 申請人:北京誼安醫(yī)療系統(tǒng)股份有限公司