一種過(guò)流保護(hù)控制電路的制作方法
【專利摘要】本發(fā)明提供了一種過(guò)流保護(hù)控制電路，它包括一采樣電路，該電路檢測(cè)功率開(kāi)關(guān)管的電流大小，并轉(zhuǎn)化為相關(guān)PWM信號(hào)控制功率開(kāi)關(guān)管的開(kāi)關(guān)；一濾波器與采樣電路輸出相連接；一計(jì)數(shù)器、第一至第二計(jì)時(shí)器、一保持電路與一邏輯控制器組成該過(guò)流保護(hù)電路的主要邏輯控制部分。本發(fā)明不僅實(shí)現(xiàn)了對(duì)芯片的過(guò)流保護(hù)，還解決了芯片正常工作過(guò)程中可能引起的過(guò)流保護(hù)誤動(dòng)作問(wèn)題，同時(shí)實(shí)現(xiàn)了芯片過(guò)流關(guān)斷后的不斷電重啟。本發(fā)明尤其適用于大功率開(kāi)關(guān)管的過(guò)流保護(hù)，因其大大減少了過(guò)流檢測(cè)過(guò)程的持續(xù)時(shí)間，避免了因過(guò)流檢測(cè)持續(xù)時(shí)間過(guò)長(zhǎng)導(dǎo)致熱量積累而損壞芯片，并且對(duì)誤動(dòng)作判別時(shí)間短，不會(huì)影響芯片正常工作，提高了芯片的工作效率與使用壽命。
【專利說(shuō)明】-種過(guò)流保護(hù)控制電路
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，具體是指適用于集成電路內(nèi)部的一種過(guò)流保護(hù)控 制電路。
【背景技術(shù)】
[0002] 功率開(kāi)關(guān)管因其信號(hào)與能量的高效率轉(zhuǎn)換，在功率放大器、電源管理、大功率驅(qū)動(dòng) 等領(lǐng)域具有越來(lái)越廣泛的應(yīng)用。通常功率開(kāi)關(guān)管的導(dǎo)通電阻很小，在導(dǎo)通時(shí)功率開(kāi)關(guān)管就 會(huì)有比較大的電流流過(guò)，若在測(cè)試或使用過(guò)程中因誤操作導(dǎo)致該電流超過(guò)了功率開(kāi)關(guān)管所 能承受的極限范圍，芯片就會(huì)因過(guò)流發(fā)生損壞，該時(shí)就需要有效的過(guò)流保護(hù)機(jī)制快速關(guān)斷 芯片來(lái)達(dá)到保護(hù)芯片的目的。
[0003] 目前過(guò)流保護(hù)電路通常的做法是當(dāng)過(guò)流發(fā)生時(shí)，對(duì)過(guò)流信號(hào)持續(xù)檢測(cè)一段時(shí)間， 若過(guò)流信號(hào)持續(xù)存在，則關(guān)斷芯片來(lái)進(jìn)行保護(hù)。該種方法雖然在一定程度上能夠?qū)π酒M(jìn) 行保護(hù)，但當(dāng)功率過(guò)大時(shí)，檢測(cè)時(shí)間過(guò)長(zhǎng)容易導(dǎo)致芯片損壞，且需要芯片重新上電才能重啟 恢復(fù)工作；另一種改進(jìn)的做法是加入自恢復(fù)電路，當(dāng)過(guò)流發(fā)生時(shí)關(guān)斷芯片，延時(shí)一段時(shí)間后 再次檢測(cè)有無(wú)過(guò)流，若過(guò)流消失則恢復(fù)芯片工作。上述兩種做法雖都能對(duì)過(guò)流現(xiàn)象進(jìn)行保 護(hù)，但無(wú)法對(duì)芯片正常工作過(guò)程中發(fā)生的瞬時(shí)過(guò)流誤動(dòng)作做出處理，且很難避免當(dāng)短路等 大功率情況發(fā)生時(shí)因過(guò)流檢測(cè)時(shí)間過(guò)長(zhǎng)，發(fā)生熱量累積而損壞芯片，極大降低了芯片的正 常工作效率與使用壽命。
[0004] 還有一種較為優(yōu)化的做法是，當(dāng)有過(guò)流發(fā)生時(shí)，一外部時(shí)鐘控制的邏輯模塊控制 關(guān)斷功率開(kāi)關(guān)管，經(jīng)過(guò)預(yù)設(shè)時(shí)間后重新開(kāi)啟功率開(kāi)關(guān)管，若過(guò)流持續(xù)存在則重復(fù)上述過(guò)程， 對(duì)功率開(kāi)關(guān)管的開(kāi)關(guān)次數(shù)進(jìn)行判別，若未達(dá)到預(yù)設(shè)次數(shù)值，則需要一外部信號(hào)對(duì)邏輯模塊 進(jìn)行清零，若達(dá)到預(yù)設(shè)次數(shù)值則關(guān)斷芯片，關(guān)斷芯片后需要一外部重啟信號(hào)使芯片恢復(fù)工 作。此種做法能改善上述兩種做法的弊端，但誤動(dòng)作的判別時(shí)間過(guò)長(zhǎng)，影響芯片正常工作效 率，在外界惡劣干擾環(huán)境下甚至可能導(dǎo)致芯片無(wú)法正常工作，且該方法需要外部時(shí)鐘信號(hào) 與外部清零、重啟信號(hào)相配合進(jìn)行控制。
【發(fā)明內(nèi)容】
[0005] 為解決上述現(xiàn)有電路中存在的問(wèn)題，本發(fā)明提供的過(guò)流保護(hù)控制電路不僅實(shí)現(xiàn)了 對(duì)芯片的過(guò)流保護(hù)，還解決了芯片正常工作過(guò)程中可能引起的過(guò)流保護(hù)誤動(dòng)作問(wèn)題，同時(shí) 實(shí)現(xiàn)了芯片過(guò)流關(guān)斷后的不斷電重啟。本發(fā)明尤其適用于大功率開(kāi)關(guān)管的過(guò)流保護(hù)，因其 大大減少了過(guò)流檢測(cè)過(guò)程的持續(xù)時(shí)間，避免了因過(guò)流檢測(cè)持續(xù)時(shí)間過(guò)長(zhǎng)導(dǎo)致的熱量積累損 壞芯片，并且對(duì)誤動(dòng)作判別時(shí)間短，不會(huì)影響芯片正常工作，提高了芯片的工作效率與使用 壽命。
[0006] 本發(fā)明所述的一種過(guò)流保護(hù)控制電路，它包括一采樣電路、一濾波器、一計(jì)數(shù)器、 第一至第二計(jì)時(shí)器、一保持電路和一邏輯控制器。其中，
[0007] 所述采樣電路用于檢測(cè)功率開(kāi)關(guān)管的電流大小，并轉(zhuǎn)化為相關(guān)PWM信號(hào)控制功率 開(kāi)關(guān)管的開(kāi)關(guān)；
[0008] 所述濾波器與采樣電路輸出相連接，用于過(guò)濾掉PWM中的毛刺信號(hào)，濾波器輸出 至計(jì)數(shù)器與第一計(jì)時(shí)器；
[0009] 所述計(jì)數(shù)器接收第一計(jì)時(shí)器輸出信號(hào)與濾波器過(guò)濾后的PWM信號(hào)，對(duì)該P(yáng)WM信號(hào) 的跳變周期進(jìn)行計(jì)數(shù)，并與一預(yù)設(shè)次數(shù)值進(jìn)行比較，當(dāng)達(dá)到預(yù)設(shè)次數(shù)值時(shí)輸出控制信號(hào)C3 至保持電路、輸出控制信號(hào)C3'至第二計(jì)時(shí)器，若該P(yáng)WM信號(hào)跳變周期次數(shù)不滿足預(yù)設(shè)次數(shù) 值，輸出控制信號(hào)巧至保持電路，輸出控制信號(hào)巧^至第二計(jì)時(shí)器；
[0010] 所述第一計(jì)時(shí)器接收濾波器輸出信號(hào)，當(dāng)濾波器無(wú)PWM信號(hào)輸出時(shí)，輸出控制信 號(hào)C1保持計(jì)數(shù)器清零狀態(tài)；當(dāng)濾波器輸出PWM信號(hào)時(shí)，第一計(jì)時(shí)器輸出控制信號(hào)a使計(jì)數(shù) 器開(kāi)始計(jì)數(shù)；當(dāng)PWM信號(hào)結(jié)束時(shí)，第一計(jì)時(shí)器開(kāi)始計(jì)時(shí)，計(jì)時(shí)至預(yù)設(shè)時(shí)間tl后輸出控制信號(hào) C1對(duì)計(jì)數(shù)器進(jìn)行清零，并保持計(jì)數(shù)器清零狀態(tài)；
[0011] 所述第二計(jì)時(shí)器接收計(jì)數(shù)器和保持電路的輸出信號(hào)，當(dāng)計(jì)數(shù)器輸出控制信號(hào)C3'， 保持電路輸出控制信號(hào)C4'時(shí)，第二計(jì)時(shí)器開(kāi)始計(jì)時(shí)，同時(shí)輸出控制信號(hào)巧至保持電路；當(dāng) 第二計(jì)時(shí)器計(jì)時(shí)至預(yù)設(shè)時(shí)間t2后輸出控制信號(hào)C2至保持電路，同時(shí)接收保持電路輸出的 控制信號(hào)竊"進(jìn)行復(fù)位。
[0012] 所述保持電路接收計(jì)數(shù)器輸出信號(hào)與第二計(jì)時(shí)器輸出信號(hào)，在第二計(jì)時(shí)器輸出的 控制信號(hào)厲的作用下，當(dāng)接收到計(jì)數(shù)器輸出的控制信號(hào)C3時(shí)，輸出控制信號(hào)C4至邏輯控制 器，同時(shí)完成C3信號(hào)的信息保存。經(jīng)過(guò)時(shí)間tl后，計(jì)數(shù)器在第一計(jì)時(shí)器輸出信號(hào)C1的作 用下清零，計(jì)數(shù)器輸出控制信號(hào)巧，但在第二計(jì)時(shí)器輸出的控制信號(hào)厲的作用下，保持電 路持續(xù)輸出控制信號(hào)C4至邏輯控制器。當(dāng)接收到第二計(jì)時(shí)器輸出的控制信號(hào)C2時(shí)，保持 電路進(jìn)行C3信號(hào)的信息清除，輸出控制信號(hào)竊至邏輯控制器，輸出控制信號(hào)_^至第二計(jì) 時(shí)器，使第二計(jì)時(shí)器復(fù)位。
[0013] 所述邏輯控制器接收保持電路輸出信號(hào)，當(dāng)接收到保持電路輸出的控制信號(hào)C4 時(shí)，輸出控制信號(hào)Co2使芯片關(guān)斷停止工作，并保持輸出使芯片保持關(guān)斷狀態(tài)；當(dāng)接收到保 持電路輸出的控制信號(hào)巧時(shí)，輸出控制信號(hào)玩5，使因過(guò)流關(guān)斷的芯片重啟恢復(fù)工作。
[0014] 第二計(jì)時(shí)器的預(yù)設(shè)時(shí)間t2應(yīng)大于第一計(jì)時(shí)器的預(yù)設(shè)時(shí)間tl。PWM信號(hào)的低電平 時(shí)間小于預(yù)設(shè)時(shí)間tl。
[0015] 本發(fā)明的工作原理如下：
[0016] 采樣電路用于檢測(cè)功率開(kāi)關(guān)管是否有過(guò)流發(fā)生，若檢測(cè)到過(guò)流信號(hào)則輸出控制信 號(hào)Col,該信號(hào)作用于功率開(kāi)關(guān)管的邏輯驅(qū)動(dòng)部分使功率開(kāi)關(guān)管關(guān)斷。此時(shí)功率開(kāi)關(guān)管上過(guò) 流消失，采樣電路檢測(cè)不到過(guò)流信號(hào)，則邏輯控制模塊輸出信號(hào)玩L該信號(hào)作用于功率開(kāi) 關(guān)管的邏輯驅(qū)動(dòng)部分使功率開(kāi)關(guān)管恢復(fù)工作。若過(guò)流繼續(xù)存在，則重復(fù)上述過(guò)程，采樣電路 輸出一 PWM信號(hào)。若過(guò)流消失則恢復(fù)正常工作。
[0017] 此PWM信號(hào)經(jīng)濾波器進(jìn)入計(jì)數(shù)器，濾波器用于過(guò)濾掉PWM中的毛刺信號(hào)。當(dāng)濾波 器無(wú)PWM信號(hào)輸出時(shí)，第一計(jì)時(shí)器輸出控制信號(hào)C1保持計(jì)數(shù)器清零狀態(tài)，當(dāng)濾波器輸出PWM 信號(hào)時(shí)，第一計(jì)時(shí)器輸出控制信號(hào)a使計(jì)數(shù)器開(kāi)始計(jì)數(shù)。計(jì)數(shù)器對(duì)該P(yáng)WM信號(hào)的跳變周期 進(jìn)行計(jì)數(shù)，并與一預(yù)設(shè)次數(shù)值進(jìn)行比較。當(dāng)達(dá)到預(yù)設(shè)次數(shù)值時(shí)輸出控制信號(hào)C3至保持電 路，輸出C3'至第二計(jì)時(shí)器。若該P(yáng)WM信號(hào)跳變周期次數(shù)不滿足預(yù)設(shè)次數(shù)值，則輸出控制信 號(hào)巧至保持電路，輸出巧"至第二計(jì)時(shí)器。當(dāng)PWM信號(hào)結(jié)束時(shí)第一計(jì)時(shí)器開(kāi)始計(jì)時(shí)，計(jì)時(shí)至 預(yù)設(shè)時(shí)間tl后，輸出控制信號(hào)C1對(duì)計(jì)數(shù)器進(jìn)行清零并保持計(jì)數(shù)器清零狀態(tài)。
[0018] 過(guò)流發(fā)生后，當(dāng)PWM信號(hào)的跳變周期達(dá)到預(yù)設(shè)次數(shù)值時(shí)，計(jì)數(shù)器輸出控制信號(hào)C3' 至第二計(jì)時(shí)器，輸出控制信號(hào)C3至保持電路，此時(shí)第二計(jì)時(shí)器開(kāi)始計(jì)時(shí)，同時(shí)輸出控制信 號(hào)巧至保持電路。在第二計(jì)時(shí)器輸出的控制信號(hào)厲的作用下，當(dāng)保持電路接收到計(jì)數(shù)器輸 出的控制信號(hào)C3時(shí)，輸出控制信號(hào)C4至邏輯控制器，輸出控制信號(hào)C4'至第二計(jì)時(shí)器，并 完成C3信號(hào)的信息保存。邏輯控制器控制關(guān)閉芯片后，第一計(jì)時(shí)器開(kāi)始計(jì)時(shí)，經(jīng)過(guò)時(shí)間tl 后，第一計(jì)時(shí)器輸出控制信號(hào)Cl對(duì)計(jì)數(shù)器進(jìn)行清零，計(jì)數(shù)器輸出控制信號(hào)巧，但在第二計(jì) 時(shí)器輸出的控制信號(hào)孩的作用下，保持電路持續(xù)輸出控制信號(hào)C4至邏輯控制器。第二計(jì)時(shí) 器計(jì)時(shí)至預(yù)設(shè)時(shí)間t2后，輸出控制信號(hào)C2至保持電路，進(jìn)行C3信號(hào)的信息清除。此后保持 電路輸出控制信號(hào)巧至邏輯控制器，輸出控制信號(hào)巧"至第二計(jì)時(shí)器，使第二計(jì)時(shí)器復(fù)位。
[0019] 邏輯控制器接收保持電路輸出信號(hào)，當(dāng)接收到保持電路輸出的控制信號(hào)C4時(shí)，輸 出控制信號(hào)Co2使芯片關(guān)斷停止工作，并保持輸出使芯片保持關(guān)斷狀態(tài)；當(dāng)接收到保持電 路輸出的控制信號(hào)巧時(shí)，輸出控制信號(hào)玩5，使因過(guò)流關(guān)斷的芯片重啟恢復(fù)工作。
[0020] 預(yù)設(shè)計(jì)時(shí)時(shí)間t2 > tl,使因過(guò)流關(guān)斷的芯片有充足的時(shí)間完成積累熱量的釋放， 保證芯片安全恢復(fù)正常工作狀態(tài)。PWM信號(hào)的低電平時(shí)間小于預(yù)設(shè)時(shí)間tl, W避免產(chǎn)生過(guò) 流誤動(dòng)作。
【專利附圖】
【附圖說(shuō)明】
[0021] 為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本 發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可W根 據(jù)該些附圖獲得其他的附圖。在附圖中：
[0022] 圖1為過(guò)流保護(hù)控制電路結(jié)構(gòu)示意圖；
[0023] 圖2為本發(fā)明一實(shí)施例的示意圖。
[0024] 圖3為本發(fā)明一種計(jì)數(shù)器的結(jié)構(gòu)示意圖。
[0025] 圖4為本發(fā)明兩種種計(jì)時(shí)器的結(jié)構(gòu)示意圖。
[0026] 圖5為本發(fā)明兩種采樣電路的結(jié)構(gòu)示意圖。
[0027] 圖6為本發(fā)明一種保持電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0028] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合本發(fā)明實(shí)施例附圖， 對(duì)本發(fā)明實(shí)施例中的技術(shù)方案做進(jìn)一步清楚、完整的描述，顯然，所描述的實(shí)施例是本發(fā)明 實(shí)施例的一種，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有 作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0029] 實(shí)施例一；在本實(shí)施例中，功率開(kāi)關(guān)管為PM0S與NM0S管。
[0030] 如圖2所示，功率開(kāi)關(guān)PM0S管1的源端與電源VCC連接，柵端與第一邏輯驅(qū)動(dòng)模 塊5的輸出連接，漏端與功率開(kāi)關(guān)NM0S管2的漏端連接。功率開(kāi)關(guān)NM0S管2的漏端與功 率開(kāi)關(guān)PMOS管1的漏端連接，柵端與第二邏輯驅(qū)動(dòng)模塊6的輸出連接，源端與GND連接。 第一采樣電路3的輸入接功率開(kāi)關(guān)PM0S管1的柵端，輸出接或非口 7的一輸入端，第二采 樣電路4的輸入接功率開(kāi)關(guān)NM0S管2的柵端，輸出接或非口 7的另一輸入端。或非口 7的 輸出經(jīng)一反相器8分別與第一邏輯驅(qū)動(dòng)模塊5和第二邏輯驅(qū)動(dòng)模塊6連接。濾波器9的輸 入與反相器8的輸出連接，濾波器9的輸出分別與計(jì)數(shù)器12和第一計(jì)時(shí)器10的輸入連接。 計(jì)數(shù)器12的輸入分別與第一計(jì)時(shí)器10和濾波器9的輸出連接，輸出分別與保持電路13和 第二計(jì)時(shí)器11的輸入連接。第一計(jì)時(shí)器10的輸入與濾波器9輸出連接，輸出與計(jì)數(shù)器12 的輸入連接。第二計(jì)時(shí)器11的輸入與計(jì)數(shù)器12的輸出和保持電路13的輸出連接，輸出與 保持電路13的輸入連接。保持電路13的輸入分別與計(jì)數(shù)器12和第二計(jì)時(shí)器11的輸出連 接，輸出與邏輯控制器14的輸入和第二計(jì)時(shí)器11的輸入連接。邏輯控制器14的輸入與保 持電路13的輸出連接，輸出控制信號(hào)。
[0031] 當(dāng)功率開(kāi)關(guān)PM0S管1或功率開(kāi)關(guān)NM0S管2上有過(guò)流發(fā)生時(shí)，采樣電路3或采樣 電路4檢測(cè)到過(guò)流信號(hào)，分別輸出Col或Co3至或非口 7,則反相器8輸出控制信號(hào)至第一 邏輯驅(qū)動(dòng)模塊5與第二邏輯驅(qū)動(dòng)模塊6,使功率開(kāi)關(guān)PM0S管1和功率開(kāi)關(guān)NM0S管2關(guān)閉。 此時(shí)功率開(kāi)關(guān)PM0S管1或功率開(kāi)關(guān)NM0S管2上過(guò)流消失，采樣電路3與采樣電路4檢測(cè) 不到過(guò)流信號(hào)，分別輸出6刀與5云至或非口 7,則反相器8輸出控制信號(hào)至第一邏輯驅(qū)動(dòng) 模塊5與第二邏輯驅(qū)動(dòng)模塊6,使功率開(kāi)關(guān)PM0S管1與功率開(kāi)關(guān)NM0S管2恢復(fù)工作。若過(guò) 流繼續(xù)存在則重復(fù)上述過(guò)程，反相器8輸出一 PWM信號(hào)，若過(guò)流消失則恢復(fù)正常工作。
[0032] 此PWM信號(hào)經(jīng)濾波器9進(jìn)入第一計(jì)時(shí)器10與計(jì)數(shù)器12。濾波器9用于過(guò)濾掉PWM 中的毛刺信號(hào)。當(dāng)濾波器9無(wú)PWM信號(hào)輸出時(shí)，第一計(jì)時(shí)器10輸出控制信號(hào)C1保持計(jì)數(shù)器 清零狀態(tài)，當(dāng)濾波器9輸出PWM信號(hào)時(shí)，第一計(jì)時(shí)器10輸出控制信號(hào)巧使計(jì)數(shù)器12開(kāi)始計(jì) 數(shù)。計(jì)數(shù)器12對(duì)該P(yáng)WM信號(hào)的跳變周期進(jìn)行計(jì)數(shù)，并與一預(yù)設(shè)次數(shù)值進(jìn)行比較，當(dāng)達(dá)到預(yù) 設(shè)次數(shù)值時(shí)輸出控制信號(hào)C3至保持電路13,輸出控制信號(hào)C3'至第二計(jì)時(shí)器11。若該P(yáng)WM 信號(hào)跳變周期次數(shù)不滿足預(yù)設(shè)次數(shù)值，則輸出控制信號(hào)巧至保持電路，輸出控制信號(hào)巧"至 第二計(jì)時(shí)器11。當(dāng)PWM信號(hào)結(jié)束時(shí)第一計(jì)時(shí)器10開(kāi)始計(jì)時(shí)，計(jì)時(shí)至預(yù)設(shè)時(shí)間tl后輸出控 制信號(hào)C1對(duì)計(jì)數(shù)器12進(jìn)行清零，并保持計(jì)數(shù)器12清零狀態(tài)。
[0033] 過(guò)流發(fā)生后，當(dāng)PWM信號(hào)的跳變周期達(dá)到預(yù)設(shè)次數(shù)值時(shí)，計(jì)數(shù)器12輸出控制信號(hào) C3'至第二計(jì)時(shí)器11，輸出控制信號(hào)C3至保持電路13,此時(shí)第二計(jì)時(shí)器11開(kāi)始計(jì)時(shí)，同時(shí) 輸出控制信號(hào)厲至保持電路13。在第二計(jì)時(shí)11器輸出的控制信號(hào)巧的作用下，當(dāng)保持電 路13接收到計(jì)數(shù)器12輸出的控制信號(hào)C3時(shí)，輸出控制信號(hào)C4至邏輯控制器14,輸出控制 信號(hào)C4'至第二計(jì)時(shí)器11，并完成C3信號(hào)的信息保存。邏輯控制器14控制關(guān)閉芯片后，第 一計(jì)時(shí)器10開(kāi)始計(jì)時(shí)，經(jīng)過(guò)時(shí)間tl后，第一計(jì)時(shí)器10輸出控制信號(hào)C1對(duì)計(jì)數(shù)器12進(jìn)行 清零，計(jì)數(shù)器12輸出控制信號(hào)巧，但在第二計(jì)時(shí)器11輸出的控制信號(hào)反的作用下，保持電 路13持續(xù)輸出控制信號(hào)C4至邏輯控制器14。第二計(jì)時(shí)器11計(jì)時(shí)至預(yù)設(shè)時(shí)間t2后，輸出 控制信號(hào)C2至保持電路13,進(jìn)行C3信號(hào)的信息清除。此后保持電路13輸出控制信號(hào)巧 至邏輯控制器14,輸出控制信號(hào)巧^至第二計(jì)時(shí)器11，使第二計(jì)時(shí)器11復(fù)位。
[0034] 邏輯控制器14接收保持電路13輸出信號(hào)，當(dāng)接收到保持電路13輸出的控制信號(hào) C4時(shí)，輸出控制信號(hào)Co2使芯片關(guān)斷停止工作，并保持輸出使芯片保持關(guān)斷狀態(tài)；當(dāng)接收到 保持電路輸出的控制信號(hào)巧時(shí)，輸出控制信號(hào)玩5，使因過(guò)流關(guān)斷的芯片重啟恢復(fù)工作。預(yù) 設(shè)計(jì)時(shí)時(shí)間t2 > tl，使因過(guò)流關(guān)斷的芯片有充足的時(shí)間完成積累熱量的釋放，保證芯片安 全恢復(fù)正常工作狀態(tài)。PWM信號(hào)的低電平時(shí)間小于預(yù)設(shè)時(shí)間tl，W避免產(chǎn)生過(guò)流誤動(dòng)作。
[0035] 本實(shí)施例中計(jì)數(shù)器12的結(jié)構(gòu)如圖3所示。計(jì)數(shù)器12由兩部分組成，第一部分為 N1個(gè)第一 D觸發(fā)器15組成/I分頻電路，每個(gè)第一 D觸發(fā)器15的Q輸出端與D輸入端連 接，Q輸出端與相鄰的第一 D觸發(fā)器15的CLK端連接，首位第一 D觸發(fā)器15的CLK端接收 濾波器9輸出的PWM信號(hào)，末位第一 D觸發(fā)器15的Q輸出端與每個(gè)第二D觸發(fā)器16的CLK 端連接；第二部分為N2個(gè)第二D觸發(fā)器16組成的計(jì)數(shù)電路，每個(gè)第二D觸發(fā)器16的CLK 端與末位第一 D觸發(fā)器15的Q輸出端連接，Q端與相鄰第二D觸發(fā)器16的D端連接，末位 第二D觸發(fā)器16 Q輸出端經(jīng)反相器35輸出控制信號(hào)C3'與G3,,其余第二D觸發(fā)器16的 Q輸出端息空。首位第二D觸發(fā)器16的D端與高電平"r譜接，末位第二D觸發(fā)器16的 Q端輸出控制信號(hào)C3與巧。計(jì)數(shù)器12中所有第一與第二D觸發(fā)器^端接第一計(jì)時(shí)器10 輸出的C1與5信號(hào)，用來(lái)觸發(fā)和清零D觸發(fā)器。計(jì)數(shù)器12的計(jì)數(shù)周期為/i*N2 (根據(jù)預(yù)設(shè) 次數(shù)值設(shè)定），因采用/I分頻電路，減少了 D觸發(fā)器的使用。
[0036] 本實(shí)施例中第一計(jì)時(shí)器10與第二計(jì)時(shí)器11的結(jié)構(gòu)如圖4所示。
[0037] 第一計(jì)時(shí)器10中，NM0S管17柵端接收濾波器9輸出的PWM信號(hào)，源端與GND連 接，漏端與比較器18的正向輸入端連接。恒流源19接電源VCC與比較器18的正向輸入端 之間，電容20接比較器18的正向輸入端與GND之間，比較器18的正向輸入端與NM0S管17 的漏端連接，負(fù)向輸入端接收預(yù)設(shè)比較電壓信號(hào)化efl，比較器18輸出控制信號(hào)C1與巧。 計(jì)時(shí)器10的初始狀態(tài)為輸出控制信號(hào)C1，當(dāng)接收到PWM信號(hào)高電平時(shí)，NM0S管17導(dǎo)通，比 較器18的正向輸入端變?yōu)榈碗娖剑陀陬A(yù)設(shè)比較電壓信號(hào)化efl，輸出控制信號(hào)5 ;當(dāng)PWM 信號(hào)結(jié)束時(shí)，電容20開(kāi)始充電計(jì)時(shí)過(guò)程，到時(shí)間tl時(shí)，比較器18的正向輸入端電壓再次高 于預(yù)設(shè)比較電壓信號(hào)化efl，輸出控制信號(hào)C1。PWM信號(hào)的低電平時(shí)間小于預(yù)設(shè)時(shí)間tl，W 避免產(chǎn)生過(guò)流誤動(dòng)作。
[0038] 第二計(jì)時(shí)器11中，或非口 25輸入接收保持電路13輸出的控制信號(hào)與計(jì)數(shù)器12 輸出的控制信號(hào)，輸出與NM0S管21的柵端連接，NM0S管21源端與GND連接，漏端與比較 器22的正向輸入端連接。恒流源23接電源VCC與比較器22的正向輸入端之間，電容24 接比較器22的正向輸入端與GND之間，比較器22的正向輸入端與NM0S管21的漏端連接， 負(fù)向輸入端接收預(yù)設(shè)比較電壓信號(hào)化ef2,比較器22輸出控制信號(hào)C2與巧。計(jì)時(shí)器11初 始狀態(tài)為，或非口 25輸入接收保持電路13輸出的控制信號(hào)巧^與計(jì)數(shù)器12輸出的控制信 號(hào)巧，NM0S管21導(dǎo)通，比較器22的正向輸入端為低電平，低于預(yù)設(shè)比較電壓信號(hào)化ef2， 輸出控制信號(hào)巧。當(dāng)接收到計(jì)數(shù)器12輸出的控制信號(hào)C3'時(shí)，NM0S管21關(guān)斷，同時(shí)接收到 保持電路13輸出的控制信號(hào)C4'，電容24開(kāi)始充電計(jì)時(shí)過(guò)程，到時(shí)間t2時(shí)，比較器22的正 向輸入端電壓高于預(yù)設(shè)比較電壓信號(hào)化ef2,輸出控制信號(hào)C2至保持電路13,保持電路13 在控制信號(hào)C2的作用下輸出巧至邏輯控制器14與巧^至第二計(jì)時(shí)器11，因t2 > tl，計(jì)時(shí) 過(guò)程中會(huì)再次接收到計(jì)數(shù)器12輸出的控制信號(hào)巧^但在保持電路13輸出信號(hào)C4'的作用 下，計(jì)時(shí)器11仍保持計(jì)時(shí)狀態(tài)，只當(dāng)計(jì)時(shí)至?xí)r間t2,并接收到保持電路13輸出的控制信號(hào) C4>時(shí)，第二計(jì)時(shí)器11恢復(fù)到初始狀態(tài)。
[0039] 本實(shí)施例中第一采樣電路3與第二采樣電路4的結(jié)構(gòu)如圖5所示。
[0040] 第一采樣電路3中，PM0S管26柵端與功率開(kāi)關(guān)PM0S管1的柵端連接，源端與電源 VCC連接，漏端與電流至電壓轉(zhuǎn)換模塊27和遲滯比較器28正向輸入端連接，電流至電壓轉(zhuǎn) 換模塊27接遲滯比較器28正向輸入端與GND之間，遲滯比較器28正向輸入端與PM0S管 26的漏端和電壓轉(zhuǎn)換模塊27連接，負(fù)向輸入端接收預(yù)設(shè)比較電壓信號(hào)化ef3,遲滯比較器 28輸出控制信號(hào)Col與瓦i。第一采樣電路3的初始狀態(tài)輸出控制信號(hào)玩i，當(dāng)有過(guò)流發(fā)生 時(shí)，PM0S管26上電流增大，經(jīng)電流至電壓轉(zhuǎn)換模塊27的作化遲滯比較器28正向輸入端 電壓升高，高于預(yù)設(shè)比較電壓信號(hào)化ef3,輸出控制信號(hào)Col ;當(dāng)過(guò)流消失時(shí)，PM0S管26上 電流減小，經(jīng)電流至電壓轉(zhuǎn)換模塊27的作用，遲滯比較器28正向輸入端電壓降低，低于預(yù) 設(shè)比較電壓信號(hào)化ef3,輸出控制信號(hào)玩I。
[0041] 第二采樣電路4中，NM0S管30柵端與功率開(kāi)關(guān)NM0S管2的柵端連接，源端與GND 連接，漏端與電流至電壓轉(zhuǎn)換模塊29和遲滯比較器31負(fù)向輸入端連接，電流至電壓轉(zhuǎn)換模 塊29與遲滯比較器31負(fù)向輸入端和電源VCC連接，遲滯比較器31負(fù)向輸入端與NM0S管 30漏端和電流至電壓轉(zhuǎn)換模塊29連接，正向輸入端接收預(yù)設(shè)比較電壓信號(hào)化ef4,遲滯比 較器31輸出控制信號(hào)Co3與玩5。第二采樣電路4的初始狀態(tài)輸出控制信號(hào)瓦弓，當(dāng)有過(guò)流 發(fā)生時(shí)，NM0S管30上電流增大，經(jīng)電流至電壓轉(zhuǎn)換模塊29的作用，遲滯比較器31正向輸 入端電壓降低，低于預(yù)設(shè)比較電壓信號(hào)化ef4,輸出控制信號(hào)Co3 ;當(dāng)過(guò)流消失時(shí)，NM0S管30 上電流減小，經(jīng)電流至電壓轉(zhuǎn)換模塊29的作用，遲滯比較器31負(fù)向輸入端電壓升高，高于 預(yù)設(shè)比較電壓信號(hào)化ef4,輸出控制信號(hào)5云。
[0042] 本實(shí)施例中保持電路13的結(jié)構(gòu)如圖6所示?；蚍强?33的一輸入端接收計(jì)數(shù)器12 的輸出信號(hào)，另一輸入端與D觸發(fā)器32的Q輸出端連接，或非口 33的輸出經(jīng)一反相器34 與D觸發(fā)器CLK端連接，D觸發(fā)器32的D輸入端與高電平"1"連接，^端經(jīng)一反相器34 接收第二計(jì)時(shí)器11輸出的信號(hào)，Q輸出端與或非口 33的一輸入端連接，經(jīng)兩個(gè)反相器34輸 出控制信號(hào)C4'與婦并作為控制信號(hào)C4與巧的輸出端，巧輸出端息空。當(dāng)計(jì)數(shù)器12達(dá) 到預(yù)設(shè)次數(shù)時(shí)輸出控制信號(hào)C3至或非口一輸入端，在第二計(jì)時(shí)器11輸出控制信號(hào)的作用 下，D觸發(fā)器32的Q端輸出控制信號(hào)C4至邏輯控制器，并將信號(hào)C4反饋至或非口 33另一 輸入端。經(jīng)tl時(shí)間后計(jì)數(shù)器12被清零，輸出控制信號(hào)巧至或非口 33 -輸入端，但在D觸 發(fā)器32反饋的的信號(hào)C4和第二計(jì)時(shí)器11輸出的控制信號(hào)巧的作用下，D觸發(fā)器32持續(xù) 輸出控制信號(hào)C4至邏輯控制器14。第二計(jì)時(shí)器11計(jì)時(shí)至預(yù)設(shè)時(shí)間t2后輸出控制信號(hào)C2 經(jīng)一反相器34至^端，使D觸發(fā)器32復(fù)位，D觸發(fā)器32輸出控制信號(hào)竊至邏輯控制器 14,輸出控制信號(hào)巧^至第二計(jì)時(shí)器11，使第二計(jì)時(shí)器11復(fù)位。
[0043] 綜上所述，本發(fā)明不僅實(shí)現(xiàn)了對(duì)芯片的過(guò)流保護(hù)，還解決了芯片正常工作過(guò)程中 可能引起的過(guò)流保護(hù)誤動(dòng)作問(wèn)題，同時(shí)實(shí)現(xiàn)了芯片過(guò)流關(guān)斷后的不斷電重啟。本發(fā)明尤其 適用于大功率開(kāi)關(guān)管的過(guò)流保護(hù)，因其大大減少了過(guò)流檢測(cè)過(guò)程的持續(xù)時(shí)間，避免了因過(guò) 流檢測(cè)持續(xù)時(shí)間過(guò)長(zhǎng)導(dǎo)致的熱量積累損壞芯片，并且對(duì)誤動(dòng)作判別時(shí)間短，不會(huì)影響芯片 正常工作，提高了芯片的工作效率與使用壽命。
[0044] 最后需要說(shuō)明的是，W上實(shí)施例僅用m兌明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡 管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解；其依然 可w對(duì)前述實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換； 而該些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明實(shí)施例技術(shù)方案的精神和范 圍。
【權(quán)利要求】
1. 一種過(guò)流保護(hù)控制電路，其特征在于，所述過(guò)流保護(hù)控制電路包括一采樣電路、一濾 波器、一計(jì)數(shù)器、第一至第二計(jì)時(shí)器、一保持電路和一邏輯控制器。其中， 所述采樣電路用于檢測(cè)功率開(kāi)關(guān)管的電流大小，并轉(zhuǎn)化為相關(guān)PWM信號(hào)控制功率開(kāi)關(guān) 管的開(kāi)關(guān)； 所述濾波器與采樣電路輸出相連接，用于過(guò)濾掉PWM中的毛刺信號(hào)，濾波器輸出至計(jì) 數(shù)器與第一計(jì)時(shí)器； 所述計(jì)數(shù)器接收第一計(jì)時(shí)器輸出信號(hào)與濾波器過(guò)濾后的PWM信號(hào)，對(duì)該P(yáng)WM信號(hào)的跳 變周期進(jìn)行計(jì)數(shù)，并與一預(yù)設(shè)次數(shù)值進(jìn)行比較，當(dāng)達(dá)到預(yù)設(shè)次數(shù)值時(shí)輸出控制信號(hào)C3至保 持電路、輸出控制信號(hào)C3'至第二計(jì)時(shí)器，若該P(yáng)WM信號(hào)跳變周期次數(shù)不滿足預(yù)設(shè)次數(shù)值， 輸出控制信號(hào)^至保持電路，輸出控制信號(hào)@至第二計(jì)時(shí)器； 所述第一計(jì)時(shí)器接收濾波器輸出信號(hào)，當(dāng)濾波器無(wú)PWM信號(hào)輸出時(shí)，輸出控制信號(hào)Cl保持計(jì)數(shù)器清零狀態(tài)；當(dāng)濾波器輸出PWM信號(hào)時(shí)，第一計(jì)時(shí)器輸出控制信號(hào)石使計(jì)數(shù)器開(kāi) 始計(jì)數(shù)；當(dāng)P麗信號(hào)結(jié)束時(shí)，第一計(jì)時(shí)器開(kāi)始計(jì)時(shí)，計(jì)時(shí)至預(yù)設(shè)時(shí)間tl后輸出控制信號(hào)Cl 對(duì)計(jì)數(shù)器進(jìn)行清零，并保持計(jì)數(shù)器清零狀態(tài)； 所述第二計(jì)時(shí)器接收計(jì)數(shù)器和保持電路的輸出信號(hào)，當(dāng)計(jì)數(shù)器輸出控制信號(hào)C3'，保持 電路輸出控制信號(hào)C4'時(shí)，第二計(jì)時(shí)器開(kāi)始計(jì)時(shí)，同時(shí)輸出控制信號(hào)至保持電路；當(dāng)?shù)? 二計(jì)時(shí)器計(jì)時(shí)至預(yù)設(shè)時(shí)間t2后輸出控制信號(hào)C2至保持電路，同時(shí)接收保持電路輸出的控 制信號(hào)@進(jìn)行復(fù)位。 所述保持電路接收計(jì)數(shù)器輸出信號(hào)與第二計(jì)時(shí)器輸出信號(hào)，在第二計(jì)時(shí)器輸出的控制 信號(hào)^的作用下，當(dāng)接收到計(jì)數(shù)器輸出的控制信號(hào)C3時(shí)，輸出控制信號(hào)C4至邏輯控制器， 同時(shí)完成C3信號(hào)的信息保存。經(jīng)過(guò)時(shí)間tl后，計(jì)數(shù)器在第一計(jì)時(shí)器輸出信號(hào)Cl的作用下 清零，計(jì)數(shù)器輸出控制信號(hào)&，但在第二計(jì)時(shí)器輸出的控制信號(hào)^的作用下，保持電路 持續(xù)輸出控制信號(hào)C4至邏輯控制器。當(dāng)接收到第二計(jì)時(shí)器輸出的控制信號(hào)C2時(shí)，保持電 路進(jìn)行C3信號(hào)的信息清除，輸出控制信號(hào)&至邏輯控制器，輸出控制信號(hào)@至第二計(jì) 時(shí)器，使第二計(jì)時(shí)器復(fù)位。 所述邏輯控制器接收保持電路輸出信號(hào)，當(dāng)接收到保持電路輸出的控制信號(hào)C4時(shí)，輸 出控制信號(hào)C〇2使芯片關(guān)斷停止工作，并保持輸出使芯片保持關(guān)斷狀態(tài)；當(dāng)接收到保持電 路輸出的控制信號(hào)^時(shí)，輸出控制信號(hào)&，使因過(guò)流關(guān)斷的芯片重啟恢復(fù)工作。
2. 如權(quán)利要求1所述的過(guò)流保護(hù)控制電路，其特征在于，第二計(jì)時(shí)器的預(yù)設(shè)時(shí)間t2應(yīng) 大于第一計(jì)時(shí)器的預(yù)設(shè)時(shí)間tl。PWM信號(hào)的低電平時(shí)間小于預(yù)設(shè)時(shí)間tl。
【文檔編號(hào)】H02H3/08GK104466890SQ201410728183
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年12月5日 優(yōu)先權(quán)日:2014年12月5日
【發(fā)明者】不公告發(fā)明人 申請(qǐng)人:青島鼎信通訊股份有限公司