一種低漏電型電源鉗位esd保護(hù)電路的制作方法
【專利摘要】本發(fā)明涉及集成電路芯片靜電放電保護(hù)設(shè)計(jì)的【技術(shù)領(lǐng)域】，具體公開一種低漏電型電源鉗位ESD保護(hù)電路。本發(fā)明公開的低漏電型電源鉗位ESD保護(hù)電路包括瞬態(tài)觸發(fā)模塊、直流電壓探測模塊以及泄放晶體管。本發(fā)明公開的低漏電型電源鉗位ESD保護(hù)電路在芯片正常工作時(shí)，直流電壓探測模塊到地的電阻很大，當(dāng)泄放晶體管被觸發(fā)后，直流電壓探測模塊到地的電阻變小，以此保證保護(hù)電路在芯片正常工作時(shí)漏電很小，同時(shí)，能提供可靠的ESD防護(hù)性能。
【專利說明】—種低漏電型電源鉗位ESD保護(hù)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路芯片靜電放電(Electronic Static Discharge,ESD)保護(hù)【技術(shù)領(lǐng)域】，特別涉及一種低漏電型電源鉗位ESD保護(hù)電路。

【背景技術(shù)】
[0002]集成電路芯片的防靜電放電保護(hù)設(shè)計(jì)是半導(dǎo)體工業(yè)界關(guān)于可靠性設(shè)計(jì)的重點(diǎn)和難點(diǎn)，隨著半導(dǎo)體技術(shù)的進(jìn)步，先進(jìn)工藝下的ESD防護(hù)窗口變窄，給片上ESD保護(hù)設(shè)計(jì)帶來了巨大的挑戰(zhàn)。全芯片ESD保護(hù)設(shè)計(jì)策略要求針對不同芯片管腳間的不同沖擊模式都能提供低阻的泄放通路，電源鉗位ESD保護(hù)電路是實(shí)現(xiàn)這一功能的關(guān)鍵模塊，因此，有效的電源鉗位ESD保護(hù)電路設(shè)計(jì)是全芯片ESD保護(hù)策略是否成功的關(guān)鍵。
[0003]傳統(tǒng)的電源鉗位ESD保護(hù)電路采用瞬態(tài)觸發(fā)模塊來快速觸發(fā)泄放晶體管，泄放晶體管表示具有大電流泄放能力的場效應(yīng)晶體管，這一方案具有在ESD事件下快速放電的特點(diǎn)，能夠有效避免過壓事件在電源線上造成內(nèi)部器件失效。但是，因?yàn)樾酒娫淳€上也存在很多具有跟ESD事件相同瞬態(tài)特性的噪聲脈沖，所以此類保護(hù)電路如何防止閂鎖和誤觸發(fā)現(xiàn)象的發(fā)生是設(shè)計(jì)的難點(diǎn)。
[0004]當(dāng)然，業(yè)界也有采用直流觸發(fā)方式的電源鉗位ESD保護(hù)電路，此類保護(hù)電路依靠判別電源線上的過壓現(xiàn)象來觸發(fā)泄放晶體管。依靠電壓幅值判別的保護(hù)電路具有對瞬態(tài)噪聲不敏感的特點(diǎn)，但是在ESD事件下的反應(yīng)速度不夠快是這類方案的一大短板。
[0005]除了上述問題之外，電源鉗位ESD保護(hù)電路的觸發(fā)電壓和維持電壓始終是片上ESD保護(hù)設(shè)計(jì)關(guān)注的重點(diǎn)，因?yàn)檫@兩個值是否落在相應(yīng)工藝的ESD設(shè)計(jì)窗口內(nèi)，是衡量該ESD保護(hù)策略是否有效的關(guān)鍵。
[0006]隨著技術(shù)的不斷進(jìn)步，芯片的能耗逐漸成為人們關(guān)注的重點(diǎn)。電源鉗位ESD保護(hù)電路在芯片正常工作時(shí)，不能給芯片帶來過大的功率耗散，這就要求電源鉗位ESD保護(hù)電路在芯片正常偏置時(shí)，具有較低的漏電，確保芯片電源線上的信號具有較好的完整性。


【發(fā)明內(nèi)容】

[0007](一 )要解決的技術(shù)問題
[0008]本發(fā)明要解決的技術(shù)問題就是如何在先進(jìn)的集成電路工藝下，合理設(shè)計(jì)電源鉗位ESD保護(hù)電路的觸發(fā)和維持模塊，使其較好的滿足先進(jìn)工藝下ESD保護(hù)窗口的要求，同時(shí)，在芯片正常偏置時(shí)，具有較低的漏電。
[0009]( 二 )技術(shù)方案
[0010]為了解決上述技術(shù)問題，本發(fā)明提供了一種低漏電型電源鉗位ESD保護(hù)電路，包括瞬態(tài)觸發(fā)模塊、直流電壓探測模塊以及泄放晶體管；
[0011 ] 所述瞬態(tài)觸發(fā)模塊包括:PM0S晶體管Mp2，NMOS晶體管Mn2與Mfbl,電阻R1以及電容C ;所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源極接地，所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連，所述PMOS晶體管Mp2的源極與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的源極接地，所述NMOS晶體管Mfbl的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R1的一端與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地；
[0012]所述直流電壓探測模塊包括:PM0S晶體管Mpl，NMOS晶體管Mnl、Mfb與Mb,電阻R以及二極管；所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mnl的柵極相連，所述NMOS晶體管Mnl的源極接地,所述NMOS晶體管Mnl的漏極與所述PMOS晶體管Mpl的漏極相連,所述PMOS晶體管Mpl的漏極還與所述NMOS晶體管Mfbl的柵極相連，所述PMOS晶體管Mpl的源極與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfb的柵極與所述PMOS晶體管Mpl的漏極相連，所述NMOS晶體管Mfb的柵極還與所述NMOS晶體管Mfbi的柵極相連，所述NMOS晶體管Mfb的源極接地，所述NMOS晶體管Mfb的漏極與所述PMOS晶體管Mpl的柵極相連，所述電阻R的一端與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R的一端還與所述PMOS晶體管Mpl的源極相連，所述電阻R的另一端與所述二極管D1的陽極相連，所述電阻R的另一端與所述NMOS晶體管Mb的漏極之間正向串聯(lián)有所述二極管至少一個，所述NMOS晶體管Mb的源極接地；
[0013]所述泄放晶體管為NMOS晶體管Mbig,其柵極與所述PMOS晶體管Mp2的漏極相連,其柵極還與所述NMOS晶體管Mb的柵極相連，其源極與所述低漏電型電源鉗位ESD保護(hù)電路的地線Vss相連，其漏極與所述低漏電型電源鉗位ESD保護(hù)電路的電源線Vdd相連。
[0014]優(yōu)選地，所述二極管為兩個，分別是二極管D1與二極管D2。
[0015]優(yōu)選地，所述瞬態(tài)觸發(fā)模塊用于探測電源線上的脈沖是否具有ESD沖擊的瞬態(tài)特性，若有，則觸發(fā)泄放晶體管，同時(shí)，向直流電壓探測模塊發(fā)出有效信號，使其到地的電阻變小，若沒有，則不觸發(fā)泄放晶體管，同時(shí)，維持直流電壓探測模塊到地的大電阻狀態(tài)。
[0016]優(yōu)選地，所述直流電壓探測模塊用于在瞬態(tài)觸發(fā)模塊探測到瞬態(tài)ESD事件的情況下，根據(jù)電源線上脈沖的幅值來判定電源線上是否發(fā)生過壓現(xiàn)象，若發(fā)生過壓現(xiàn)象，則向所述瞬態(tài)觸發(fā)模塊發(fā)出有效信號，維持泄放晶體管的開啟狀態(tài)，若不發(fā)生過壓現(xiàn)象，則不向瞬態(tài)觸發(fā)模塊發(fā)出維持泄放晶體管開啟狀態(tài)的有效信號，在瞬態(tài)觸發(fā)模塊沒有探測到瞬態(tài)ESD事件時(shí)，直流電壓探測模塊處于對地大電阻的狀態(tài)，保證保護(hù)電路的漏電很小。
[0017]優(yōu)選地，所述泄放晶體管，用于在ESD事件的瞬態(tài)和直流條件都滿足時(shí)，完全觸發(fā)進(jìn)入開啟狀態(tài)，完成靜電電荷的泄放，保證芯片內(nèi)部電路的安全。
[0018](三)有益效果
[0019]本發(fā)明提出的低漏電型電源鉗位ESD保護(hù)電路通過動態(tài)變化直流電壓探測模塊對地的電阻大小，使得保護(hù)電路在芯片正常偏置時(shí)的漏電維持在nA量級，同時(shí)，在ESD事件發(fā)生時(shí)，能提供有效的ESD泄放通路，并保證電源線與地線之間在正常偏置時(shí)不出現(xiàn)閂鎖現(xiàn)象。

【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0021]圖1:是本發(fā)明提供的一種低漏電型電源鉗位ESD保護(hù)電路的組成模塊示意圖；
[0022]圖2:是本發(fā)明提供的一種實(shí)施方式的低漏電型電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖；
[0023]圖3:是把圖2所示電路中NMOS晶體管Mb的柵極恒定連接到電源線Vdd的情況下，圖2所示電路的開啟電壓和關(guān)斷電壓直流掃描的仿真結(jié)果示意圖；
[0024]圖4:是圖2所示電路在低壓偏置時(shí)，漏電隨直流掃描電壓變化的仿真結(jié)果示意圖；
[0025]圖5:是圖2所示電路在瞬態(tài)ESD事件下，泄放晶體管柵壓隨時(shí)間變化的仿真結(jié)果示意圖；
[0026]圖6:是圖2所示電路在瞬態(tài)高頻噪聲事件下，泄放晶體管柵壓隨時(shí)間變化的仿真結(jié)果示意圖。

【具體實(shí)施方式】
[0027]下面結(jié)合附圖和實(shí)施例對本發(fā)明的實(shí)施方式作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不能用來限制本發(fā)明的范圍。
[0028]圖1所示是按照本發(fā)明的一種低漏電型電源鉗位ESD保護(hù)電路的組成模塊示意圖，包括:瞬態(tài)觸發(fā)模塊、直流電壓探測模塊以及泄放晶體管。
[0029]所述瞬態(tài)觸發(fā)模塊用于探測電源線上的脈沖是否具有ESD沖擊的瞬態(tài)特性，若有，則觸發(fā)泄放晶體管，同時(shí)，向直流電壓探測模塊發(fā)出有效信號，使其到地的電阻變小，若沒有，則不觸發(fā)泄放晶體管，同時(shí)，維持直流電壓探測模塊到地的大電阻狀態(tài)。
[0030]所述直流電壓探測模塊用于在瞬態(tài)觸發(fā)模塊探測到瞬態(tài)ESD事件的情況下，根據(jù)電源線上脈沖的幅值來判定電源線上是否發(fā)生過壓現(xiàn)象，若發(fā)生過壓現(xiàn)象，則向所述瞬態(tài)觸發(fā)模塊發(fā)出有效信號，維持泄放晶體管的開啟狀態(tài)，若不發(fā)生過壓現(xiàn)象，則不向瞬態(tài)觸發(fā)模塊發(fā)出維持泄放晶體管開啟狀態(tài)的有效信號。在瞬態(tài)觸發(fā)模塊沒有探測到瞬態(tài)ESD事件時(shí)，直流電壓探測模塊處于對地大電阻的狀態(tài)，保證保護(hù)電路的漏電很小。
[0031]所述泄放晶體管，用于在ESD事件的瞬態(tài)和直流條件都滿足時(shí)，完全觸發(fā)進(jìn)入開啟狀態(tài)，完成靜電電荷的泄放，保證芯片內(nèi)部電路的安全。
[0032]如圖2所示，本發(fā)明提供的一種低漏電型電源鉗位ESD保護(hù)電路的結(jié)構(gòu)示意圖，其中，所述瞬態(tài)觸發(fā)模塊包括=PMOS晶體管Mp2，NMOS晶體管Mn2與Mfbl,電阻R1以及電容C ;所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源極接地，所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連，所述PMOS晶體管Mp2的源極與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的源極接地，所述NMOS晶體管Mfbl的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R1的一端與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地；
[0033]所述直流電壓探測模塊包括:PM0S晶體管Mpl，NMOS晶體管Mnl、Mfb與Mb,電阻R以及二極管；所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mnl的柵極相連，所述NMOS晶體管Mnl的源極接地,所述NMOS晶體管Mnl的漏極與所述PMOS晶體管Mpl的漏極相連,所述PMOS晶體管Mpl的漏極還與所述NMOS晶體管Mfbl的柵極相連，所述PMOS晶體管Mpl的源極與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfb的柵極與所述PMOS晶體管Mpl的漏極相連，所述NMOS晶體管Mfb的柵極還與所述NMOS晶體管Mfbl的柵極相連，所述NMOS晶體管Mfb的源極接地，所述NMOS晶體管Mfb的漏極與所述PMOS晶體管Mpl的柵極相連，所述電阻R的一端與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R的一端還與所述PMOS晶體管Mpl的源極相連，所述電阻R的另一端與所述NMOS晶體管Mb的漏極之間正向串聯(lián)有所述二極管至少一個，所述NMOS晶體管Mb的源極接地；
[0034]所述泄放晶體管為NMOS晶體管Mbig,其柵極與所述PMOS晶體管Mp2的漏極相連,其柵極還與所述NMOS晶體管Mb的柵極相連，其源極與所述低漏電型電源鉗位ESD保護(hù)電路的地線Vss相連，其漏極與所述低漏電型電源鉗位ESD保護(hù)電路的電源線Vdd相連。
[0035]實(shí)施例:本實(shí)施例針對65nm的集成電路工藝，芯片內(nèi)部器件的擊穿電壓為6.0V,電源線上的正常操作電壓為2.5V，在上述工藝下，直流電壓探測模塊中，所述電阻R的另一端與所述NMOS晶體管Mfb的漏極之間正向串聯(lián)有兩個二極管，分別是二極管D1與二極管D2。
[0036]在上述ESD設(shè)計(jì)窗口的約束下，本發(fā)明提出的低漏電型電源鉗位ESD保護(hù)電路通過合理設(shè)計(jì)電路中各個元件的尺寸大小，能夠很好的滿足先進(jìn)工藝下ESD防護(hù)的要求。如圖3所示，采用直流仿真的方法來觀測保護(hù)電路的ESD設(shè)計(jì)窗口時(shí)，需要把圖2中瞬態(tài)柵控NMOS晶體管Mb的柵極恒定連接到電源線VDD，保證其正確的偏置狀態(tài)，否則相應(yīng)的直流掃描仿真是沒有意義的。從圖3可以看出:本發(fā)明所提出的低漏電型電源鉗位ESD保護(hù)電路的直流觸發(fā)電壓為5.0V，直流關(guān)斷電壓為3.8V，可以為該工藝提供有效的片上ESD保護(hù)。值得一提的是:如果設(shè)計(jì)針對其它工藝，可以相應(yīng)調(diào)節(jié)圖2電路中的元件尺寸，使其ESD保護(hù)窗口滿足不同工藝下的防護(hù)要求。
[0037]圖4所示為圖2所示電路在較小的直流電壓偏置下，其漏電隨掃描電壓的變化，從圖中可以讀出:圖2所示電路在2.5V直流偏置下的漏電為4.83nA，維持在很低的量級。因?yàn)榈蛪褐绷髌孟?，圖2中直流電壓探測模塊到地處于近似斷路的狀態(tài)，所以其漏電很低，而低壓直流偏置正是芯片正常工作時(shí)的偏置狀態(tài)。
[0038]當(dāng)ESD事件發(fā)生時(shí)，圖2所示電路中的瞬態(tài)觸發(fā)模塊會第一時(shí)間觸發(fā)泄放晶體管，同時(shí)，把直流電壓探測模塊中的晶體管Mb偏置進(jìn)入低阻狀態(tài)，此時(shí)，直流電壓探測模塊才能發(fā)揮其探測電壓幅值的功能。如果此時(shí)電源線Vdd上出現(xiàn)了過壓事件，那么直流電路探測模塊會發(fā)出有效信號把泄放晶體管鎖定在開啟狀態(tài)，確保靜電電荷被設(shè)計(jì)好的泄放路徑快速泄放到地。
[0039]圖5所示為圖2所示電路中泄放晶體管柵壓在瞬態(tài)ESD事件下的反應(yīng)，此處的瞬態(tài)ESD事件的上升時(shí)間為10ns、脈沖幅值為7.0V，符合ESD事件的瞬態(tài)和直流特征，在此事件下，泄放晶體管能夠快速轉(zhuǎn)入開啟狀態(tài)，并保證在整個泄放過程中都維持開啟。
[0040]圖6所示為高頻噪聲下，泄放晶體管柵壓隨時(shí)間的變化。此處高頻噪聲的上升時(shí)間為10ns、脈沖幅值為2.5V，此時(shí)雖然保護(hù)電路的瞬態(tài)觸發(fā)模塊會響應(yīng)此噪聲，但是其直流電壓探測模塊并不會給出維持泄放晶體管開啟的有效信號，所以在圖6中，泄放晶體管的柵壓在一個很短、很小的響應(yīng)之后就恢復(fù)到零，有效避免了閂鎖現(xiàn)象的發(fā)生。
[0041]本發(fā)明中，二極管的數(shù)目應(yīng)根據(jù)工藝要求的靜電防護(hù)保護(hù)窗口中觸發(fā)電壓的大小來進(jìn)行調(diào)整，觸發(fā)電壓越大，需要的串聯(lián)二極管數(shù)目越多。
[0042]本發(fā)明提出的低漏電型電源鉗位ESD保護(hù)電路主要致力于解決直流電壓探測模塊在芯片正常工作時(shí)漏電大的問題，通過動態(tài)的變化該模塊到地的電阻，使其在芯片正常工作時(shí)，到地電阻很大，在ESD事件發(fā)生時(shí)，到地電阻很小，保證了本發(fā)明所提出的低漏電型電源鉗位ESD保護(hù)電路在正常工作時(shí)漏電很小，在ESD事件發(fā)生時(shí)，能提供有效的片上ESD防護(hù)。
[0043]以上實(shí)施方式僅用于說明本發(fā)明，而非對本發(fā)明的限制。盡管參照實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對本發(fā)明的技術(shù)方案進(jìn)行各種組合、修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種低漏電型電源鉗位ESD保護(hù)電路，包括瞬態(tài)觸發(fā)模塊、直流電壓探測模塊以及泄放晶體管； 其特征在于，所述瞬態(tài)觸發(fā)模塊包括=PMOS晶體管Mp2，NMOS晶體管Mn2與Mfbl,電阻R1以及電容C ;所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源極接地,所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連,所述PMOS晶體管Mp2的源極與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的源極接地，所述NMOS晶體管Mfbi的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R1的一端與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地； 所述直流電壓探測模塊包括=PMOS晶體管Mpl，NMOS晶體管Mnl、Mfb與Mb,電阻R以及二極管；所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mnl的柵極相連，所述NMOS晶體管Mni的源極接地，所述NMOS晶體管Mnl的漏極與所述PMOS晶體管Mpl的漏極相連，所述PMOS晶體管Mpl的漏極還與所述NMOS晶體管Mfbl的柵極相連,所述PMOS晶體管Mpl的源極與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfb的柵極與所述PMOS晶體管Mpl的漏極相連,所述NMOS晶體管Mfb的柵極還與所述NMOS晶體管Mfbi的柵極相連，所述NMOS晶體管Mfb的源極接地，所述NMOS晶體管Mfb的漏極與所述PMOS晶體管Mpl的柵極相連，所述電阻R的一端與所述低漏電型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R的一端還與所述PMOS晶體管Mpl的源極相連，所述電阻R的另一端與所述NMOS晶體管Mb的漏極之間正向串聯(lián)有所述二極管至少一個,所述NMOS晶體管Mb的源極接地； 所述泄放晶體管為NMOS晶體管Mbig,其柵極與所述PMOS晶體管Mp2的漏極相連，其柵極還與所述NMOS晶體管Mb的柵極相連，其源極與所述低漏電型電源鉗位ESD保護(hù)電路的地線Vss相連，其漏極與所述低漏電型電源鉗位ESD保護(hù)電路的電源線Vdd相連。
2.根據(jù)權(quán)利要求1所述的一種低漏電型電源鉗位ESD保護(hù)電路，其特征在于，所述二極管為兩個，分別是二極管D1與二極管D2。
3.根據(jù)權(quán)利要求1所述的一種低漏電型電源鉗位ESD保護(hù)電路，其特征在于，所述瞬態(tài)觸發(fā)模塊用于探測電源線上的脈沖是否具有ESD沖擊的瞬態(tài)特性，若有，則觸發(fā)泄放晶體管，并向直流電壓探測模塊發(fā)出有效信號，使其到地的電阻變小，若沒有，則不觸發(fā)泄放晶體管，并維持直流電壓探測模塊到地的大電阻狀態(tài)。
4.根據(jù)權(quán)利要求1所述的一種低漏電型電源鉗位ESD保護(hù)電路，其特征在于，所述直流電壓探測模塊用于在瞬態(tài)觸發(fā)模塊探測到瞬態(tài)ESD事件的情況下，根據(jù)電源線上脈沖的幅值來判定電源線上是否發(fā)生過壓現(xiàn)象，若發(fā)生過壓現(xiàn)象，則向所述瞬態(tài)觸發(fā)模塊發(fā)出有效信號，維持泄放晶體管的開啟狀態(tài)，若不發(fā)生過壓現(xiàn)象，則不向瞬態(tài)觸發(fā)模塊發(fā)出維持泄放晶體管開啟狀態(tài)的有效信號，在瞬態(tài)觸發(fā)模塊沒有探測到瞬態(tài)ESD事件時(shí)，直流電壓探測模塊處于對地大電阻的狀態(tài)，保證保護(hù)電路的漏電很小。
5.根據(jù)權(quán)利要求1所述的一種低漏電型電源鉗位ESD保護(hù)電路，其特征在于，所述泄放晶體管，用于在ESD事件的瞬態(tài)和直流條件都滿足時(shí)，完全觸發(fā)進(jìn)入開啟狀態(tài)，完成靜電電荷的泄放，保證芯片內(nèi)部電路的安全。
【文檔編號】H02H9/04GK104242286SQ201410461419
【公開日】2014年12月24日 申請日期:2014年9月11日 優(yōu)先權(quán)日:2014年9月11日
【發(fā)明者】王源, 陸光易, 郭海兵, 曹健, 賈嵩, 張興 申請人:北京大學(xué)