一種控制交直流電轉(zhuǎn)換的裝置制造方法
【專利摘要】本發(fā)明實(shí)施例提供了一種控制交直流電轉(zhuǎn)換的裝置，包括整流電路、檢測(cè)電路以及邏輯電路，其中：檢測(cè)電路包括分壓模塊、第一比較器模塊以及第二比較器模塊；分壓模塊的第一輸入端、第二輸入端以及第三輸入端分別與整流電路的第一交流輸入端、第二交流輸入端以及直流輸出端相連；第一比較器模塊的輸入端與分壓模塊的輸出端相連，第一比較器模塊的輸出端與邏輯電路的第一輸入端相連；第二比較器模塊的輸入端與分壓模塊的輸出端相連，第二比較器模塊的輸出端與邏輯電路的第二輸入端相連；邏輯電路的輸出端與整流電路的控制端相連。采用本發(fā)明，能通過(guò)準(zhǔn)確控制MOS管的關(guān)斷而精確地控制整流電路整流，在比較器失調(diào)的情況下不易引起控制交直流電轉(zhuǎn)換失誤。
【專利說(shuō)明】 一種控制交直流電轉(zhuǎn)換的裝置
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及電子【技術(shù)領(lǐng)域】，尤其涉及一種控制交直流電轉(zhuǎn)換的裝置。
【背景技術(shù)】
[0002]在常用的整流設(shè)備中，通常使用四個(gè)肖特基二極管組成的橋式整流器來(lái)實(shí)現(xiàn)交直流電的轉(zhuǎn)換。然而隨著電源效率要求的增高以及外部空間的限制越來(lái)越大，肖特基二極管逐漸被N型MOS管所代替，并置于芯片內(nèi)部以減少占用空間。
[0003]在現(xiàn)有技術(shù)下，控制MOS管的開(kāi)關(guān)由一個(gè)比較器模塊組成，其中包含三個(gè)比較器，分別比較整流電路的第一交流輸入端、第二交流輸入端以及直流輸出端中任意兩者之間的電壓以控制四個(gè)MOS管的開(kāi)關(guān)。然而，由于第一交流輸入端、第二交流輸入端與直流輸出端之間只設(shè)置一個(gè)MOS管，亦即直流輸出端的電壓值與第一交流輸入端、第二交流輸入端的電壓值只相差一個(gè)MOS管的壓降，因此他們的電壓值比較接近，對(duì)于比較器的精度要求相對(duì)較高，而且在比較器存在失調(diào)的情況下，容易造成誤判斷，影響控制MOS管開(kāi)關(guān)的正常功能，也容易引起直流輸出端向第一交流輸入端和第二交流輸入端漏電，最終致使芯片一致性差，影響芯片量產(chǎn)的良率。
【發(fā)明內(nèi)容】
[0004]本發(fā)明實(shí)施例提供一種控制交直流電轉(zhuǎn)換的裝置，能準(zhǔn)確控制MOS管的關(guān)斷，在比較器失調(diào)的情況下也不易弓I起控制交直流電轉(zhuǎn)換的失誤。
[0005]本發(fā)明實(shí)施例第一方面提供一種控制交直流電轉(zhuǎn)換的裝置，包括整流電路、檢測(cè)電路以及邏輯電路，其中:
[0006]所述整流電路包括第一交流輸入端、第二交流輸入端、直流輸出端以及控制端；
[0007]所述檢測(cè)電路包括分壓模塊、第一比較器模塊以及第二比較器模塊；
[0008]所述邏輯電路包括第一輸入端、第二輸入端以及輸出端；
[0009]其中:所述分壓模塊的第一輸入端、第二輸入端以及第三輸入端分別與所述整流電路的第一交流輸入端、第二交流輸入端以及直流輸出端相連，所述分壓模塊用于為輸入的交流電壓以及直流電壓進(jìn)行分壓；
[0010]所述第一比較器模塊的輸入端與所述分壓模塊的輸出端相連，所述第一比較器模塊的輸出端與所述邏輯電路的第一輸入端相連，所述第一比較器模塊用于比較所述第一交流輸入端與地的電壓以及所述第二交流輸入端與地的電壓，根據(jù)比較結(jié)果輸出控制電平至所述邏輯電路的第一輸入端；
[0011]所述第二比較器模塊的輸入端與所述分壓模塊的輸出端相連，所述第二比較器模塊的輸出端與所述邏輯電路的第二輸入端相連，所述第二比較器模塊用于比較所述第一交流輸入端、所述第二交流輸入端和所述直流輸出端任意兩者之間的電壓，根據(jù)比較結(jié)果輸出控制電平至所述邏輯電路的第二輸入端；
[0012]所述邏輯電路的輸出端與所述整流電路的控制端相連，所述邏輯電路根據(jù)所述第一比較器模塊輸出的控制電平以及所述第二比較器模塊輸出的控制電平控制所述整流電路整流。
[0013]在本發(fā)明實(shí)施例第一方面的第一種可能的實(shí)現(xiàn)方式中，所述整流電路包括第一MOS管、第二 MOS管、第三MOS管以及第四MOS管，其中:
[0014]所述邏輯電路的輸出端包括第一輸出端、第二輸出端、第三輸出端以及第四輸出端;
[0015]所述整流電路的控制端包括第一控制端、第二控制端、第三控制端以及第四控制端，所述第一控制端接所述邏輯電路的第一輸出端，所述第二控制端接所述邏輯電路的第二輸出端，所述第三控制端接所述邏輯電路的第三輸出端，所述第四控制端接所述邏輯電路的第四輸出端；
[0016]所述第一 MOS管的柵極為所述整流電路的第一控制端，所述第一 MOS管的漏極接所述第二 MOS管的漏極，所述第一 MOS管的源極接所述第四MOS管的漏極，所述第一 MOS管的漏極和所述第二 MOS管的漏極的公共節(jié)點(diǎn)為所述整流電路的直流輸出端，所述第一 MOS管的源極和所述第四MOS管的漏極的公共節(jié)點(diǎn)為所述整流電路的第一交流輸入端；
[0017]所述第二 MOS管的柵極為所述整流電路的第二控制端，所述第二 MOS管的源極接所述第三MOS管的漏極，所述第二 MOS管的源極和所述第三MOS管的漏極的公共節(jié)點(diǎn)為所述整流電路的第一交流輸入端；
[0018]所述第三MOS管的柵極為所述整流電路的第三控制端，所述第三MOS管的源極接地；
[0019]所述第四MOS管的柵極為所述整流電路的第四控制端，所述第四MOS管的源極接地。
[0020]結(jié)合本發(fā)明實(shí)施例第一方面的第一種可能的實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第一方面的第二種可能的實(shí)現(xiàn)方式中，所述整流電路還包括電容，其中:
[0021]所述電容的正極接所述整流電路的直流輸出端，所述電容的負(fù)極接地。
[0022]結(jié)合本發(fā)明實(shí)施例第一方面的實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第一方面的第三種可能的實(shí)現(xiàn)方式中，所述分壓模塊包括第一分壓?jiǎn)卧?，所述第一分壓?jiǎn)卧ǖ谝浑娮枰约暗诙娮?，其?
[0023]所述第一電阻的一端為所述分壓模塊的第一輸入端，并與所述第一比較器模塊的輸入端相連，所述第一電阻的另一端通過(guò)所述第二電阻接地，所述第一電阻和所述第二電阻的公共節(jié)點(diǎn)接所述第二比較器模塊的輸入端。
[0024]結(jié)合本發(fā)明實(shí)施例第一方面的第三種可能的實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第一方面的第四種可能的實(shí)現(xiàn)方式中，所述分壓模塊還包括第二分壓?jiǎn)卧?，所述第二分壓?jiǎn)卧ǖ谌娮枰约暗谒碾娮?，其?
[0025]所述第三電阻的一端為所述分壓模塊的第二輸入端，并與所述第一比較器模塊的輸入端相連，所述第三電阻的另一端通過(guò)所述第四電阻接地，所述第三電阻和所述第四電阻的公共節(jié)點(diǎn)接所述第二比較器模塊的輸入端。
[0026]結(jié)合本發(fā)明實(shí)施例第一方面的第三種可能的實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第一方面的第五種可能的實(shí)現(xiàn)方式中，所述分壓模塊還包括第三分壓?jiǎn)卧?，所述第三分壓?jiǎn)卧ǖ谖咫娮枰约暗诹娮瑁渲?[0027]所述第五電阻的一端為所述分壓模塊的第三輸入端，所述第五電阻的另一端通過(guò)所述第六電阻接地，所述第五電阻和所述第六電阻的公共節(jié)點(diǎn)接所述第二比較器模塊的輸入端。
[0028]結(jié)合本發(fā)明實(shí)施例第一方面可能的實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第一方面的第六種可能的實(shí)現(xiàn)方式中，所述第一比較器模塊包括第一比較器以及第二比較器，其中:
[0029]所述第一比較器模塊的輸入端包括所述第一比較器的第一輸入端和第二輸入端以及第二比較器的第三輸入端和第四輸入端；
[0030]所述第一比較器模塊的輸出端包括所述第一比較器的輸出端以及所述第二比較器的輸出端；
[0031]所述邏輯電路的第一輸入端包括第一信號(hào)輸入端以及第二信號(hào)輸入端；
[0032]所述第一比較器的第一輸入端接所述分壓模塊的第一輸入端，所述第一比較器的第二輸入端接地，所述第一比較器的輸出端接所述邏輯電路的第一信號(hào)輸入端；
[0033]所述第二比較器的第三輸入端接所述分壓模塊的第二輸入端，所述第二比較器的第四輸入端接地，所述第二比較器的輸出端接所述邏輯電路的第二信號(hào)輸入端。
[0034]結(jié)合本發(fā)明實(shí)施例第一方面、第一方面的第三種可能的實(shí)現(xiàn)方式、第一方面的第四種可能的實(shí)現(xiàn)方式或第一方面的第五種可能的實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第一方面的第七種可能的實(shí)現(xiàn)方式中，所述第二比較器模塊包括第三比較器、第四比較器以及第五比較器，其中:
[0035]所述第二比較器模塊的輸入端包括所述第三比較器的第五輸入端和第六輸入端、所述第四比較器的第七輸入端和第八輸入端以及所述第五比較器的第九輸入端和第十輸入端;
[0036]所述第二比較器模塊的輸出端包括所述第三比較器的輸出端、所述第四比較器的輸出端以及所述第五比較器的輸出端；
[0037]所述邏輯電路的第二輸入端包括第三信號(hào)輸入端、第四信號(hào)輸入端以及第五信號(hào)輸入端；
[0038]所述第三比較器的第五輸入端接所述第一電阻和所述第二電阻的公共節(jié)點(diǎn)，所述第三比較器的第六輸入端接所述第三電阻和所述第四電阻的公共節(jié)點(diǎn)，所述第三比較器的輸出端接所述邏輯電路的第三信號(hào)輸入端；
[0039]所述第四比較器的第七輸入端接所述第五電阻和所述第六電阻的公共節(jié)點(diǎn)，所述第四比較器的第八輸入端接所述第三電阻和所述第四電阻的公共節(jié)點(diǎn)，所述第四比較器的輸出端接所述邏輯電路的第四信號(hào)輸入端；
[0040]所述第五比較器的第九輸入端接所述第一電阻和所述第二電阻的公共節(jié)點(diǎn)，所述第五比較器的第十輸入端接所述第五電阻和所述第六電阻的公共節(jié)點(diǎn)，所述第五比較器的輸出端接所述邏輯電路的第五信號(hào)輸入端。
[0041]采用本發(fā)明實(shí)施例，能通過(guò)進(jìn)一步比較第一交流輸入端、第二交流輸入端與地之間的電壓，而更加精確地判斷MOS管的關(guān)斷，即使在比較器失調(diào)的狀態(tài)下也能準(zhǔn)確判斷整流電路內(nèi)部第一交流輸入端、第二交流輸入端與直流輸出端的電壓值，提高量產(chǎn)的良率。
【專利附圖】
【附圖說(shuō)明】[0042]為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0043]圖1是本發(fā)明實(shí)施例的一種控制交直流電轉(zhuǎn)換的裝置的模塊結(jié)構(gòu)組成示意圖；
[0044]圖2是本發(fā)明實(shí)施例的一種控制交直流電轉(zhuǎn)換的裝置的電路結(jié)構(gòu)組成示意圖；
[0045]圖3是本發(fā)明實(shí)施例的一種控制交直流電轉(zhuǎn)換的裝置的分壓模塊的電路結(jié)構(gòu)組成示意圖；
[0046]圖4是本發(fā)明實(shí)施例的一種控制交直流電轉(zhuǎn)換的裝置的交流電壓波形圖；
[0047]圖5是本發(fā)明實(shí)施例的一種控制交直流電轉(zhuǎn)換的裝置的邏輯電路的部分電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0048]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0049]本發(fā)明實(shí)施例能準(zhǔn)確控制MOS管的關(guān)斷，在比較器失調(diào)的情況下也不易引起控制交直流電轉(zhuǎn)換的失誤。
[0050]請(qǐng)參閱圖1，圖1是本發(fā)明實(shí)施例的一種控制交直流電轉(zhuǎn)換的裝置的模塊結(jié)構(gòu)組成示意圖。本發(fā)明實(shí)施例提供的一種控制交直流電轉(zhuǎn)換的裝置包括整流電路1、檢測(cè)電路2以及邏輯電路3。整流電路I用于對(duì)輸入的交流電進(jìn)行整流，整流電路I包括第一交流輸入端、第二交流輸入端、直流輸出端以及控制端。檢測(cè)電路2用于根據(jù)整流電路I內(nèi)的交流電壓以及直流電壓的變化輸出控制信號(hào)，檢測(cè)電路2包括分壓模塊21、第一比較器模塊22以及第二比較器模塊23。邏輯電路3用于根據(jù)檢測(cè)電路2輸出的控制信號(hào)控制整流電路I整流，邏輯電路3包括第一輸入端、第二輸入端以及輸出端。
[0051]分壓模塊21的第一輸入端、第二輸入端以及第三輸入端分別與整流電路I的第一交流輸入端、第二交流輸入端以及直流輸出端相連，分壓模塊21用于為輸入的交流電壓以及直流電壓進(jìn)行分壓。第一比較器模塊22的輸入端與分壓模塊21的輸出端相連，第一比較器模塊22的輸出端與邏輯電路3的第一輸入端相連,第一比較器模塊22用于比較第一交流輸入端與地的電壓以及第二交流輸入端與地的電壓，根據(jù)比較結(jié)果輸出控制電平至邏輯電路3的第一輸入端。第二比較器模塊23的輸入端與分壓模塊21的輸出端相連,第二比較器模塊23的輸出端與邏輯電路3的第二輸入端相連，第二比較器模塊23用于比較第一交流輸入端、第二交流輸入端和直流輸出端任意兩者之間的電壓，根據(jù)比較結(jié)果輸出控制電平至邏輯電路3的第二輸入端。邏輯電路3的輸出端與整流電路I的控制端相連，邏輯電路3根據(jù)第一比較器模塊22輸出的控制電平以及第二比較器模塊23輸出的控制電平控制整流電路I整流。
[0052]通過(guò)實(shí)施圖1所描述的控制交直流電轉(zhuǎn)換的裝置，能通過(guò)進(jìn)一步比較第一交流輸入端、第二交流輸入端與地之間的電壓，準(zhǔn)確控制整流電路內(nèi)部器件的關(guān)斷，而更加精確地控制整流電路整流，即使在比較器失調(diào)的狀態(tài)下也能準(zhǔn)確判斷整流電路內(nèi)部第一交流輸入端、第二交流輸入端與直流輸出端的電壓值，提高芯片量產(chǎn)的良率。
[0053]請(qǐng)參閱圖2，圖2是本發(fā)明實(shí)施例的一種控制交直流電轉(zhuǎn)換的裝置的電路結(jié)構(gòu)組成示意圖。本發(fā)明實(shí)施例提供的一種控制交直流電轉(zhuǎn)換的裝置包括整流電路1、檢測(cè)電路2以及邏輯電路3。其中:整流電路I包括第一交流輸入端、第二交流輸入端、直流輸出端以及控制端，檢測(cè)電路2包括分壓模塊21、第一比較器模塊22以及第二比較器模塊23，邏輯電路3包括第一輸入端、第二輸入端以及輸出端。分壓模塊21的第一輸入端、第二輸入端以及第三輸入端分別與整流電路I的第一交流輸入端、第二交流輸入端以及直流輸出端相連，分壓模塊21用于為輸入的交流電壓以及直流電壓進(jìn)行分壓。第一比較器模塊22的輸入端與分壓模塊21的輸出端相連,第一比較器模塊22的輸出端與邏輯電路3的第一輸入端相連，第一比較器模塊22用于比較第一交流輸入端與地的電壓以及第二交流輸入端與地的電壓，根據(jù)比較結(jié)果輸出控制電平至邏輯電路3的第一輸入端。第二比較器模塊23的輸入端與分壓模塊21的輸出端相連,第二比較器模塊23的輸出端與邏輯電路3的第二輸入端相連，第二比較器模塊23用于比較第一交流輸入端、第二交流輸入端和直流輸出端任意兩者之間的電壓，根據(jù)比較結(jié)果輸出控制電平至邏輯電路3的第二輸入端。邏輯電路3的輸出端與整流電路I的控制端相連，邏輯電路3根據(jù)第一比較器模塊22輸出的控制電平以及第二比較器模塊23輸出的控制電平控制整流電路I整流。
[0054]作為一種可實(shí)施的方式，整流電路I的第一交流輸入端以及第二交流輸入端接交流電源(未圖示)。
[0055]作為一種可實(shí)施的方式，本發(fā)明實(shí)施例以MOS管替代二極管作為橋式整流器的主體，并由邏輯電路3控制各個(gè)MOS管的開(kāi)關(guān)以實(shí)現(xiàn)整流。其中整流電路I包括第一 MOS管Ml、第二 MOS管M2、第三MOS管M3以及第四MOS管M4。邏輯電路3的輸出端包括第一輸出端、第二輸出端、第三輸出端以及第四輸出端。整流電路I的控制端包括第一控制端、第二控制端、第三控制端以及第四控制端，第一控制端接邏輯電路3的第一輸出端，第二控制端接邏輯電路3的第二輸出端，第三控制端接邏輯電路3的第三輸出端，第四控制端接邏輯電路3的第四輸出端。第一 MOS管Ml的柵極為整流電路I的第一控制端，第一 MOS管Ml的漏極接第二 MOS管M2的漏極，第一 MOS管Ml的源極接第四MOS管M4的漏極，第一 MOS管Ml的漏極和第二 MOS管M2的漏極的公共節(jié)點(diǎn)為整流電路I的直流輸出端，第一 MOS管Ml的源極和第四MOS管M4的漏極的公共節(jié)點(diǎn)為整流電路I的第一交流輸入端。第二 MOS管M2的柵極為整流電路I的第二控制端，第二 MOS管M2的源極接第三MOS管M3的漏極，第二MOS管M2的源極和第三MOS管M3的漏極的公共節(jié)點(diǎn)為整流電路I的第一交流輸入端。第三MOS管M3的柵極為整流電路I的第三控制端，第三MOS管M3的源極接地。第四MOS管M4的柵極為整流電路I的第四控制端，第四MOS管M4的源極接地。
[0056]作為一種可實(shí)施的方式，整流電路I還包括電容Cl，電容Cl的正極接整流電路I的直流輸出端，電容Cl的負(fù)極接地。
[0057]作為一種可實(shí)施的方式，結(jié)合圖3，分壓模塊21包括第一分壓?jiǎn)卧?11，第一分壓?jiǎn)呜?11包括第一電阻Rl以及第二電阻R2。第一電阻Rl的一端為分壓模塊21的第一輸入端，即與整流電路I的第一交流輸入端相連，同時(shí)也與第一比較器模塊22的輸入端相連，第一電阻Rl的另一端通過(guò)第二電阻R2接地，第一電阻Rl和第二電阻R2的公共節(jié)點(diǎn)接第二比較器模塊23的輸入端。
[0058]作為一種可實(shí)施的方式，分壓模塊21還包括第二分壓?jiǎn)卧?12，第二分壓?jiǎn)卧?12包括第三電阻R3以及第四電阻R4。第三電阻R3的一端為分壓模塊21的第二輸入端，即與整流電路I的第二交流輸入端相連，同時(shí)也與第一比較器模塊22的輸入端相連，第三電阻R3的另一端通過(guò)第四電阻R4接地，第三電阻R3和第四電阻R4的公共節(jié)點(diǎn)接第二比較器模塊23的輸入端。
[0059]作為一種可實(shí)施的方式，分壓模塊21還包括第三分壓?jiǎn)卧?13，第三分壓?jiǎn)卧?13包括第五電阻R5以及第六電阻R6。第五電阻R5的一端為分壓模塊21的第三輸入端，即與整流電路I的直流輸出端相連，第五電阻R5的另一端通過(guò)第六電阻R6接地，第五電阻R5和第六電阻R6的公共節(jié)點(diǎn)接第二比較器模塊23的輸入端。第一分壓?jiǎn)卧?11、第二分壓?jiǎn)卧?12與第三分壓?jiǎn)卧?13分別對(duì)第一交流輸入端、第二交流輸入端以及直流輸出端的電壓進(jìn)行分壓，以避免各自連接的比較器模塊由于直接連接高電壓導(dǎo)致工作失常甚至燒毀。
[0060]作為一種可實(shí)施的方式，第一比較器模塊22包括第一比較器Ul以及第二比較器U2。第一比較器模塊22的輸入端包括第一比較器Ul的第一輸入端和第二輸入端以及第二比較器U2的第三輸入端和第四輸入端。第一比較器模塊22的輸出端包括第一比較器Ul的輸出端以及第二比較器U2的輸出端。邏輯電路3的第一輸入端包括第一信號(hào)輸入端以及第二信號(hào)輸入端。
[0061]第一比較器Ul的第一輸入端接分壓模塊21的第一輸入端，第一比較器Ul的第二輸入端接地，第一比較器Ul的輸出端接邏輯電路3的第一信號(hào)輸入端。第一比較器Ul具體用于比較整流電路I的第一交流輸入端和地的電壓，并將比較結(jié)果輸出至邏輯電路3的第一信號(hào)輸入端。
[0062]第二比較器U2的第三輸入端接分壓模塊21的第二輸入端，第二比較器U2的第四輸入端接地，第二比較器U2的輸出端接邏輯電路3的第二信號(hào)輸入端。第二比較器U2具體用于比較整流電路I的第二交流輸入端和地的電壓，并將比較結(jié)果輸出至邏輯電路3的第二信號(hào)輸入端。
[0063]作為一種可實(shí)施的方式，第二比較器模塊23包括第三比較器U3、第四比較器U4以及第五比較器U5。第二比較器模塊23的輸入端包括第三比較器U3的第五輸入端和第六輸入端、第四比較器U4的第七輸入端和第八輸入端以及第五比較器U5的第九輸入端和第十輸入端。第二比較器模塊23的輸出端包括第三比較器U3的輸出端、第四比較器U4的輸出端以及第五比較器U5的輸出端。邏輯電路3的第二輸入端包括第三信號(hào)輸入端、第四信號(hào)輸入端以及第五信號(hào)輸入端。
[0064]第三比較器U3的第五輸入端接第一電阻Rl和第二電阻R2的公共節(jié)點(diǎn)，第三比較器U3的第六輸入端接第三電阻R3和第四電阻R4的公共節(jié)點(diǎn)，第三比較器U3的輸出端接邏輯電路3的第三信號(hào)輸入端。第三比較器U3具體用于比較分壓后的整流電路I的第一交流輸入端和第二交流輸入端的電壓，并將比較結(jié)果輸出至邏輯電路3的第三信號(hào)輸入端。
[0065]第四比較器U4的第七輸入端接第五電阻R5和第六電阻R6的公共節(jié)點(diǎn)，第四比較器U4的第八輸入端接第三電阻R3和第四電阻R4的公共節(jié)點(diǎn)，第四比較器U4的輸出端接邏輯電路3的第四信號(hào)輸入端。第四比較器U4具體用于比較分壓后的整流電路I的直流輸出端和第二交流輸入端的電壓，并將比較結(jié)果輸出至邏輯電路3的第四信號(hào)輸入端。[0066]第五比較器U5的第九輸入端接第一電阻Rl和第二電阻R2的公共節(jié)點(diǎn)，第五比較器U5的第十輸入端接第五電阻R5和第六電阻R6的公共節(jié)點(diǎn),第五比較器U5的輸出端接邏輯電路3的第五信號(hào)輸入端。第五比較器U5具體用于比較分壓后的整流電路I的第一交流輸入端和直流輸出端的電壓，并將比較結(jié)果輸出至邏輯電路3的第五信號(hào)輸入端。
[0067]作為一種可實(shí)施的方式，邏輯電路3的第一輸出端具體用于結(jié)合第二比較器U2以及第五比較器U5的比較結(jié)果控制第一 MOS管Ml的開(kāi)關(guān)。邏輯電路3的第二輸出端具體用于結(jié)合第一比較器Ul以及第四比較器U4的比較結(jié)果控制第二 MOS管M2的開(kāi)關(guān)。邏輯電路3的第三輸出端具體用于根據(jù)第三比較器U3的比較結(jié)果控制第三MOS管M3的開(kāi)關(guān)。邏輯電路3的第四輸出端具體用于根據(jù)第三比較器U3的比較結(jié)果控制第四MOS管M4的開(kāi)關(guān)。
[0068]通過(guò)實(shí)施圖2所描述的控制交直流電轉(zhuǎn)換的裝置，能通過(guò)結(jié)合第二比較器U2以及第五比較器U5的比較結(jié)果以及結(jié)合第一比較器Ul以及第四比較器U4的比較結(jié)果準(zhǔn)確控制MOS管的關(guān)斷，而更加精確地控制整流電路整流，即使在比較器失調(diào)的狀態(tài)下也能準(zhǔn)確判斷整流電路內(nèi)部第一交流輸入端、第二交流輸入端與直流輸出端的電壓值，提高芯片量產(chǎn)的良率。
[0069]具體實(shí)現(xiàn)中，本發(fā)明實(shí)施例的電路的工作原理大致如下:
[0070]本發(fā)明實(shí)施例將結(jié)合圖4所示的交流電壓波形圖進(jìn)行詳盡說(shuō)明:其中與地表示的直線近乎平行的曲線為直流輸出端的電壓曲線，第一半圓為第一交流輸入端的電壓，第二半圓為第二交流輸入端的電壓，由此通過(guò)圖4的交流電壓波形圖可看出電壓是通過(guò)第一交流輸入端和第二交流輸入端交替輸入的。
[0071]當(dāng)電壓從第一交流輸入端輸入時(shí)，第五比較器U5通過(guò)檢測(cè)第一電阻Rl和第二電阻R2的公共節(jié)點(diǎn)以及第五電阻R5和第六電阻R6的公共節(jié)點(diǎn)檢測(cè)到分壓后的第一交流輸入端的電壓高于分壓后的直流輸出端的電壓，因此通過(guò)邏輯電路3的第一輸出端開(kāi)啟第一MOS管Ml ;當(dāng)?shù)谌容^器U3通過(guò)檢測(cè)第一電阻Rl和第二電阻R2的公共節(jié)點(diǎn)以及第三電阻R3和第四電阻R4的公共節(jié)點(diǎn)檢測(cè)到分壓后的第一交流輸入端的電壓高于分壓后的第二交流輸入端的電壓時(shí)，則通過(guò)邏輯電路3的第三輸出端開(kāi)啟第三MOS管M3。此時(shí)第一 MOS管Ml與第三MOS管M3均導(dǎo)通，亦即流過(guò)第一 MOS管Ml和第三MOS管M3的電流相等，交流電源從第一交流輸入端輸入，通過(guò)第一 MOS管Ml和第三MOS管M3從第二交流輸入端輸出。同時(shí)第二 MOS管M2與第四MOS管M4均保持關(guān)閉狀態(tài)，亦即流過(guò)第二 MOS管M2和第四MOS管M4的電流為零。
[0072]當(dāng)?shù)诙容^器U2檢測(cè)到第二交流輸入端的電壓高于地時(shí)，則通過(guò)邏輯電路3的第一輸出端關(guān)閉第一 MOS管Ml ;當(dāng)?shù)谌容^器U3通過(guò)檢測(cè)第三電阻R3和第四電阻R4的公共節(jié)點(diǎn)以及第一電阻Rl和第二電阻R2的公共節(jié)點(diǎn)檢測(cè)到分壓后的第二交流輸入端的電壓高于分壓后的第一交流輸入端時(shí)，則通過(guò)邏輯電路3的第四輸出端開(kāi)啟第四MOS管M4，并通過(guò)邏輯電路3的第三輸出端關(guān)閉第三MOS管M3 ;當(dāng)?shù)谒谋容^器U4通過(guò)檢測(cè)第三電阻R3和第四電阻R4的公共節(jié)點(diǎn)以及第五電阻R5和第六電阻R6的公共節(jié)點(diǎn)檢測(cè)到分壓后的第二交流輸入端的電壓高于分壓后的直流輸出端的電壓時(shí)，則通過(guò)邏輯電路3的第二輸出端開(kāi)啟第二 MOS管M2。此時(shí)第二 MOS管M2和第四MOS管M4均導(dǎo)通，亦即流過(guò)第二 MOS管M2和第四MOS管M4的電流相等，交流電源從第二交流輸入端輸入，通過(guò)第二 MOS管M2和第四MOS管M4從第一交流輸入端輸出。同時(shí)第一 MOS管Ml與第三MOS管M3均保持關(guān)閉狀態(tài)，亦即流過(guò)第一 MOS管Ml和第三MOS管M3的電流為零。
[0073]結(jié)合圖5可看出邏輯電路3的第一輸出端是通過(guò)結(jié)合第二比較器U2以及第五比較器U5的判斷結(jié)果控制第一 MOS管Ml的關(guān)斷，即使在第五比較器U5失調(diào)的情況下，一旦第二比較器U2比較出第二交流輸入端的電壓接近于地，即可開(kāi)啟第一 MOS管Ml。邏輯電路3的第二輸出端是通過(guò)結(jié)合第一比較器Ul以及第四比較器U4的判斷結(jié)果控制第二 MOS管M2的關(guān)斷，其工作原理與邏輯電路3的第一輸出端的相同。因此在第一比較器Ul和第二比較器U2的協(xié)同下，能夠減小比較誤差，在因工藝誤差造成比較器有較大的失調(diào)的情況下，也不易引起功能上的失誤，能相對(duì)提高工藝偏差容忍度，增強(qiáng)系統(tǒng)的可靠性，更有利于提聞量廣廣品的良率。
[0074]以上所描述的裝置實(shí)施例僅僅是示意性的，其中所述作為分離部件說(shuō)明的單元可以是或者也可以不是物理上分開(kāi)的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部模塊來(lái)實(shí)現(xiàn)本實(shí)施例方案的目的。本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性的勞動(dòng)的情況下，即可以理解并實(shí)施。
[0075]本發(fā)明實(shí)施例方法中的步驟可以根據(jù)實(shí)際需要進(jìn)行順序調(diào)整、合并和刪減。
[0076]本發(fā)明實(shí)施例裝置中的模塊或單元可以根據(jù)實(shí)際需要進(jìn)行合并、劃分和刪減。
[0077]本發(fā)明實(shí)施例的模塊或模塊，可以以通用集成電路(如中央處理器CPU),或以專用集成電路(ASIC)來(lái)實(shí)現(xiàn)。
[0078]通過(guò)以上的實(shí)施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到各實(shí)施方式可借助軟件加必需的通用硬件平臺(tái)的方式來(lái)實(shí)現(xiàn)，當(dāng)然也可以通過(guò)硬件?；谶@樣的理解，上述技術(shù)方案本質(zhì)上或者說(shuō)對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來(lái)，該計(jì)算機(jī)軟件產(chǎn)品可以存儲(chǔ)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，如R0M/RAM、磁碟、光盤等，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行各個(gè)實(shí)施例或者實(shí)施例的某些部分所述的方法。
[0079]以上所述的實(shí)施方式，并不構(gòu)成對(duì)該技術(shù)方案保護(hù)范圍的限定。任何在上述實(shí)施方式的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在該技術(shù)方案的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種控制交直流電轉(zhuǎn)換的裝置，其特征在于，包括整流電路、檢測(cè)電路以及邏輯電路，其中: 所述整流電路包括第一交流輸入端、第二交流輸入端、直流輸出端以及控制端； 所述檢測(cè)電路包括分壓模塊、第一比較器模塊以及第二比較器模塊； 所述邏輯電路包括第一輸入端、第二輸入端以及輸出端； 其中:所述分壓模塊的第一輸入端、第二輸入端以及第三輸入端分別與所述整流電路的第一交流輸入端、第二交流輸入端以及直流輸出端相連，所述分壓模塊用于為輸入的交流電壓以及直流電壓進(jìn)行分壓； 所述第一比較器模塊的輸入端與所述分壓模塊的輸出端相連，所述第一比較器模塊的輸出端與所述邏輯電路的第一輸入端相連，所述第一比較器模塊用于比較所述第一交流輸入端與地的電壓以及所述第二交流輸入端與地的電壓，根據(jù)比較結(jié)果輸出控制電平至所述邏輯電路的第一輸入端； 所述第二比較器模塊的輸入端與所述分壓模塊的輸出端相連，所述第二比較器模塊的輸出端與所述邏輯電路的第二輸入端相連，所述第二比較器模塊用于比較所述第一交流輸入端、所述第二交流輸入端和所述直流輸出端任意兩者之間的電壓，根據(jù)比較結(jié)果輸出控制電平至所述邏輯電路的第二輸入端； 所述邏輯電路的輸出端與所述整流電路的控制端相連，所述邏輯電路根據(jù)所述第一比較器模塊輸出的控制電平以及所述第二比較器模塊輸出的控制電平控制所述整流電路整流。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述整流電路包括第一MOS管、第二 MOS管、第三MOS管以及第四MOS管，其中:所述邏輯電路的輸出端包括第一輸出端、第二輸出端、第三輸出端以及第四輸出端；所述整流電路的控制端包括第一控制端、第二控制端、第三控制端以及第四控制端，所述第一控制端接所述邏輯電路的第一輸出端，所述第二控制端接所述邏輯電路的第二輸出端，所述第三控制端接所述邏輯電路的第三輸出端，所述第四控制端接所述邏輯電路的第四輸出端； 所述第一 MOS管的柵極為所述整流電路的第一控制端，所述第一 MOS管的漏極接所述第二 MOS管的漏極，所述第一 MOS管的源極接所述第四MOS管的漏極，所述第一 MOS管的漏極和所述第二 MOS管的漏極的公共節(jié)點(diǎn)為所述整流電路的直流輸出端，所述第一 MOS管的源極和所述第四MOS管的漏極的公共節(jié)點(diǎn)為所述整流電路的第一交流輸入端； 所述第二 MOS管的柵極為所述整流電路的第二控制端，所述第二 MOS管的源極接所述第三MOS管的漏極，所述第二 MOS管的源極和所述第三MOS管的漏極的公共節(jié)點(diǎn)為所述整流電路的第一交流輸入端； 所述第三MOS管的柵極為所述整流電路的第三控制端，所述第三MOS管的源極接地； 所述第四MOS管的柵極為所述整流電路的第四控制端，所述第四MOS管的源極接地。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述整流電路還包括電容，其中: 所述電容的正極接所述整流電路的直流輸出端，所述電容的負(fù)極接地。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述分壓模塊包括第一分壓?jiǎn)卧龅谝环謮簡(jiǎn)卧ǖ谝浑娮枰约暗诙娮?，其?所述第一電阻的一端為所述分壓模塊的第一輸入端，并與所述第一比較器模塊的輸入端相連，所述第一電阻的另一端通過(guò)所述第二電阻接地，所述第一電阻和所述第二電阻的公共節(jié)點(diǎn)接所述第二比較器模塊的輸入端。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述分壓模塊還包括第二分壓?jiǎn)卧龅诙謮簡(jiǎn)卧ǖ谌娮枰约暗谒碾娮?，其? 所述第三電阻的一端為所述分壓模塊的第二輸入端，并與所述第一比較器模塊的輸入端相連，所述第三電阻的另一端通過(guò)所述第四電阻接地，所述第三電阻和所述第四電阻的公共節(jié)點(diǎn)接所述第二比較器模塊的輸入端。
6.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述分壓模塊還包括第三分壓?jiǎn)卧?，所述第三分壓?jiǎn)卧ǖ谖咫娮枰约暗诹娮?，其? 所述第五電阻的一端為所述分壓模塊的第三輸入端，所述第五電阻的另一端通過(guò)所述第六電阻接地，所述第五電阻和所述第六電阻的公共節(jié)點(diǎn)接所述第二比較器模塊的輸入端。
7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述第一比較器模塊包括第一比較器以及第二比較器，其中: 所述第一比較器模塊的輸入端包括所述第一比較器的第一輸入端和第二輸入端以及第二比較器的第三輸入端和第四輸入端； 所述第一比較器模塊的輸出端包括所述第一比較器的輸出端以及所述第二比較器的輸出端； 所述邏輯電路的第一輸入端包括第一信號(hào)輸入端以及第二信號(hào)輸入端； 所述第一比較器的第一輸入端接所述分壓模塊的第一輸入端，所述第一比較器的第二輸入端接地，所述第一比較器的輸出端接所述邏輯電路的第一信號(hào)輸入端； 所述第二比較器的第三輸入端接所述分壓模塊的第二輸入端，所述第二比較器的第四輸入端接地，所述第二比較器的輸出端接所述邏輯電路的第二信號(hào)輸入端。
8.根據(jù)權(quán)利要求1、4、5或6中任一項(xiàng)所述的裝置，其特征在于，所述第二比較器模塊包括第三比較器、第四比較器以及第五比較器，其中: 所述第二比較器模塊的輸入端包括所述第三比較器的第五輸入端和第六輸入端、所述第四比較器的第七輸入端和第八輸入端以及所述第五比較器的第九輸入端和第十輸入端; 所述第二比較器模塊的輸出端包括所述第三比較器的輸出端、所述第四比較器的輸出端以及所述第五比較器的輸出端； 所述邏輯電路的第二輸入端包括第三信號(hào)輸入端、第四信號(hào)輸入端以及第五信號(hào)輸入端; 所述第三比較器的第五輸入端接所述第一電阻和所述第二電阻的公共節(jié)點(diǎn)，所述第三比較器的第六輸入端接所述第三電阻和所述第四電阻的公共節(jié)點(diǎn)，所述第三比較器的輸出端接所述邏輯電路的第三信號(hào)輸入端； 所述第四比較器的第七輸入端接所述第五電阻和所述第六電阻的公共節(jié)點(diǎn)，所述第四比較器的第八輸入端接所述第三電阻和所述第四電阻的公共節(jié)點(diǎn)，所述第四比較器的輸出端接所述邏輯電路的第四信號(hào)輸入端；所述第五比較器的第九輸入端接所述第一電阻和所述第二電阻的公共節(jié)點(diǎn)，所述第五比較器的第十輸入端接所述第 五電阻和所述第六電阻的公共節(jié)點(diǎn)，所述第五比較器的輸出端接所述邏輯電路的第五信號(hào)輸入端。
【文檔編號(hào)】H02M7/219GK103904921SQ201410075710
【公開(kāi)日】2014年7月2日 申請(qǐng)日期:2014年3月4日 優(yōu)先權(quán)日:2014年3月4日
【發(fā)明者】湯覓 申請(qǐng)人:華為技術(shù)有限公司