專利名稱：一種智能變電站鏈路冗余采樣值切換電路的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于智能變電站技術(shù)領(lǐng)域，特別涉及一種智能變電站鏈路冗余采樣值切換電路。
背景技術(shù)：
智能變電站的應(yīng)用是隨著智能變電站相關(guān)技術(shù)的工程化的不斷發(fā)展而推廣的，經(jīng)歷了從簡單到復(fù)雜、從試點工程到小批量推廣的過程。智能變電站中與繼電保護(hù)應(yīng)用相關(guān)的通信服務(wù)主要是GOOSE服務(wù)和SV服務(wù)，其中GOOSE服務(wù)主要用于過程層和間隔層設(shè)備之間的開關(guān)量傳輸，主要包括保護(hù)跳閘、啟動失靈、斷路器信息獲取等內(nèi)容，也可以完成少量實時性要求不高的模擬量傳輸，主要是測控裝置的功能應(yīng)用；SV服務(wù)主要是用于間隔層設(shè)備獲取采樣值。GOOSE和SV服務(wù)比較起來，SV實時性要求很高，通信流量也很大，從實現(xiàn)上來說，GOOSE的實現(xiàn)門檻更低一些，這也就導(dǎo)致了 GOOSE服務(wù)早于SV服務(wù)應(yīng)用于智能變電站中。早期的SV應(yīng)用基本都采用組網(wǎng)方式，首先是GOOSE和SV分開組網(wǎng)的應(yīng)用方式，逐步發(fā)展到GOOSE和SV合并組網(wǎng)的應(yīng)用方式。GOOSE和SV的工程應(yīng)用嘗試有力地推動了智能變電站工程化應(yīng)用，同時，隨著智能變電站試點工程的實施，GOOSE和SV的工程應(yīng)用水平也在不斷提高，但是期間也暴露出一些問題，比較突出的問題就是繼電保護(hù)系統(tǒng)的可靠性的下降。在國網(wǎng)組織的基于GOOSE和SV組網(wǎng)應(yīng)用的幾次智能變電站集中測試中，發(fā)現(xiàn)組網(wǎng)應(yīng)用情況下SV服務(wù)出現(xiàn)了較多問題，一方面是各廠家裝置的完善程度不夠，另外一方面表現(xiàn)出組網(wǎng)應(yīng)用情況下SV服務(wù)還有很多問題沒有得到根本解決，嚴(yán)重地影響了繼電保護(hù)系統(tǒng)的可靠性，這些問題直接導(dǎo)致了 441規(guī)范《智能變電站繼電保護(hù)技術(shù)規(guī)范》的出臺。國網(wǎng)《智能變電站繼電保護(hù)技術(shù)規(guī)范》確定了保護(hù)設(shè)備“直接采樣、直接跳閘”的實現(xiàn)方式，直采直跳方式從根本上回避了 SV采樣數(shù)據(jù)的同步問題和交換機的數(shù)據(jù)交換問題，這種方案不依賴于網(wǎng)絡(luò)，可以避免因使用交換機所帶來的一系列問題，而且采用直采方式采樣同步在IED設(shè)備完成，不依賴于時鐘源的同步脈沖，故整體技術(shù)性能及安全可靠性高。但對于跨間隔設(shè)備(如母線保護(hù))，為實現(xiàn)“直接采樣、直接跳閘”，需提供大量的采樣值及GOOSE接口，帶來的直接問題是保護(hù)光口多，設(shè)備功耗及發(fā)熱量大，故障概率高。對于間隔多的應(yīng)用場合，母線保護(hù)可能需要采用分布式方案，帶來的問題是增加了主機和子機的通訊環(huán)節(jié)，影響保護(hù)的整體可靠性。從智能變電站的技術(shù)方案來講，無論是現(xiàn)有的點對點應(yīng)用方式，還是遠(yuǎn)期的雙重化網(wǎng)絡(luò)方式，都必須充分考慮鏈路異常的可能性，并且防止單一鏈路異常情況下，裝置的功能不受到影響，是智能變電站過程層集成方式需要考慮的核心問題之一。

實用新型內(nèi)容本實用新型的目的，在于提供一種智能變電站鏈路冗余采樣值切換電路，其可實現(xiàn)采樣值的在線無縫切換，保證任一鏈路故障情況下采樣值數(shù)據(jù)的傳輸可靠性不受影響。[0009]為了達(dá)成上述目的，本實用新型的解決方案是:一種智能變電站鏈路冗余采樣值切換電路，包括兩塊DSP插件和背板差分總線，第一塊DSP插件包括百兆SFP光模塊、PHY、第一 FPGA和第一 DSP，所述百兆SFP光模塊將外部輸入的百兆光信號轉(zhuǎn)換為百兆差分電信號，然后發(fā)送給PHY ;所述PHY經(jīng)過內(nèi)部編解碼后，再將數(shù)據(jù)通過RMII以太網(wǎng)高速接口發(fā)送給FPGA ;所述FPGA將前述解碼后的數(shù)據(jù)進(jìn)行數(shù)據(jù)鏈路解析并將解碼后的數(shù)據(jù)分組存儲在內(nèi)部FIFO中；同時，DSP通過EPPI同步高速接口將有效數(shù)據(jù)讀入該DSP的DDR，并發(fā)送給第一 FPGA ;所述第二塊DSP插件包括有相互連接的第二 FPGA和第二 DSP，所述第二 FPGA通過背板差分總線連接第一 FPGA，以同步第一 DSP發(fā)送給第一 FPGA的采樣數(shù)據(jù)。采用上述方案后，本實用新型在采樣值鏈路冗余情況下，無論是點對點和組網(wǎng)鏈路冗余，或者是雙重化網(wǎng)絡(luò)冗余方式，均可實現(xiàn)采樣值的在線無縫切換，保證任一鏈路故障情況下采樣值數(shù)據(jù)的傳輸可靠性不受影響。

圖1是本實用新型的結(jié)構(gòu)框圖。
具體實施方式
以下將結(jié)合附圖，對本實用新型的技術(shù)方案進(jìn)行詳細(xì)說明。本實用新型提供一種智能變電站鏈路冗余采樣值切換電路，包括DSP插件1、DSP插件2和背板差分總線。如圖1所示，DSP插件I包括百兆SFP光模塊、PHY、FPGA和DSP，所述DSP插件I通過光纖收發(fā)器可與外部光纖以太網(wǎng)連接，外部輸入的百兆光信號通過DSP插件I上的百兆SFP光模塊轉(zhuǎn)換為百兆差分電信號，然后經(jīng)過阻容匹配的百兆差分通道，將以太網(wǎng)通訊數(shù)據(jù)發(fā)送給以太網(wǎng)物理層專用芯片PHY;所述以太網(wǎng)物理層專用芯片PHY經(jīng)過內(nèi)部編解碼后，將收到鏈路層(MAC)的數(shù)據(jù)通過RMII以太網(wǎng)高速接口發(fā)送給現(xiàn)場可編程門陣列芯片F(xiàn)PGA ;所述現(xiàn)場可編程門陣列芯片F(xiàn)PGA將解碼后的數(shù)據(jù)進(jìn)行數(shù)據(jù)鏈路解析并將解碼后的數(shù)據(jù)分組存儲在內(nèi)部數(shù)據(jù)緩存隊列FIFO中；同時，數(shù)字信號處理器芯片DSP通過EPPI同步高速接口將有效數(shù)據(jù)讀入數(shù)字信號處理器芯片DSP的外部同步存儲器DDR，完成存儲和處理。所述DSP插件2包括有相互連接的FPGA和DSP，為了保證DSP插件2中的DSP能收到同樣的數(shù)據(jù)內(nèi)容，DSP插件I中的DSP會將采樣數(shù)據(jù)通過EPPI接口發(fā)送給現(xiàn)場可編程門陣列芯片F(xiàn)PGA，F(xiàn)PGA中的背板總線控制器會收集這些數(shù)據(jù)，并通過背板差分總線同步給DSP插件2中的FPGA。DSP插件2中的FPGA的背板總線控制器會將這些數(shù)據(jù)接收并填入數(shù)據(jù)緩沖隊列FIFO，供本板DSP讀取，隨后DSP插件2上的DSP便可對采樣值進(jìn)行插值、計算等處理。DSP插件I中的DSP通過EPPI同步高速接口將數(shù)據(jù)寫入FPGA，F(xiàn)PGA通過高速串行口接至本板的LVDS差分驅(qū)動器，不同板卡之間的LVDS差分驅(qū)動器的輸出直接相連。根據(jù)鏈路控制數(shù)據(jù)可從任一個DSP插件的FPGA經(jīng)過LVDS芯片傳輸?shù)奖嘲宀罘挚偩€，然后再傳輸?shù)搅硪粋€DSP插件的LVDS芯片，然后再傳輸?shù)綄?yīng)的FPGA，最終FPGA通過EPPI同步高速接口將數(shù)據(jù)寫入DSP，完成數(shù)據(jù)交換。[0019]兩塊DSP插件通過背板總線連接，根據(jù)鏈路控制數(shù)據(jù)可從一個DSP插件實時傳輸數(shù)據(jù)到另外一個DSP插件。在本實施例中，DSP插件I中的以太網(wǎng)物理層專用芯片采用88E3082，現(xiàn)場可編程門陣列芯片采用XC6SLX25，光纖收發(fā)器采用GTLS-1303-02MIL，DSP芯片采用ADSP-BF548。需要說明的是，以上所述實施例僅表達(dá)了本實用新型的實施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本實用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實用新型的保護(hù)范圍。因此，本實用新型專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求1.一種智能變電站鏈路冗余采樣值切換電路，其特征在于:包括兩塊DSP插件和背板差分總線，第一塊DSP插件包括百兆SFP光模塊、PHY、第一 FPGA和第一 DSP，所述百兆SFP光模塊將外部輸入的百兆光信號轉(zhuǎn)換為百兆差分電信號，然后發(fā)送給PHY ;所述PHY經(jīng)過內(nèi)部編解碼后，再將數(shù)據(jù)通過RMII以太網(wǎng)高速接口發(fā)送給FPGA ;所述FPGA將前述解碼后的數(shù)據(jù)進(jìn)行數(shù)據(jù)鏈路解析并將解碼后的數(shù)據(jù)分組存儲在內(nèi)部FIFO中；同時，DSP通過EPPI同步高速接口將有效數(shù)據(jù)讀入該DSP的DDR，并發(fā)送給第一 FPGA ;所述第二塊DSP插件包括有相互連接的第二 FPGA和第二 DSP，所述第二 FPGA通過背板差分總線連接第一 FPGA，以同步第一 DSP發(fā)送給第一 FPGA的采樣數(shù)據(jù)。
專利摘要本實用新型公開一種智能變電站鏈路冗余采樣值切換電路，包括兩塊DSP插件和背板差分總線，兩塊DSP插件之間的數(shù)據(jù)交換通過背板差分總線來實現(xiàn)。根據(jù)鏈路控制，數(shù)據(jù)可從任一個DSP插件的FPGA經(jīng)過LVDS芯片傳輸?shù)礁咚俦嘲蹇偩€，然后再傳輸?shù)搅硪粋€DSP插件的LVDS芯片，然后再傳輸?shù)綄?yīng)的FPGA，最終FPGA通過PPI高速同步并行接口將數(shù)據(jù)寫入邏輯運算DSP處理器，完成數(shù)據(jù)交換。本實用新型在采樣值鏈路冗余情況下均可實現(xiàn)采樣值的在線無縫切換，保證任一鏈路故障情況下采樣值數(shù)據(jù)的傳輸可靠性不受影響。
文檔編號H02J13/00GK203071658SQ20132006309
公開日2013年7月17日 申請日期2013年2月4日 優(yōu)先權(quán)日2013年2月4日
發(fā)明者趙燕茹, 楊臻, 周緯, 莫娟, 李力, 文繼峰, 呂航, 朱曉彤, 李廣華 申請人:中國電力科學(xué)研究院, 南京南瑞繼保電氣有限公司