一種具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊的制作方法
【專利摘要】本發(fā)明公開了一種具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊，包括直流電壓源、電壓輸出端、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一電感、第二電感以及DSC；本發(fā)明主電路采用交錯BUCK拓?fù)潆娐?，主開關(guān)管Q1和Q3交錯180°導(dǎo)通，使得輸出電流紋波大大減小，其紋波頻率也增大為原來的2倍，此頻率增加可大大減小輸出濾波電感值和輸出電容值，從而提高了VRM的動態(tài)響應(yīng)速度；另外，在輕載時，本發(fā)明通過關(guān)斷兩個同步整流管Q2、Q4，使電感電流通過續(xù)流二極管D2s、Ds4續(xù)流，這樣單相BUCK電路就可以工作于DCM模式下，大大減少了開關(guān)管的開關(guān)損耗和磁芯損耗，從而大大提高了VRM的輕載效率。
【專利說明】一種具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于數(shù)字開關(guān)電源【技術(shù)領(lǐng)域】，尤其涉及一種具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊。
【背景技術(shù)】
[0002]隨著電子技術(shù)的迅猛發(fā)展，中央處理器(CPU)的應(yīng)用越來越廣泛。為了降低損耗，通常選擇低電壓、大電流電源作為其供電電源，這種給特殊負(fù)載供電的電源，被稱為VRM(Voltage Regulator Module),即電壓調(diào)節(jié)模塊。
[0003]近年來，由于CPU的性能不斷提高，對其供電源VRM的要求也在不斷提高:
[0004]低電壓和高電壓精度。VRM的輸出電壓，已有原來最小1.3V降到最小0.5V，未來的VRM可能還要降低，如此低的輸出電壓對電壓精度的要求也更為苛刻；
[0005]超高的輸出電流。隨著CPU處理的數(shù)據(jù)量越來越大，要求VRM的輸出功率越來越高，而輸出電壓在不斷減小，因此輸出電流越來越大，目前最大負(fù)載電流已達(dá)150A。
[0006]不斷提高的負(fù)載變化率。CPU在工作時是一個不斷變化的負(fù)載，需要在休眠模式和活動模式之間頻繁地進(jìn)行切換，為了達(dá)到CPU的要求，為其供電的VRM就必須具有很快的瞬間響應(yīng)速度。
[0007]CPU在工作時，需要在休眠模式和活動模式之間頻繁地進(jìn)行切換，80% — 90%的時間均處于休眠模式，因此要求為其供電的VRM具有高輕載效率。
[0008]現(xiàn)有的電壓調(diào)節(jié)模塊很難同時滿足上述這些要求。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的在于解決上述現(xiàn)有技術(shù)中存在的不足，提供一種具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊，該電壓調(diào)節(jié)模塊主電路采用交錯BUCK拓?fù)洌刂撇糠质褂肈SC芯片對該電源進(jìn)行數(shù)字控制，具有輕載效率高、動態(tài)特性好、電壓精度高等特點(diǎn)。
[0010]為達(dá)到實現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案如下:包括直流電壓源、電壓輸出端、第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第一電感、第二電感以及DSC ;第一MOS管的漏極和第三MOS管的漏極與直流電壓源的正極相連，直流電壓源的負(fù)極接地；第一MOS管的源極與第二 MOS管的漏極相連，第三MOS管的源極與第四MOS管的漏極相連；第二MOS管的源極和第四MOS管的源極接地；第二 MOS管的漏極與第一電感一端相連，第四MOS管的漏極與第二電感的一端相連，第一電感的另一端與第二電感的另一端相連后連接到電壓輸出端的正極上，電壓輸出端的負(fù)極接地；電壓輸出端的正負(fù)極上并聯(lián)有輸出電容和負(fù)載；DSC上連接有帶有若干PWM輸出端口的驅(qū)動電路和用于采集輸出電壓和電流數(shù)據(jù)的采樣電路；驅(qū)動電路的PWM輸出端分別與對應(yīng)的第一 MOS管、第二 MOS管、第三MOS管以及第四MOS管的柵極相連。
[0011]所述的第一 MOS管和第三MOS管的源極和漏極之間均并聯(lián)有寄生二極管，且兩個寄生二極管的陰極與MOS管的漏極相連，陽極與MOS管的源極相連；第二 MOS管和第三MOS管的源極和漏極之間均并聯(lián)有續(xù)流二極管，且兩個續(xù)流二極管的陰極與MOS管的漏極相連，陽極與MOS管的源極相連。
[0012]所述的續(xù)流二極管為肖特基二極管。
[0013]所述的采樣電路為用于采集輸出端電壓Uo的電壓采樣電路，電壓采集電路的輸入端連接到電壓輸出端的正極上，電壓采集電路的輸出端連接到DSC的輸入端上。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明具以下有益效果:
[0015]本發(fā)明在直流電壓源與電壓輸出端設(shè)置兩組并聯(lián)的MOS管，通過DSC采集到的輸出端電壓數(shù)據(jù)，對MOS管進(jìn)行控制，采用DSC芯片對主電路進(jìn)行控制，代替原有模擬控制方式，使得VRM的可靠性和輸出電壓精度得到大大提高。本發(fā)明在不影響重載效率的情況下，大大提高了 VRM的輕載效率。由于主電路采用交錯BUCK拓?fù)浣Y(jié)構(gòu)，可減小輸出電感值和輸出電容值，大大提高了 VRM的動態(tài)特性。
【專利附圖】

【附圖說明】
[0016]圖1為本發(fā)明的主電路圖；
[0017]圖2為用于計算本發(fā)明中的低壓大電流BUCK電路占空比的等效模型圖；
[0018]圖3為輕載情況下不采用本發(fā)明中用于提高輕載效率措施時開關(guān)管驅(qū)動信號和電感LI電流、電感L2電流以及輸出電流的波形圖；
[0019]圖4為本發(fā)明輕載情況下開關(guān)管驅(qū)動信號和第一電感電流、第二電感電流以及輸出電流的波形圖。
【具體實施方式】
[0020]下面結(jié)合附圖對本發(fā)明的作進(jìn)一步詳細(xì)的說明:
[0021]參見圖1，本發(fā)明包括直流電壓源V1、電壓輸出端、第一 MOS管Q1、第二 MOS管Q2、第三MOS管Q3、第四MOS管Q4、第一電感L1、第二電感L2以及DSC ;第一 MOS管Ql的漏極和第三MOS管Q3的漏極與直流電壓源Vl的正極相連，直流電壓源Vl的負(fù)極接地；第一 MOS管Ql的源極與第二 MOS管Q2的漏極相連，第三MOS管Q3的源極與第四MOS管Q4的漏極相連；第二 MOS管Q2的源極和第四MOS管Q4的源極接地；第二 MOS管Q2的漏極與第一電感LI 一端相連,第四MOS管Q4的漏極與第二電感L2的一端相連,第一電感LI的另一端與第二電感L2的另一端相連后連接到電壓輸出端的正極上，電壓輸出端的負(fù)極接地；電壓輸出端的正負(fù)極上并聯(lián)有輸出電容Cl和負(fù)載Rl ；DSC上連接有帶有若干PWM輸出端口的驅(qū)動電路和用于采集輸出電壓和電流數(shù)據(jù)的采樣電路，采樣電路為用于采集輸出端電壓Uo的電壓采樣電路，電壓采集電路的輸入端連接到電壓輸出端的正極上，電壓采集電路的輸出端連接到DSC的輸入端上；驅(qū)動電路的PWM輸出端分別與對應(yīng)的第一 MOS管Ql、第二 MOS管Q2、第三MOS管Q3以及第四MOS管Q4的柵極相連。
[0022]其中，第一 MOS管Ql和第三MOS管Q3的源極和漏極之間均并聯(lián)有寄生二極管Dl、D3，且兩個寄生二極管Dl、D3的陰極與MOS管的漏極相連，陽極與MOS管的源極相連；第二MOS管Q2和第三MOS管Q3的源極和漏極之間均并聯(lián)有續(xù)流二極管Ds2、Ds4,且兩個續(xù)流二極管Ds2、Ds4的陰極與MOS管的漏極相連，陽極與MOS管的源極相連。續(xù)流二極管Ds2、Ds4采用肖特基二極管。[0023]本發(fā)明的數(shù)字電壓調(diào)節(jié)模塊，具有輕載效率高、動態(tài)特性好、電壓精度高等特點(diǎn)，非常適和作為新一代CPU的供電電源。本發(fā)明主電路采用交錯BUCK拓?fù)浣Y(jié)構(gòu)，該電路可減小輸出電感值和輸出電容值，因此，該電壓調(diào)節(jié)模塊具有高動態(tài)特性。
[0024]在輕載情況下，如開關(guān)管的驅(qū)動信號和重載是一樣，由于第二 MOS管Q2和第四MOS管Q4具有反向特性，因此會出現(xiàn)電感電流為負(fù)的情況，這種情況如圖3所示。反向電流會增大電感的磁芯損耗，大大降低了電源的轉(zhuǎn)換效率。因此，輕載情況下，本發(fā)明通過關(guān)斷同步整流管第二 MOS管Q2、第四MOS管Q4，使得電感電流在續(xù)流階段，通過肖特基二極管Ds2、Ds4進(jìn)行續(xù)流，這樣電感電流就可以工作于DCM模式下，如圖4所示。這樣就大大減少了開關(guān)管的開關(guān)損耗和電感的磁芯損耗，大大提高了輕載效率。
[0025]本發(fā)明的原理:
[0026]本發(fā)明的數(shù)字電壓調(diào)節(jié)模塊，是屬于低壓、大電流類型的開關(guān)電源，因此傳統(tǒng)BUCK
電路的占空比計算公式
【權(quán)利要求】
1.一種具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊，其特征在于:包括直流電壓源(VI)、電壓輸出端、第一 MOS管(Ql )、第二 MOS管(Q2)、第三MOS管(Q3)、第四MOS管(Q4)、第一電感(LI)、第二電感(L2)以及DSC ;第一 MOS管(Ql)的漏極和第三MOS管(Q3)的漏極與直流電壓源(VI)的正極相連，直流電壓源(VI)的負(fù)極接地；第一 MOS管(Ql)的源極與第二 MOS管(Q2)的漏極相連，第三MOS管(Q3)的源極與第四MOS管(Q4)的漏極相連；第二 MOS管(Q2)的源極和第四MOS管(Q4)的源極接地；第二 MOS管(Q2)的漏極與第一電感(LI) 一端相連，第四MOS管(Q4)的漏極與第二電感(L2)的一端相連，第一電感(LI)的另一端與第二電感(L2)的另一端相連后連接到電壓輸出端的正極上，電壓輸出端的負(fù)極接地；電壓輸出端的正負(fù)極上并聯(lián)有輸出電容(Cl)和負(fù)載(Rl) ;DSC上連接有帶有若干PWM輸出端口的驅(qū)動電路和用于采集輸出電壓和電流數(shù)據(jù)的采樣電路；驅(qū)動電路的PWM輸出端分別與對應(yīng)的第一 MOS管(Ql)、第二 MOS管(Q2)、第三MOS管(Q3)以及第四MOS管(Q4)的柵極相連。
2.根據(jù)權(quán)利要求1所述的具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊，其特征在于:所述的第一 MOS管(Ql)和第三MOS管(Q3)的源極和漏極之間均并聯(lián)有寄生二極管(DU D3)，且兩個寄生二極管(Dl、D3)的陰極與MOS管的漏極相連，陽極與MOS管的源極相連；第二 MOS管(Q2)和第三MOS管(Q3)的源極和漏極之間均并聯(lián)有續(xù)流二極管(Ds2、Ds4)，且兩個續(xù)流二極管(Ds2、Ds4)的陰極與MOS管的漏極相連，陽極與MOS管的源極相連。
3.根據(jù)權(quán)利要求2所述的具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊，其特征在于:所述的續(xù)流二極管(Ds2、Ds4)為肖特基二極管。
4.根據(jù)權(quán)利要求1所述的具有高輕載效率和高動態(tài)特性的數(shù)字電壓調(diào)節(jié)模塊，其特征在于:所述的采樣電路為用于采集輸出端電壓Uo的電壓采樣電路，電壓采集電路的輸入端連接到電壓輸出端的正極上，電壓采集電路的輸出端連接到DSC的輸入端上。
【文檔編號】H02M3/157GK103731034SQ201310712801
【公開日】2014年4月16日 申請日期:2013年12月19日 優(yōu)先權(quán)日:2013年12月19日
【發(fā)明者】史永勝, 余彬, 張震強(qiáng), 王喜鋒, 寧青菊 申請人:陜西科技大學(xué)