一種基于fpga的永磁同步電機(jī)電流環(huán)帶寬擴(kuò)展裝置制造方法
【專利摘要】本發(fā)明公開了一種永磁同步電機(jī)電流環(huán)帶寬擴(kuò)展裝置，包括電流采樣模塊，讀取A相和B相電流采樣值ia、ib；Clark變換模塊，將ia、ib變換到αβ坐標(biāo)系中，得到iα、iβ；Park變換模塊，將iα、iβ變換到dq坐標(biāo)系，得到直軸電流id和交軸電流iq；PI模塊，根據(jù)指令電流與反饋電流id、iq比較得電流偏差值，運(yùn)算得到dq軸指令電壓Vd、Vq；iPark變換模塊，將Vd、Vq變換到αβ坐標(biāo)系中，得到Vα、Vβ；SVPWM模塊，根據(jù)Vα、Vβ計(jì)算三相PWM占空比，并產(chǎn)生六路PWM波形；時(shí)序控制模塊，根據(jù)電流控制時(shí)序開啟和關(guān)閉相應(yīng)模塊，完成永磁同步電機(jī)電流的控制。本發(fā)明通過(guò)對(duì)控制時(shí)序的優(yōu)化以及基于FPGA的電流控制器的設(shè)計(jì)，大大減小了電流控制環(huán)路中的延時(shí)，從而提高了電流環(huán)帶寬。
【專利說(shuō)明】—種基于FPGA的永磁同步電機(jī)電流環(huán)帶寬擴(kuò)展裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電機(jī)控制【技術(shù)領(lǐng)域】，更具體地，涉及一種基于FPGA的永磁同步電機(jī)電流環(huán)帶寬擴(kuò)展裝置。
【背景技術(shù)】
[0002]永磁同步電機(jī)控制一般包括位置環(huán)、速度環(huán)、電流環(huán)三個(gè)控制回路。其中，電流環(huán)是整個(gè)系統(tǒng)的最內(nèi)層，其控制性能的優(yōu)劣直接影響到伺服系統(tǒng)速度環(huán)和位置環(huán)的響應(yīng)性倉(cāng)泛。[0003]在永磁同步電機(jī)控制系統(tǒng)中，電流控制器首先采樣得到電機(jī)相電流，然后通過(guò)矢量控制算法計(jì)算出α β坐標(biāo)系下的參考電壓矢量(Va、Ve)，最后利用SVPWM調(diào)制方法計(jì)算出PWM占空比以及輸出PWM波以控制IPM或IGBT的開通與關(guān)斷，達(dá)到控制電機(jī)電流的目的。其中制約電流環(huán)帶寬的主要因素有:PWM開關(guān)頻率和電流控制環(huán)路延時(shí)。電流控制環(huán)路延時(shí)指從采樣得到電機(jī)相電流到PWM波輸出的時(shí)間。PWM開關(guān)頻率由于受到開關(guān)器件性能和散熱能力的限制，提升空間不大。因此，為了提高電流環(huán)帶寬，應(yīng)盡量減小電流控制環(huán)路的延時(shí)。其中，電流控制環(huán)路的延時(shí)與電流環(huán)控制時(shí)序有關(guān)。
[0004]如圖1所示，傳統(tǒng)電流環(huán)控制時(shí)序如下:在一個(gè)電流控制周期的起點(diǎn)進(jìn)行電流采樣，然后進(jìn)行相關(guān)的計(jì)算得到PWM占空比，并在下一個(gè)電流控制周期的起點(diǎn)輸出新占空比的PWM波。在這種時(shí)序控制下，電流采樣和PWM波更新輸出在同一時(shí)刻發(fā)生，由k時(shí)刻采樣電流計(jì)算出的PWM占空比需要在k+Ι時(shí)刻才得到更新，在一個(gè)電流控制周期中，更新一次PWM占空比。因此電流控制環(huán)路延時(shí)(Td)等于電流控制周期(Ts)和PWM輸出延時(shí)(Tpwm)之和。傳統(tǒng)的基于MCU或DSP等微處理器的伺服驅(qū)動(dòng)器受微處理器工作頻率和運(yùn)行結(jié)構(gòu)的限制，電流控制環(huán)路的延時(shí)較大，影響電流環(huán)帶寬。

【發(fā)明內(nèi)容】

[0005]本發(fā)明目的是針對(duì)現(xiàn)有永磁同步電機(jī)電流控制環(huán)路延時(shí)大、帶寬低的缺陷，提出一種低延時(shí)、高帶寬的基于FPGA的永磁同步電機(jī)電流環(huán)控制方法。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于FPGA的永磁同步電機(jī)電流環(huán)帶寬擴(kuò)展裝置，所述裝置包括電流采樣模塊、Clark變換模塊、Park變換模塊、iPark變換模塊、四倍頻模塊、CORDIC模塊、PI調(diào)節(jié)器模塊、SVPWM模塊以及時(shí)序控制模塊，其中:
[0007]所述電流采樣模塊，用于控制外部AD芯片的啟動(dòng)和停止，以及給AD芯片提供AD轉(zhuǎn)換的時(shí)鐘信號(hào)，并在固定時(shí)鐘下讀取AD芯片所得的A相和B相電流采樣值(ia、ib)；
[0008]所述Clark變換模塊，用于將相電流采樣值(ia、ib)變換到α β坐標(biāo)系中，得到ia、?β ;
[0009]所述四倍頻模塊，用于接收外部編碼器反饋信號(hào)(Α、B)，并將其進(jìn)行四倍頻處理，得到電機(jī)角度(Θ);
[0010]所述CORDIC模塊，，用于根據(jù)電機(jī)角度(Θ )計(jì)算其正余弦值(sin Θ、cos Θ );[0011]所述Park變換模塊，用于根據(jù)所述CORDIC模塊的計(jì)算結(jié)果，將ia、i0變換到dq坐標(biāo)系，得到直軸電流id和交軸電流i,;
[0012]所述PI模塊，用于根據(jù)指令電流(ζ、ζ)與反饋電流(id、iq)比較得電流偏差
值，利用電流偏差值進(jìn)行比例、積分運(yùn)算得到輸出的dq軸指令電壓(Vd、Vq)；
[0013]所述iPark變換模塊，用于根據(jù)所述CORDIC模塊的計(jì)算結(jié)果，將d,軸電壓(Vd、V,)變換到α β坐標(biāo)系中，得到Va、Ve ；
[0014]所述SVPWM模塊，用于根據(jù)Va、Ve計(jì)算三相PWM占空比，并產(chǎn)生六路PWM波形；
[0015]所述時(shí)序控制模塊，根據(jù)電流控制時(shí)序開啟和關(guān)閉相應(yīng)模塊，完成永磁同步電機(jī)電流的控制。
[0016]具體地，上述裝置中，所述電流采樣模塊在采樣時(shí)鐘控制下獨(dú)立運(yùn)行，所述四倍頻模塊、CORDIC模塊、Park變換模塊、Clark變換模塊在系統(tǒng)時(shí)鐘控制下獨(dú)立運(yùn)行；
[0017]所述時(shí)序控制模塊以PWM計(jì)數(shù)器為基準(zhǔn)，控制其他各個(gè)模塊的先后運(yùn)行，具體地:
[0018]所述時(shí)序控制模塊以PWM計(jì)數(shù)器為基準(zhǔn)，控制其他各個(gè)模塊的先后運(yùn)行，具體地:
[0019]在一個(gè)電流控制周期內(nèi)，PWM計(jì)數(shù)器從O開始向上遞增計(jì)數(shù)，直到PWM計(jì)數(shù)器的值等于PWM周期寄存器的值(Rpwiml)時(shí)，然后PWM計(jì)時(shí)器又向下遞減計(jì)數(shù)到O;
[0020]PWM計(jì)數(shù)器向下遞減計(jì)數(shù)時(shí)，當(dāng)PWM計(jì)數(shù)器的值等于PWM比較寄存器的值(R_p)時(shí)，觸發(fā)死區(qū)計(jì)數(shù)器開始向下遞減計(jì)數(shù)；當(dāng)死區(qū)計(jì)數(shù)器的值等于O時(shí)，死區(qū)計(jì)數(shù)器停止計(jì)數(shù)，PWM波輸出電平取反；當(dāng)PWM計(jì)數(shù)器的值等于計(jì)算時(shí)間寄存器的值(Rcak)時(shí)，時(shí)序控制模塊將發(fā)出控制信號(hào)觸發(fā)Clark變換模塊、Park變換模塊、PI調(diào)節(jié)器模塊、iPark變換模塊、SVPWM模塊先后運(yùn)行，產(chǎn)生`新的PWM`占空比；當(dāng)PWM計(jì)數(shù)器的值等于O時(shí)，將新的PWM占空比賦值給PWM比較寄存器的值(R_p)，然后PWM計(jì)數(shù)器開始向上遞增計(jì)數(shù)；
[0021]PWM計(jì)數(shù)器向上遞增計(jì)數(shù)時(shí)，當(dāng)PWM計(jì)數(shù)器的值等于PWM比較寄存器的值(R_p)時(shí)，觸發(fā)死區(qū)計(jì)數(shù)器開始由O向上遞增計(jì)數(shù)；當(dāng)死區(qū)計(jì)數(shù)器的值等于死區(qū)時(shí)間寄存器的值(Rdead)時(shí)，死區(qū)計(jì)數(shù)器停止計(jì)數(shù)，PWM波輸出電平取反；當(dāng)PWM計(jì)數(shù)器的值等于PWM周期寄存器的值與計(jì)算時(shí)間寄存器的值之差時(shí)，時(shí)序控制模塊將發(fā)出控制信號(hào)觸發(fā)Clark變換模塊、Park變換模塊、PI調(diào)節(jié)器模塊、iPark變換模塊、SVPWM模塊先后運(yùn)行，產(chǎn)生新的PWM占空比；當(dāng)PWM計(jì)數(shù)器的值等于PWM周期寄存器的值(Rp_d)時(shí)，將新的PWM占空比賦值給PWM比較寄存器的值(R_p)，然后PWM計(jì)數(shù)器開始向下遞減計(jì)數(shù)；如此，周而復(fù)始。
[0022]作為本發(fā)明的進(jìn)一步優(yōu)選，所述Clark變換模塊采用如下變換矩陣:
【權(quán)利要求】
1.一種基于FPGA的永磁同步電機(jī)電流環(huán)帶寬擴(kuò)展裝置，其特征在于，所述裝置包括電流采樣模塊、Clark變換模塊、Park變換模塊、iPark變換模塊、四倍頻模塊、CORDIC模塊、PI調(diào)節(jié)器模塊、SVPWM模塊以及時(shí)序控制模塊，其中: 所述電流采樣模塊，用于控制外部AD芯片的啟動(dòng)和停止，以及給AD芯片提供AD轉(zhuǎn)換的時(shí)鐘信號(hào)，并在固定時(shí)鐘下讀取AD芯片所得的A相和B相電流采樣值(ia、ib)； 所述Clark變換模塊，用于將相電流采樣值(ia、ib)變換到α β坐標(biāo)系中，得到ia、i@ ； 所述四倍頻模塊，用于接收外部編碼器反饋信號(hào)(A、B)，并將其進(jìn)行四倍頻處理，得到電機(jī)角度(Θ ); 所述CORDIC模塊,，用于根據(jù)電機(jī)角度(Θ )計(jì)算其正余弦值(sin Θ、cos Θ )； 所述Park變換模塊，用于根據(jù)所述CORDIC模塊的計(jì)算結(jié)果，將i α、i e變換到dq坐標(biāo)系，得到直軸電流id和交軸電流; 所述PI模塊，用于根據(jù)指令電流(<、ζ)與反饋電流(id、iq)比較得電流偏差值，利用電流偏差值進(jìn)行比例、積分運(yùn)算得到輸出的dq軸指令電壓(Vd、Vq)； 所述iPark變換模塊，用于根據(jù)所述CORDIC模塊的計(jì)算結(jié)果，將dq軸電壓(Vd、Vq)變換到α β坐標(biāo)系中，得到Va、Ve ； 所述SVPWM模塊，用于根據(jù)Va、Ve計(jì)算三相PWM占空比，并產(chǎn)生六路PWM波形； 所述時(shí)序控制模塊，根據(jù)電流控制時(shí)序開啟和關(guān)閉相應(yīng)模塊，完成永磁同步電機(jī)電流的控制。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述電流采樣模塊在采樣時(shí)鐘控制下獨(dú)立運(yùn)行，所述四倍頻模塊、CORDIC模塊、Park變換模塊、Clark變換模塊在系統(tǒng)時(shí)鐘控制下獨(dú)立運(yùn)行； 所述時(shí)序控制模塊以PWM計(jì)數(shù)器為基準(zhǔn)，控制其他各個(gè)模塊的先后運(yùn)行，具體地: 在一個(gè)電流控制周期內(nèi)，PWM計(jì)數(shù)器從O開始向上遞增計(jì)數(shù)，直到PWM計(jì)數(shù)器的值等于PWM周期寄存器的值(RpwiJ時(shí)，然后PWM計(jì)時(shí)器又向下遞減計(jì)數(shù)到O ; PWM計(jì)數(shù)器向下遞減計(jì)數(shù)時(shí)，當(dāng)PWM計(jì)數(shù)器的值等于PWM比較寄存器的值(R_p)時(shí)，觸發(fā)死區(qū)計(jì)數(shù)器開始向下遞減計(jì)數(shù)；當(dāng)死區(qū)計(jì)數(shù)器的值等于O時(shí)，死區(qū)計(jì)數(shù)器停止計(jì)數(shù)，PWM波輸出電平取反^PWM計(jì)數(shù)器的值等于計(jì)算時(shí)間寄存器的值(U時(shí)，時(shí)序控制模塊將發(fā)出控制信號(hào)觸發(fā)Clark變換模塊、Park變換模塊、PI調(diào)節(jié)器模塊、iPark變換模塊、SVPWM模塊先后運(yùn)行，產(chǎn)生新的PWM占空比；當(dāng)PWM計(jì)數(shù)器的值等于O時(shí)，將新的PWM占空比賦值給PWM比較寄存器的值(R_p)，然后PWM計(jì)數(shù)器開始向上遞增計(jì)數(shù)； PWM計(jì)數(shù)器向上遞增計(jì)數(shù)時(shí)，當(dāng)PWM計(jì)數(shù)器的值等于PWM比較寄存器的值(R_p)時(shí)，觸發(fā)死區(qū)計(jì)數(shù)器開始由O向上遞增計(jì)數(shù)；當(dāng)死區(qū)計(jì)數(shù)器的值等于死區(qū)時(shí)間寄存器的值(Rdead)時(shí)，死區(qū)計(jì)數(shù)器停止計(jì)數(shù)，PWM波輸出電平取反；當(dāng)PWM計(jì)數(shù)器的值等于PWM周期寄存器的值與計(jì)算時(shí)間寄存器的值之差時(shí)，時(shí)序控制模塊將發(fā)出控制信號(hào)觸發(fā)Clark變換模塊、Park變換模塊、PI調(diào)節(jié)器模塊、iPark變換模塊、SVPWM模塊先后運(yùn)行，產(chǎn)生新的PWM占空比；當(dāng)PWM計(jì)數(shù)器的值等于PWM周期寄存器的值(RpOTiJ時(shí)，將新的PWM占空比賦值給PWM比較寄存器的值(R_p)，然后PWM計(jì)數(shù)器開始向下遞減計(jì)數(shù)；如此，周而復(fù)始。
3.如權(quán)利要求1或2所述的系統(tǒng)，其特征在于，所述Clark變換模塊采用如下變換矩陣:
4.如權(quán)利要求1至3任一項(xiàng)所述的系統(tǒng)，其特征在于，所述Park變換模塊采用如下變換矩陣:
5.如權(quán)利要求1至4任一項(xiàng)所述的系統(tǒng)，其特征在于，所述iPark變換模塊釆用如下變換矩陣:
【文檔編號(hào)】H02P21/00GK103701382SQ201310692188
【公開日】2014年4月2日 申請(qǐng)日期:2013年12月17日 優(yōu)先權(quán)日:2013年12月17日
【發(fā)明者】宋寶, 葉伯生, 蘇玲宏, 鄭世祺, 陳天航, 唐小琦, 周向東, 代攀, 唐玉枝 申請(qǐng)人:華中科技大學(xué)