一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器的制造方法
【專利摘要】一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，提供了一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，這種多級(jí)電壓-電流轉(zhuǎn)換器（“VI”）用于響應(yīng)輸入電壓，并產(chǎn)生一個(gè)用于控制壓控振蕩器（“VCO”）的輸出電壓。VI轉(zhuǎn)換器的傳遞函數(shù)，即輸出時(shí)鐘頻率對(duì)輸入電壓的傳遞函數(shù)（系統(tǒng)包括VI轉(zhuǎn)換器和VCO）在所需的輸出時(shí)鐘頻率范圍內(nèi)至少近似線性，并具有所需的斜率。
【專利說明】一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器
【技術(shù)領(lǐng)域】:
[0001 ] 本發(fā)明涉及產(chǎn)生用于控制壓控振蕩器(“VC0”)的輸出電壓(在響應(yīng)于一個(gè)輸入電壓)的電壓變換電路。在優(yōu)選的實(shí)施方案中，本發(fā)明提供了一種產(chǎn)生用于控制(VCO)的輸出電壓(在響應(yīng)于一個(gè)輸入電壓)的多級(jí)電壓轉(zhuǎn)換器，從而使得輸出時(shí)鐘的頻率對(duì)輸入電壓的傳遞函數(shù)的系統(tǒng)包括轉(zhuǎn)換器，在適當(dāng)?shù)念l率范圍內(nèi)，壓控振蕩器(VCO)等的輸出電壓和電壓轉(zhuǎn)換器VCO基本上是線性的，并且平均斜率適宜。
【背景技術(shù)】:
[0002]實(shí)現(xiàn)電壓轉(zhuǎn)換的差分放大器電路結(jié)構(gòu)如圖1所示。圖1所示的電路維持以響應(yīng)于輸入電壓Vin的輸出電壓的“OUT”(結(jié)點(diǎn)B)。由于電壓“OUT”取決于流過晶體管Q2溝道(和圖1電路的固定特性的組件)的電流12，因此圖1電路有時(shí)被稱為一個(gè)電壓-電流轉(zhuǎn)換器(“VI”轉(zhuǎn)換器)。圖1電路將作為電壓轉(zhuǎn)換器來應(yīng)用。
[0003]圖1電路包括P溝道MOSFET (PMOS)晶體管Ql和Q2，N溝道MOSFET (NMOS)晶體管Q3、Q4、和Q5，通常制造成集成電路(或部分集成電路)。溝道連接在結(jié)點(diǎn)A和地之間，并且柵極電壓為V5的晶體管Q5作為一個(gè)電流源吸收來自結(jié)點(diǎn)A的電流15。
[0004]晶體管Ql和Q2的柵極分別連接到各自的漏極。電源電壓Vdd連到Ql和Q2的源極，晶體管Q3的漏極連接到Ql的漏極，Q2的漏極連接到晶體管Q4的漏極。晶體管Q3和Q4構(gòu)成一個(gè)差分對(duì)，電阻Rl連接在結(jié)點(diǎn)A和Q3的源極之間，電阻R2連接在結(jié)點(diǎn)A和Q4的源極之間。參考電壓REi7O接到Q3的柵極。輸入電壓Vin接到Q4的柵極。
[0005]通過Ql和Q3的溝道的電流為I1，通過Q2和Q4的溝道的電流為12。隨著輸入電壓Vin (晶體管Q4的柵極電壓)增加到大于Q4的閾值電壓，電流I2增加，而電流I1減小(而由Q5流向地的總電流，I5=IfI1，保持恒定)。當(dāng)Vin上升到(大于)第二電壓V2時(shí)，電流I1減小到零，I2與I5相等。假設(shè)晶體管Q3和Q4在操作過程中具有相同的柵極-源極電壓，“第二電壓”V2=RER)+I5R2。
[0006]圖1電路有效的工作范圍(“過渡區(qū)”)即Vin大于Q4的閾值電壓(Vth)，小于“第二電壓’％的范圍，并且在該范圍內(nèi)I1和I2不為零。當(dāng)Rl和R2為零或可忽略不計(jì)時(shí)，圖1電路的過渡區(qū)域?qū)⒁蛱?通常為幾百毫伏)而無效。通過選擇適當(dāng)?shù)淖柚挡粸榱愕碾娮鑂l和R2 (例如，如圖1所示，R1=R2=3000Q )，擴(kuò)大過渡區(qū)的寬度到有效值為2 (REFO-Vth)或(Vdd-Vth),以較低者為準(zhǔn)。圖1所示的電路實(shí)現(xiàn)中，過渡區(qū)域的寬度在2V到3V之間。
[0007]參考電壓RER)加到晶體管Q3的柵極，從而使得圖1電路保持平衡，當(dāng)Vin=RER)時(shí)，電路工作在過渡范圍的中點(diǎn)(即I1=I2X因此，RER)最好為Vdd/2，并且圖1電路中Vdd為3.3V (例如，通過使用未顯示的電路使5V的外部電壓變?yōu)?.3V)，REFO為1.65V，并且輸入電壓Vin的過渡范圍的中點(diǎn)是1.65V。
[0008]然而，圖1所示的普通VI轉(zhuǎn)換器在輸出電壓控制VCO的系統(tǒng)中的應(yīng)用包括以下問題。該系統(tǒng)具有一個(gè)輸出時(shí)鐘頻率對(duì)輸入電壓的傳遞函數(shù)，即響應(yīng)輸入電壓的VCO輸出的時(shí)鐘頻率與輸入電壓(VI轉(zhuǎn)換)的關(guān)系。對(duì)于這種系統(tǒng)的實(shí)現(xiàn)，輸出時(shí)鐘頻率對(duì)輸入電壓的傳遞函數(shù)在高輸出頻率范圍內(nèi)(如下面將要討論的圖4中的曲線E)不是常數(shù)(即斜率非常低接近零)，所需的輸出時(shí)鐘頻率在，至少在較大的所需的輸出時(shí)鐘頻率范圍內(nèi)(例如，IOOMHz或更高)。實(shí)現(xiàn)一個(gè)VI轉(zhuǎn)換器的輸出電壓對(duì)輸入電壓的傳遞函數(shù)，使得VCO的系統(tǒng)(采用VI轉(zhuǎn)換器)不受此飽和響應(yīng)的影響(例如，在所有所需的輸出頻率范圍內(nèi)，輸出時(shí)鐘輸入頻率對(duì)輸入電壓的傳遞函數(shù)呈線性遞增特性)。然而，以前并不知道如何設(shè)計(jì)一個(gè)VI轉(zhuǎn)換器，以消除飽和響應(yīng)的問題。
[0009]實(shí)現(xiàn)一個(gè)壓控振蕩器VCO (包括具有預(yù)先設(shè)計(jì)的第六電路)，盡管制造工藝和工作溫度條件在變化，也可以達(dá)到所需的最大輸出時(shí)鐘頻率(給定的輸入電壓的特定的范圍值)。但之前并不知道如何設(shè)計(jì)這樣一個(gè)VCO的系統(tǒng)。
[0010]實(shí)現(xiàn)一類VI轉(zhuǎn)換器(彼此之間有少數(shù)的電路參數(shù)不同)，從而使得隨著輸出電壓對(duì)輸入電壓傳輸函數(shù)的變化，VI轉(zhuǎn)換器具有多種選擇性。但之前并不知道如何實(shí)現(xiàn)這樣的一類VI轉(zhuǎn)換器(其中特點(diǎn)是具有多自由度的通用設(shè)計(jì))。

【發(fā)明內(nèi)容】
:
[0011]本發(fā)明的一個(gè)方面是一種產(chǎn)生用于控制VCO (響應(yīng)輸入電壓)的輸出電壓的多級(jí)電壓-電流轉(zhuǎn)換器(多級(jí)“VI”轉(zhuǎn)換器)。VI轉(zhuǎn)換器的傳遞函數(shù)，使得輸出時(shí)鐘頻率對(duì)輸入電壓的傳遞函數(shù)(同一系統(tǒng)，包括VI轉(zhuǎn)換器和VC0)在所需的輸出時(shí)鐘頻率范圍內(nèi)基本上為線性關(guān)系，并且斜率適宜。在優(yōu)選的實(shí)施方案中，多級(jí)VI轉(zhuǎn)換器包括三個(gè)并聯(lián)的階段。每個(gè)階段都是一個(gè)差分放大器，并且具有一個(gè)尾電流以及接收一個(gè)參考電壓(通常在不同的階段尾電流和參考電壓都不同)，其中尾電流和參考電壓為產(chǎn)生總電流的一個(gè)組成部分?？傠娏鳑Q定了輸出電壓。同樣，偏置電路被用于產(chǎn)生響應(yīng)零輸入電壓的不為零的輸出電壓。
[0012]本發(fā)明的另一個(gè)方面是一個(gè)壓控振蕩器(“VC0”)系統(tǒng)，包括本發(fā)明的多級(jí)VI轉(zhuǎn)換器的所有實(shí)例。
[0013]本發(fā)明的技術(shù)解決方案:
[0014]在替代的實(shí)例中，多級(jí)VI轉(zhuǎn)換器包括兩個(gè)或三個(gè)以上的并聯(lián)的階段，每個(gè)階段都是一個(gè)差分放大器，該差分放大器是產(chǎn)生總電流的組成部分，其中總電流決定了輸出電壓。階段的數(shù)目，以及每個(gè)階段的尾電流和參考電壓(電阻值和晶體管的特性)，都是一定的，從而實(shí)現(xiàn)所需的輸出電壓與輸入電壓的傳遞函數(shù)。
[0015]對(duì)比專利文獻(xiàn):CN203119766U電壓轉(zhuǎn)換器 201320022164.5，CN203206104U 用于電壓轉(zhuǎn)換器的啟動(dòng)電路和電壓轉(zhuǎn)換器201320140363.6
【專利附圖】

【附圖說明】:
[0016]圖1所示為普通電壓-電流轉(zhuǎn)換器(“VI”)的概略圖。
[0017]圖2所示為一個(gè)本發(fā)明的多級(jí)電壓-電流轉(zhuǎn)換器的實(shí)例的原理圖。
[0018]圖3所示為一個(gè)可以被實(shí)現(xiàn)為一個(gè)集成電路(或一個(gè)集成電路的一部分)的壓控振蕩器電路的原理圖，并且該電路還包括圖2所示的本發(fā)明的實(shí)例。
[0019]圖4所示為圖2電路的第一和第二實(shí)現(xiàn)的傳遞函數(shù)，以及圖3電路(一是圖2的第一實(shí)例，另一個(gè)是圖2的第二個(gè)實(shí)現(xiàn))和普通壓控振蕩器電路的兩種實(shí)現(xiàn)的曲線圖。
[0020]圖5所示為本發(fā)明的多級(jí)電壓-電流轉(zhuǎn)換器的另一實(shí)例的部分(兩個(gè)階段)原理圖。
[0021]圖6所示為圖3的電路30的兩個(gè)單元的簡化原理圖。
[0022]圖7所示為電源電路(用于圖3電路的集成電路實(shí)現(xiàn))的示意圖。
【具體實(shí)施方式】:
[0023]圖2電路是本發(fā)明的多級(jí)VI轉(zhuǎn)換器的一個(gè)實(shí)例。本發(fā)明的多級(jí)VI轉(zhuǎn)換器在這里有時(shí)會(huì)被稱為“多級(jí)電壓轉(zhuǎn)換器。圖2電路包括以下三個(gè)階段，每個(gè)階段都是圖1形式的差分放大器:
[0024]第一階段包括NMOS晶體管Q3a和Q4a，電阻器Rla和R2a，以及NMOS晶體管Q5a(溝道端子連接在結(jié)點(diǎn)A和地之間，其柵極電壓保持在控制電壓V5,并作為電流源的功能吸收從結(jié)點(diǎn)A到地的電流I5a)；
[0025]第二階段包括NMOS晶體管Q3b和Q4b，電阻Rlb和R2b，以及NMOS晶體管Q5b (溝道的終端連接在結(jié)點(diǎn)B和地之間，其柵極電壓保持在控制電壓V5,并作為電流源的功能吸收從結(jié)點(diǎn)B到地的電流I5b)；
[0026]第三階段包括NMOS晶體管Q3c和Q4c，電阻Rlc和R2c，以及NMOS晶體管QSc (溝道的終端連接在結(jié)點(diǎn)C和地之間，柵極電壓保持在控制電壓V5，并作為電流源的功能吸收從結(jié)點(diǎn)C到地的電流15。)。
[0027]圖2電路通常被做成集成電路(或部分集成電路)。
[0028]圖2電路還包括柵極與漏極短接的PMOS晶體管Ql和Q2。電源電壓Vdd接到晶體管Ql和Q2的源極。通過晶體管Ql的溝道的電流記為I1，通過晶體管Q2的溝道的電流記為12。
[0029]圖2電路用于提供響應(yīng)輸入電壓“Vin”的輸出電壓“OUT”(在結(jié)點(diǎn)D)。輸出電壓“OUT”由流過晶體管Q2的溝道的電流I2決定(即圖2電路組件的固定特性)。電流I2為以下四個(gè)電流的總和:I2a (通過晶體管Q4a的溝道的電流)；I2b (通過晶體管Q4b的溝道的電流)；I2c (通過晶體管Q4c的溝道的電流)和Ibias (通過晶體管Q5d的溝道的電流)。
[0030]在第一階段中，晶體管Q3a的漏極連接到Ql的漏極，并且晶體管Q4a的漏極連接到Q2的漏極。晶體管Q3a和Q4a組成一個(gè)差分對(duì)，電阻器Rla連接在結(jié)點(diǎn)A和晶體管Q3a的源極之間，電阻器R2a連接在結(jié)點(diǎn)A和晶體管Q4a的源極之間。參考電壓RER)接到Q3a的柵極。輸入電壓Vin接到Q4a柵極。隨著輸入電壓Vin上升到大于Q4a的閾值電壓，電流I2a (通過晶體管Q4a的通道的電流)開始增加，而電流Ila (通過晶體管Q3a的溝道的電流)開始減小(而通過晶體管Q5a接地的總的灌電流I5a=I2a+Ila，保持不變)。當(dāng)Vin達(dá)到及超過第二電壓V2時(shí)，電流Ila變?yōu)榱?，I2a等于I5a。假設(shè)晶體管Q3a和Q4a的柵極-源極電壓(Ves)相同，“第二電壓”V2=RERH (I5a) (R2a)。
[0031]在一般情況下,每個(gè)晶體管Q3a、Q4a、Q3b、Q4b、Q3c和Q4c的閾值電壓(Vth)是一個(gè)加工函數(shù)和在裝置中流動(dòng)的電流的量。在“快”區(qū)域，Vth通常為0.4V ;在“平緩”區(qū)域，Vth通常約為1.0V。在圖2電路的典型的實(shí)例中，當(dāng)輸入電壓Vin從零上升到晶體管Q4的閾值電壓時(shí)(使晶體管Q4開始通過電流)，晶體管Q4的Ves約為800mV，而當(dāng)輸入電壓Vin上升到V2a時(shí)(使晶體管實(shí)現(xiàn)I2a=I5a, Ila=O),晶體管Q4的Ves約為1.2V。
[0032]在第二階段中，晶體管Q3b的漏極連接到Ql的漏極，晶體管Q4b的漏極連接到Q2的漏極。Q3b晶體管和Q4b構(gòu)成一個(gè)差分對(duì)，電阻Rlb連接在結(jié)點(diǎn)B和Q3b的源極之間，電阻R2b連接在結(jié)點(diǎn)B和Q4b的源極之間。參考電壓REFl接到Q3b的柵極。輸入電壓Vin接到Q4b的柵極。隨著輸入電壓Vin上升到大于晶體管Q4b的閾值電壓，電流I2b(通過晶體管Q4b的溝道的電流)開始增加，電流的Ilb (通過晶體管Q3b的溝道的電流)開始減小(而通過晶體管Q5a接地的總的灌電流I5b=I2b+Ilb，保持不變)。當(dāng)Vin達(dá)到及超過第三電壓V3時(shí)，電流乙變?yōu)榱悖琁2b等于I5b。假設(shè)晶體管Q3b Q4b的柵極-源極電壓(Ves)相同，“第三電壓” V3=REFl+ (I5b) (R2b)。
[0033]在第三階段中，晶體管Ql的漏極連接到Q3c的漏極，晶體管Q4c的漏極連接到Q2的漏極。晶體管Q3c和Q4c構(gòu)成一個(gè)差分對(duì)，電阻Rlc連接在結(jié)點(diǎn)C和Q3c的源極之間，電阻R2c連接在結(jié)點(diǎn)C和Q4c的源極之間。參考電壓REF2接到Q3C的柵極。輸入電壓Vin接到Q4c的柵極。隨著輸入電壓Vin上升到大于晶體管Q4c的閾值電壓，電流12。(通過晶體管Q4c的溝道的電流)開始增加，電流Ile (通過晶體管Q3c的溝道的電流)開始減小(而通過晶體管Q5a接地的總的灌電流15。=12。+11[;，保持不變)。當(dāng)Vin達(dá)到及超過第四電壓V4時(shí)，電流I1。變?yōu)榱?，I2。等于15。。假設(shè)晶體管Q3c和Q4c的柵極-源極電壓(Ves)相同，“第四電壓”V4=REF2+ (I5c) (R2c)。
[0034]圖2電路的有效的操作范圍即Vin為小于上述的第二電壓、第三電壓和第四電壓中最大值的范圍(并且Vin大于Q4b、Q4a和Q4c最低的閾值電壓VthX通過選擇適當(dāng)?shù)碾娮鑂la, R2a，Rib, R2b，Rlc, R2c的阻值，使有效的操作范圍為從Vth到Vddo
[0035]為得到所需的“輸出電壓對(duì)輸入電壓”(OUT對(duì)Vin)的傳遞函數(shù)和一個(gè)相應(yīng)的“電流I2對(duì)輸入電壓”的傳遞函數(shù)，圖2電路的組件的特性(例如，電阻Rla-RlC和R2a_R2c的值，晶體管5a、Q5b和Q5c的溝道特性)，以及參考電壓RERK REFl和REF2的選擇都有一定的要求，從而使電流I2在操作范圍內(nèi)取決于輸入電壓Vin。通常，每個(gè)階段的尾電流(例如，晶體管Q5a、Q5b或Q5c的灌電流)、參考電壓(例如，參考電壓RERKREF1或REF2)和電阻值(例如，電阻R2a、R2b或R2c)都不相同。
[0036]第一階段的傳遞范圍內(nèi)，電流I2a大于零并小于I5a，第二階段的傳遞范圍內(nèi)，電流I2b是大于零并小于I5b，第三階段的傳遞范圍內(nèi)，電流12。大于零并小于15。。
[0037]在圖2 所示的特定的實(shí)現(xiàn)中，Rla=R2a=8000 Ω，Rlb=R2b=1000 Ω，Rlc=R2c=500 Ω，晶體管Q3a、Q4a、Q3b、Q4b、Q3c和Q4c具有相同的特性(例如，溝道的寬度與長度之比)，Vdd為3.3V,REF0=Vdd/2, REFl= (3/4)Vdd，REF2=Vdd。在此實(shí)現(xiàn)中，I5a 約為 200 μ A，I5。約為 300 μ A0通過選擇，Rla=R2a并比Rlc=R2c大十六倍，Rlb=R2b并且是Rlc=R2c的兩倍，第一傳遞范圍大于第二傳遞范圍(第一傳遞范圍約是第三傳遞范圍的10.7倍)，第二傳遞范圍大于第三傳遞范圍(約4.8倍)。因此，在圖2電路中，電流I2a隨著Vin變化的操縱范圍大于I2b隨Vin變化的范圍，而電流I2b隨Vin變化的操作范圍大于12。隨Vin變化的操作范圍。在一種實(shí)現(xiàn)中，I5a=I5b=I5c (圖2所示的實(shí)現(xiàn)的一種變換)，其中，第一傳遞范圍可以比第三傳遞范圍大16倍，第二傳遞范圍約為第三傳遞范圍的兩倍。
[0038]在圖2所示的特定的實(shí)現(xiàn)中(上段中討論)，第二階段的功能是圖2電路的工作范圍(Vin超過輸入電壓即高值部分)部分，增加輸出電壓對(duì)輸入電壓的傳遞函數(shù)的斜率。第三階段的功能是進(jìn)一步增加輸出電壓對(duì)輸入電壓的傳遞函數(shù)的斜率。由于選擇的參考電壓REF2大于REF1、REFl大于RER)。參考電壓RER)設(shè)為Vdd/2，從而使得圖2電路保持平衡，在這個(gè)意義上，當(dāng)Vin=RER)=Vdd/2時(shí)，第一階段工作在它的傳遞范圍的中點(diǎn)(即I2a=IlaX
[0039]在本發(fā)明的VI轉(zhuǎn)換器的實(shí)現(xiàn)中(如圖2所示)，并在此基礎(chǔ)上改進(jìn)來用于VCO系統(tǒng)，如圖3所示的系統(tǒng)，參考電壓RERK、REF1和REF2均應(yīng)大于或等于Vdd/2，從而使VI轉(zhuǎn)換器對(duì)上述的飽和響應(yīng)效果(在輸入電壓范圍的上半部分，VCO系統(tǒng)中平緩的“輸出時(shí)鐘頻率對(duì)輸入電壓”的傳遞函數(shù))進(jìn)行校正(并減少或消除)，否則VCO系統(tǒng)將被限制(S卩，本發(fā)明的VI轉(zhuǎn)換器被普通VI轉(zhuǎn)換器取代)。
[0040]再次參考圖2，晶體管Q5d的功能是提供一個(gè)偏置輸出電壓“OUT”(非零)，以響應(yīng)具有零值的輸入電壓Vin (或一個(gè)小于晶體管Q4a、Q4b和Q4c的最低閾值電壓的值)。通過選擇電壓V5(即Q5d的柵極電壓)大于Q5d的閾值電壓，使流過電阻R3a(和與之串聯(lián)的晶體管Q5d的溝道)的電流Ibias不為零，從而實(shí)現(xiàn)這種“零輸入電壓”偏置電壓“OUT”的值。由于輸出結(jié)點(diǎn)D處的電壓響應(yīng)電流I2a、I2b和12。的變化而變化(反過來又影響Vin的變化)，當(dāng)輸入電壓Vin高于晶體管Q4b、Q4a和Q4c最低的閾值電壓時(shí)，偏置電流Ibias隨之變化(少量)O
[0041]在替代的實(shí)例中，電壓“OUT”的一個(gè)非零的“零輸入電壓”偏置值是不必要的，元件Q5d和R3a都被刪去，因而，零伏(小于Vdd)的輸出電壓OUT響應(yīng)零輸入電壓Vin。在這種可替換的實(shí)例中，一些或全部元件Rla、R2a、Rib、R2b、Rlc和R2c的值，以及晶體管Q3a、Q4a、Q3b、Q4b、Q3c、Q4c、Q5a、Q5b和Q5c的特性(圖2中所示的值)均可改變，從而獲得所需的輸出電壓對(duì)輸入電壓的傳遞函數(shù)。
[0042]圖2電路中，電流“12”由關(guān)系:I2-12a+I2b+I2c+Ibias決定。分量電流I2a、I2b和I2c與輸入電壓(Vin)之間均為非減函數(shù)關(guān)系。輸出電壓“OUT”與分量電流之和之間也為第四非減函數(shù)關(guān)系。并且第四非減函數(shù)可表示為分量電流之和(I2a+I2b+I2。)與偏置電流(Ibias)的函數(shù)。偏置電流“Ibias”是(一階近似)與輸入電壓無關(guān)的常數(shù)。第四非減函數(shù)是分量電流之和的非減函數(shù)。輸出電壓“OUT”是輸入電壓、Vin的第五非減函數(shù)(線性)。圖4中繪制的曲線“A”和“B”是第四非減函數(shù)的示例。
[0043]在本發(fā)明的具有兩個(gè)或三個(gè)以上的差分放大器階段(而不是如圖2所示的實(shí)例中那樣的三個(gè)階段)的VI轉(zhuǎn)換器替代實(shí)例中，每個(gè)階段在輸出結(jié)點(diǎn)處產(chǎn)生一個(gè)分量電流。輸出電壓是分量電流之和的非減函數(shù)。輸出電壓同樣也是輸入電壓(“Vin”)的非遞減(非線性)函數(shù)。
[0044]在本發(fā)明的多級(jí)VI轉(zhuǎn)換器的其他實(shí)例中，每一個(gè)并聯(lián)連接的差分放大器階段在輸出結(jié)點(diǎn)產(chǎn)生一個(gè)分量電流，輸出電壓是分量電流之和的非增函數(shù)，同時(shí)也是輸入電壓(Vin)的非增函數(shù)(非線性)。這樣的實(shí)現(xiàn)方式是圖2電路的一個(gè)變化(參考圖5所描述的)，其中晶體管Q3和Q4由PMOS晶體管替代。如該圖5所示，每個(gè)NMOS晶體管NlO和Nll的柵極與其漏極短接。電源電壓Vdd接到PMOS晶體管PlO和Pll的源極，偏置電壓V5接到晶體管PlO和Pll的柵極。在第一階段中，PMOS晶體管P12的源連(通過電阻R10)接到晶體管PlO的漏極，PMOS晶體管P13的源極(通過電阻Rll)連接到晶體管PlO的漏極，晶體管P12和P13的漏極分別連接到晶體管NlO和Nll的漏極。晶體管P12和P13共同構(gòu)成一個(gè)差分對(duì)。參考電壓REH)接到晶體管P12的柵極。輸入電壓Vin接到晶體管P13的柵極。通過晶體管P13的溝道的電流記為“ I2a”。隨著輸入電壓“Vin”降低到比Vdd低一個(gè)晶體管的P13閾值電壓，電流I2a開始增加(并且通過晶體管P12的溝道的電流開始下降)，而I5a (通過晶體管Pio的總電流)保持不變。當(dāng)Vin低于第二電壓時(shí)，通過P12的電流變?yōu)榱?，I2a等
于 I5a。
[0045]在圖5電路的第二階段中，PMOS晶體管P14的源極(通過電阻R12)連接到Pll的漏極，PMOS晶體管P15的源極(通過電阻R13)連接到晶體管PlO的漏極，晶體管P14和P15的漏極分別連接到晶體管NlO和Nll的漏極。晶體管P14和P15共同構(gòu)成一個(gè)差分對(duì)。參考電壓REFl接到晶體管P14的柵極。輸入電壓Vin接到晶體管P15的柵極。通過晶體管P15的溝道的電流記為“I2b”。隨著輸入電壓“Vin”降低到比Vdd低一個(gè)晶體管P15的閾值電壓的，電流I2b開始增加(并且通過晶體管P14的溝道的電流開始下降)，而I5b (通過晶體管Pll的總電流)保持不變。當(dāng)Vin低于第三電壓時(shí)，通過P14的電流變?yōu)榱?，I2b等于I5a。輸出電壓“OUT”由電流I2 (通過Nll的溝道)確定。電流I2是分量電流I2a和I2b，以及各個(gè)額外階段產(chǎn)生的類似分量電流(未顯示)的總和。
[0046]同樣，在本發(fā)明的多級(jí)VI轉(zhuǎn)換器的其他實(shí)例中，每一個(gè)并聯(lián)的差分放大器階段在輸出結(jié)點(diǎn)處產(chǎn)生一個(gè)分量電流，輸出電壓與分量電流之和呈非線性函數(shù)關(guān)系，同時(shí)輸出電壓與輸入電壓也呈非線性函數(shù)關(guān)系。
[0047]本發(fā)明的VI轉(zhuǎn)換器的多級(jí)結(jié)構(gòu)使得VI的輸出電壓(和相應(yīng)的電流，如電流I2)與輸入電壓呈非線性變化(在圖5的實(shí)例中，至少在工作范圍內(nèi)的上部或下部，通常比線性的變化速度快)。這種非線性變化在響應(yīng)壓控振蕩器(VCO)的VI輸出電壓時(shí)可抵消非線性變化，從而為VCO提供一個(gè)線性(或基本上是線性的)的整體傳遞函數(shù)(即線性或基本上是線性的“輸出時(shí)鐘頻率對(duì)VCO的輸入電壓”的傳遞函數(shù))。
[0048]在可替代的實(shí)施例中，本發(fā)明的多級(jí)VI轉(zhuǎn)換器包括兩個(gè)或三個(gè)以上的并聯(lián)的階段，每個(gè)階段都產(chǎn)生一個(gè)總電流的分量電流，并且分量電流決定了差分放大器的輸出電壓。放大器階段的數(shù)目，以及每一個(gè)階段的尾電流和參考電壓(電阻值和晶體管特性)的選擇都是一定的，從而獲得所需的“VI的輸出電壓對(duì)輸入電壓”的傳遞函數(shù)，該傳遞函數(shù)通常為非線性函數(shù)，從而通過VI轉(zhuǎn)換器消除在響應(yīng)一個(gè)壓控振蕩器(VCO)的輸出電壓時(shí)出現(xiàn)的非線性問題。
[0049]本發(fā)明的另一個(gè)方面是一個(gè)壓控振蕩器(“VC0”)系統(tǒng)，包括所有的本發(fā)明的多級(jí)VI轉(zhuǎn)換器的實(shí)例。圖3所示的電路即為一個(gè)VCO系統(tǒng)。更具體地，圖3電路是一個(gè)差分電壓控制的振蕩器，其設(shè)計(jì)與普通設(shè)計(jì)相同，除以下方面:
[0050]圖2電路(而不是如圖1所示的普通電路)實(shí)現(xiàn)電壓-電流轉(zhuǎn)換器20 ;圖3電路中，電阻電路10為第一和第二階段的VI轉(zhuǎn)換器20提供參考電壓RER)和REFl，電源電壓Vdd (與圖2所示的“Vdd”相同)作為第三階段的VI轉(zhuǎn)換器20的電壓REF2。
[0051]如果圖3電路被制作成一個(gè)具有標(biāo)準(zhǔn)值為5.0V的電源電壓的集成電路，內(nèi)部電壓調(diào)節(jié)器通常用來產(chǎn)生標(biāo)準(zhǔn)值為3.3V的Vdd。
[0052]如果圖3電路被制造成一個(gè)具有額定3.3V的電源電壓(如圖7所示的集成電路70)的集成電路(即目前的亞微米晶片工藝技術(shù)規(guī)范)，可使用的電源電壓為Vdd。在這種情況下，該芯片優(yōu)選如圖7所示的具有向芯片內(nèi)(用于圖3中的電壓Vdd)數(shù)字電路直接提供電源電壓的電源引腳，以及另一個(gè)向芯片內(nèi)的模擬電路提供電源電壓的電源引腳。如圖7所示，電感和電容電路(電感器和兩個(gè)電容器的連接如圖所示)過濾應(yīng)用到芯片的電源電壓。
[0053]如果VI轉(zhuǎn)換器20被圖1所示的普通VI轉(zhuǎn)換器替換，參考電壓RER)(而不是參考電壓REFl)需要提供給這種普通VI轉(zhuǎn)換器。可通過簡化電路10，即如圖3所示的去掉電阻R3和R4的電路10實(shí)現(xiàn)。
[0054]圖3的電壓源12作為電壓V5加到VI轉(zhuǎn)換器20的晶體管Q5a、Q5b、Q5c和Q5d的柵極。電路12可被實(shí)現(xiàn)為一個(gè)電阻和一個(gè)NMOS晶體管，電阻連接在電位保持在Vdd的結(jié)點(diǎn)和NMOS晶體管(NM0S晶體管的源極接地，柵極和漏極短接)的漏極之間。
[0055]在圖3的VCO系統(tǒng)中，VI轉(zhuǎn)換器20輸出的電壓“OUT”決定了應(yīng)用到振蕩器30中的7個(gè)元件(記為元件“CELL0-CELL6”)的控制電壓(OUT和OUT’)。電壓的“0UT”，作為一個(gè)用于在振蕩器30的每個(gè)元件中產(chǎn)生偏置電流的鏡電壓，從轉(zhuǎn)換器20到振蕩器30 (如圖3所示)中的每個(gè)元件的第一偏置電壓終端。該電路由晶體管Q6、Q7、Q8、Q9、Q10、Qll、Q12、運(yùn)算放大器14和偏置電源15 (如圖所示)構(gòu)成，并產(chǎn)生且從運(yùn)算放大器14的輸出端到振蕩器30的每個(gè)元件的第二偏置電壓終端的電壓OUT’(其電位響應(yīng)OUT的電位的上升而上升，并有OUT的電位決定)。振蕩器30的輸出時(shí)鐘信號(hào)CLK (和反相信號(hào)CLKB)的頻率由控制電壓(OUT和OUT’)確定，即由電壓OUT的電平確定。
[0056]圖3所示的振蕩器30具有常規(guī)的設(shè)計(jì)。圖6是電路30的一個(gè)實(shí)例中兩個(gè)元件(“CELL1和CELL2”)的簡化示意圖。第一個(gè)元件包括PMOS晶體管P20、P21和P22，以及可變電阻60和61，連接如圖所示。第二個(gè)元件包括PMOS晶體管P30、P31和P32，以及可變電阻62和63，連接如圖所示。電壓OUT作為一個(gè)從晶體管P20和P21的柵極接收的偏置電壓。電壓OUT’在每一個(gè)可變電阻器60、61、62和63處被接收，并控制這些可變電阻的阻抗。通過晶體管P20的溝道的電流為(I2) (w/2400)，其中I2為圖2中的電流“12”，“(w/2400)”是圖2中晶體管Q2和晶體管P20的溝道寬度的比率。隨著OUT的增加，每個(gè)電阻器的阻抗均減小，從而保證(I2) (w/2400) (R)保持不變，其中“R”是電阻60和61的阻抗。如果沒有阻抗R在響應(yīng)OUT’變化(即響應(yīng)OUT和I2的值的變化)時(shí)不變，則電流I2的增加會(huì)引起差分電壓的擺幅增加，但電路30的輸出頻率不會(huì)增加。
[0057]在圖3電路所需的操作范圍內(nèi)，電壓OUT的增加速度比線性響應(yīng)線性增加的輸入電壓Vin快(至少超過工作范圍內(nèi)的一部分)，信號(hào)CLK的頻率線性或基本上線性(不飽和)增加以響應(yīng)線性增加的輸入電壓Vin。
[0058]圖4中的曲線B和D是圖3系統(tǒng)的一個(gè)實(shí)例的輸出時(shí)鐘頻率對(duì)輸入電壓的傳遞函數(shù)的不同實(shí)現(xiàn)。曲線A和C是圖3系統(tǒng)在這兩個(gè)實(shí)例的中電路20的“輸出電流對(duì)輸入電壓”的傳遞函數(shù)(即圖2電流對(duì)輸入電壓Vin的傳遞函數(shù))。對(duì)于曲線B和D (和下面討論的曲線E)，距橫軸的距離表示增加的輸出時(shí)鐘頻率。對(duì)于曲線A和C，距橫軸的距離表示增加的電流I2 (圖2中，I2a+I2c;+I2c;+Ibias=I2)。雖然曲線A和C在作為輸入電壓Vin的函數(shù)時(shí)表示電流12，但因?yàn)閂I的輸出電壓(“OUT”)與電流I2成正比，所以VI的輸出電壓(電壓輸出，如在圖2)也是輸入電壓Vin的函數(shù)。
[0059]圖4中的曲線E表示普通VCO系統(tǒng)(圖3系統(tǒng)的常規(guī)版本，即圖1電路替換本發(fā)明的圖2電路20的實(shí)現(xiàn))的輸出時(shí)鐘頻率與輸入電壓的傳遞函數(shù)特性。
[0060]從曲線E的趨勢可知，從Vin=0.6V到Vin=3V的操作范圍內(nèi)，這種普通VCO系統(tǒng)存在飽和響應(yīng)問題，在此操作范圍內(nèi)的上部(高于Vin=L 8V),曲線E變得平緩(其斜率減小直到斜率接近零)。普通VCO的系統(tǒng)有幾處缺點(diǎn):“輸出時(shí)鐘頻率對(duì)輸入電壓”的傳遞函數(shù)(曲線E)在超過Vin=L 8V時(shí)斜率變?yōu)榱?，從而限制了達(dá)到可提供實(shí)用的輸入電壓Vin的最大輸出時(shí)鐘頻率，并且集成電路成本低(由曲線E可得最大輸出時(shí)鐘頻率通常低于280MHz);在低于Vin=L 8V范圍內(nèi)，斜率達(dá)不到所需的數(shù)值；在給定的輸入電壓Vin范圍內(nèi)，能夠達(dá)到的最大輸出時(shí)鐘頻率受工藝和操作溫度條件的變化影響較大。在本發(fā)明之前并不知道如何實(shí)現(xiàn)基本線性的“壓控振蕩器的輸出時(shí)鐘頻率與輸入電壓的”傳遞函數(shù)(或壓控振蕩器的輸出時(shí)鐘頻率與輸入電壓的傳遞函數(shù)在高輸入電壓部分不趨向平坦)，并且線性傳遞函數(shù)的斜率適宜，此外，在工藝變化和操作溫度條件變化的條件下，VCO系統(tǒng)能夠獲得所需的最大輸出時(shí)鐘頻率(一個(gè)具有給定的設(shè)計(jì)和特定的輸入電壓范圍的VI電路)。
[0061]由曲線E可知，曲線A、B、C和D說明圖3所示的本發(fā)明VCO系統(tǒng)的實(shí)現(xiàn)不受上面所討論普通VCO系統(tǒng)的缺點(diǎn)影響。
[0062]曲線C和D表示圖3電路實(shí)現(xiàn)的集成電路工作在“慢”的溫度和工藝條件下(即“SLOW.150”條件下，其晶體管的工作結(jié)溫度為150攝氏度，Vdd為3V左右，晶體管有長溝道和高閾值電壓，并且電阻比額定值增加20%)。曲線A和B表示圖3電路實(shí)現(xiàn)的集成電路工作在“快”的溫度和工藝條件下(即“FAST.M40”條件下，其晶體管的工作結(jié)溫為40攝氏度，Vdd為3.6V，晶體管有短渠道和低閾值電壓，電阻比額定值減少20% )。
[0063]在從Vin=0.4V到Vin=3V的工作范圍內(nèi)(如果該電路在從133MHz到300MHz的范圍內(nèi)無法正常運(yùn)行，可忽略轉(zhuǎn)折點(diǎn)即320MHz以下部分)，曲線B(圖3的“快”實(shí)現(xiàn)中“輸出時(shí)鐘頻率與輸入電壓的”傳輸函數(shù))從最低值約133MHz到440MHz線性增加(所有部分正斜率)。因?yàn)榍€A (“用于控制VCO的VI轉(zhuǎn)換器的輸出電壓對(duì)輸入電壓”的傳遞函數(shù)，其中VCO的傳遞函數(shù)為曲線B)在所需的從Vin=0.4V到Vin=3V的范圍內(nèi)呈非線性上升(增加的斜率)所以，可獲得所需的斜率基本固定的曲線B。VI轉(zhuǎn)換器的第一階段被設(shè)計(jì)為來為“快”的條件下提供足夠的偏置，更高的階段可以在“慢”的條件下開始發(fā)揮作用。
[0064]曲線D (圖4的“慢”實(shí)現(xiàn)中“輸出時(shí)鐘頻率與輸入電壓”的傳遞函數(shù))在Vin=0.4V到Vin=3.0V的范圍內(nèi)具有正斜率(隨著輸入電壓的增加略有增加)。所以可獲得斜率合適的曲線D，因?yàn)榍€C (“用于控制VCO的VI轉(zhuǎn)換器的輸出電壓對(duì)輸入電壓”的傳遞函數(shù)，其中VCO的傳遞函數(shù)為曲線D)在Vin=0.4V到Vin=3.0V的范圍內(nèi)呈線性上升。
[0065]請(qǐng)注意，在“快”的條件下，VCO得到較少的偏置電流(比“慢”的條件下)，三個(gè)差分對(duì)(Q3a、Q4a、Rla、R2a、和 Q3a, Q4b、Rib、R2b 和 Q3c、Q4c、Rlc、R2c)較為理想(比“慢”的條件下)，具有低閾值電壓和低電阻。由于差分對(duì)接近理想的操作，第一個(gè)階段(接收電壓RER))將比其他階段為總電流I2提供更多的電流。第三階段(接收電壓REF2)則不提供，直到Vin非常接近Vdd。
[0066]圖3的VCO系統(tǒng)在輸入電壓從Vin=0.4V到Vin=3.0V的范圍內(nèi)達(dá)到一個(gè)有效的最大輸出時(shí)鐘頻率(如300MHz或320MHz)，盡管過程和操作溫度條件顯著變化(例如，無論是VCO系統(tǒng)的“快”實(shí)現(xiàn)的特性曲線B，還是VCO系統(tǒng)的“慢”實(shí)現(xiàn)的特性曲線D)。
[0067]如果圖3電路被制作成一個(gè)集成電路，并操作在“慢”的溫度和過程條件下(例如圖4所示的“SLOW.150”的條件下)，在操作范圍(從150MHz到300MHz)內(nèi)的增益(“時(shí)鐘輸出頻率與輸入電壓”的傳遞函數(shù)的平均斜率)可達(dá)到約87MHz/V。如果圖3電路被制作成一個(gè)集成電路，并操作在“快”的溫度和過程條件下(例如圖4所示的“FAST.M40”的條件下)，在所需的操作范圍內(nèi)的增益可達(dá)到約78MHz/V。與IOOMHz和150MHz相比，這些增益值可通過VCO系統(tǒng)和電路20被圖1電路(RER)=Vdd/2的參考電壓接到Q3的柵極，而不是本發(fā)明的圖2電路)分別在“慢”和“快”的溫度和過程條件下實(shí)現(xiàn)來實(shí)現(xiàn)。
[0068]圖3所示的普通的VCO系統(tǒng)(例如，圖3的一個(gè)用圖1電路替換圖2實(shí)現(xiàn)電路20的版本)遇到飽和響應(yīng)問題(如圖4的曲線E所示,在所需的輸出時(shí)鐘的頻率范圍內(nèi)，高的輸出時(shí)鐘頻率處的“輸出時(shí)鐘頻率與輸入電壓”傳輸函數(shù)的斜率較平緩)。這個(gè)問題不是唯一的，特別是VCO設(shè)計(jì)。例如，VCO具有另一種普通的設(shè)計(jì)，這種設(shè)計(jì)中包括環(huán)形振蕩器(由CMOS反相器構(gòu)成，電流源耦合到每個(gè)反相器的PMOS和NMOS晶體管的源極)和普通的單級(jí)電壓-電流轉(zhuǎn)換器，也受到飽和響應(yīng)問題的影響。該問題可通過使用本發(fā)明的多級(jí)電壓-電流轉(zhuǎn)換器替代這種環(huán)形振蕩器VCO電路中的普通的單級(jí)電壓-電流轉(zhuǎn)換器來消除(或在其它普通的VCO系統(tǒng)中遇到的這種問題)。
[0069]圖3所示的本發(fā)明的VCO的系統(tǒng)被設(shè)計(jì)來產(chǎn)生輸出電壓CLK，該輸出電壓CLK頻率范圍為150MHz到300MHZ，并具有整個(gè)過程、溫度和電源電壓的公差。通過實(shí)現(xiàn)本發(fā)明的圖2電路的VI轉(zhuǎn)換器20 (而不是圖1中普通的電路)，圖3系統(tǒng)在最差的條件下達(dá)到更低的增益(“輸出時(shí)鐘頻率對(duì)輸入電壓”的傳遞函數(shù)的最低斜率)，并增加鎖定的電壓范圍。本發(fā)明的多級(jí)VI轉(zhuǎn)換器比圖1所示的普通單級(jí)電路有更多的自由度(在這個(gè)意義上，其組成部分可以選擇特定的參數(shù)值來實(shí)現(xiàn)各種操作特性)，圖3電路的輸出時(shí)鐘頻率對(duì)輸入電壓的傳遞函數(shù)可滿足較大范圍的需求。其中，本發(fā)明的VI轉(zhuǎn)換器可選擇的參數(shù)即VI轉(zhuǎn)換器的階段的數(shù)目(例如，圖2中三個(gè)，兩個(gè)或三個(gè)以上)，每個(gè)階段的參考電壓(例如，REFO, REFl和REF2)、電阻(例如，Rla、R2a、Rlb、R2b、Rlc 和 R2c)和尾電流(如電流 I5a、I5b 和 I5c)。
[0070]在實(shí)現(xiàn)本發(fā)明時(shí)可以采用本文所描述的各種方案替代。為說明起見，本發(fā)明不受限制，只受本發(fā)明的權(quán)利要求所限制。
【權(quán)利要求】
1.一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:輸出結(jié)點(diǎn)用于響應(yīng)輸入電壓，輸出電壓用于控制壓控振蕩器多級(jí)電壓轉(zhuǎn)換器包括:多級(jí)電壓轉(zhuǎn)換器包括三個(gè)并聯(lián)在輸入結(jié)點(diǎn)和輸出結(jié)點(diǎn)之間的差分放大級(jí)；第一級(jí)差分放大器，其輸入端耦合接收輸入電壓，參考結(jié)點(diǎn)耦合接收第一參考電壓，并且第一輸出端耦合到輸出結(jié)點(diǎn)，用于接收來自輸出結(jié)點(diǎn)的第一級(jí)電流，以及將尾電流引到地；第二級(jí)差分放大器耦合在輸入結(jié)點(diǎn)和輸出結(jié)點(diǎn)之間，并與第一差分放大器并聯(lián)，第二參考結(jié)點(diǎn)耦合接收第二參考電壓，并被用于吸收輸出結(jié)點(diǎn)的第二分量電流，以及將第二級(jí)放大器的尾電流引至地，其中第一部分的電流由第一參考電壓和輸入電壓決定，第二部分的電流由第二參考電壓和輸入電壓決定，而輸入電壓與輸出電壓之間的傳遞函數(shù)為非線性函數(shù)；第三級(jí)差分放大器，耦合在輸入結(jié)點(diǎn)和輸出結(jié)點(diǎn)之間，并與第一級(jí)差分放大器并聯(lián)，第三參考結(jié)點(diǎn)耦合接收第三參考電壓，并被用于吸收來自輸出結(jié)點(diǎn)的第三級(jí)電流，并將第三尾電流接地，其中第三級(jí)電流由第三參考電壓和輸入電壓決定，輸出電壓與第一級(jí)、第二級(jí)和第三級(jí)電流之和成非遞減關(guān)系；第三級(jí)差分放大器的第五支路的MOSFET晶體管的柵極被耦合接收第三參考電壓；第六支路的MOSFET晶體管的柵極被耦合接收輸入電壓，第三漏電流電路的第五支路被耦合在第五結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，從而使第五電流由第五結(jié)點(diǎn)，并通過第五MOSFET的溝道流向第六結(jié)點(diǎn)；第六支路被耦合在輸出結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，使得第六電流由輸出結(jié)點(diǎn)，通過第六MOSFET的溝道流向第六結(jié)點(diǎn)；第三漏電流電路被耦合到第六結(jié)點(diǎn)來接收來自第六結(jié)點(diǎn)的第三尾電流，第六電流取決于第三參考電壓和輸入電壓，輸出電壓與第二電流、第四電流和第六電流的和之間為非遞減函數(shù)關(guān)系。
2.根據(jù)權(quán)利要求1所述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:多級(jí)電壓轉(zhuǎn)換器還包括:第一差分放大級(jí)的第一支路包括一個(gè)第一 MOSFET晶體管，其柵極被耦合來接收第一參考電壓，第二支路包括一個(gè)第二 MOSFET晶體管，其柵極被稱合來接收輸入電壓；第一電流源電路，其中第一支路被耦合在第一結(jié)點(diǎn)和第二結(jié)點(diǎn)之間，從而使第一級(jí)電流由第一個(gè)結(jié)點(diǎn)，通過第一 MOSFET晶體管的溝道流向第二個(gè)結(jié)點(diǎn)；第二支路被耦合在輸出結(jié)點(diǎn)和所述第二結(jié)點(diǎn)之間，從而使得第二級(jí)電流由輸出結(jié)點(diǎn)，通過第二 MOSFET晶體管的溝道流向第二結(jié)點(diǎn)；耦合到第二結(jié)點(diǎn)的第一電流源電路，被用于吸收來自第二結(jié)點(diǎn)的第一級(jí)的尾電流；第二級(jí)差分放大級(jí)的第三支路包括一個(gè)第三MOSFET晶體管，晶體管的柵極被耦合接收第二參考電壓，包含在第四支路中的第四MOSFET晶體管，其柵極被耦合接收輸入電壓，第二漏電流電路的第三支路耦合在第三結(jié)點(diǎn)和第四結(jié)點(diǎn)之間，從而使得第三電流從第三結(jié)點(diǎn)，通過第三MOSFET晶體管的溝道流向第四結(jié)點(diǎn)，第四支路被耦合在輸出結(jié)點(diǎn)和第四結(jié)點(diǎn)之間，從而使得第四電流從輸出結(jié)點(diǎn)，通過第四MOSFET晶體管的溝道流向第四結(jié)點(diǎn)，第二漏電流電路被耦合到第四結(jié)點(diǎn)來接收來自第二結(jié)點(diǎn)的第二尾電流，第二電流取決于第一參考電壓和輸入電壓，而第四電流取決于第二參考電壓和輸入電壓，并且輸入電壓與輸出電壓之間為非線性關(guān)系；第三級(jí)差分放大器的第五支路的MOSFET晶體管的柵極被耦合接收第三參考電壓；第六支路的MOSFET晶體管的柵極被耦合接收輸入電壓，第三漏電流電路的第五支路被耦合在第五結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，從而使第五電流由第五結(jié)點(diǎn)，通過第五MOSFET的溝道流向第六結(jié)點(diǎn)；第六支路被耦合在輸出結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，使得第六電流由輸出結(jié)點(diǎn)，通過第六MOSFET的溝道流向第六結(jié)點(diǎn)；第三漏電流電路被耦合到第六結(jié)點(diǎn)來接收來自第六結(jié)點(diǎn)的第三尾電流，第六電流取決于第三參考電壓和輸入電壓，輸出電壓與第二電流、第四電流和第六電流和之間為非遞減函數(shù)關(guān)系；第一電路被用于為第一結(jié)點(diǎn)、第三個(gè)結(jié)點(diǎn)和第五結(jié)點(diǎn)提供電源電壓；第二電路被用于為第二個(gè)結(jié)點(diǎn)、第四結(jié)點(diǎn)和第六結(jié)點(diǎn)提供第二電源電壓，并且第二電源電壓基本上等于電源電壓；第三參考電壓約等于電源電壓，第二參考電壓約等于3Vdd/4，而第一參考電壓至少約等于Vdd/2。
3.根據(jù)權(quán)利要求1所述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:第一支路包括耦合在第一 MOSFET晶體管的溝道和第二結(jié)點(diǎn)之間的第一電阻，第二支路包括耦合在第二 MOSFET晶體管的溝道和第二結(jié)點(diǎn)之間的第二電阻，第三支路包括耦合在第三MOSFET晶體管的溝道和第四結(jié)點(diǎn)之間的第三電阻，第四支路包括耦合在第四MOSFET晶體管的溝道和第四結(jié)點(diǎn)之間的第四電阻。
4.根據(jù)權(quán)利要求1所述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:第三級(jí)差分放大器的第五支路的MOSFET晶體管的柵極被耦合接收第三參考電壓；第六支路的MOSFET晶體管的柵極被耦合接收輸入電壓，第三漏電流電路的第五支路被耦合在第五結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，從而使第五電流由第五結(jié)點(diǎn)，通過第五MOSFET的溝道流向第六結(jié)點(diǎn)；第六支路被耦合在輸出結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，使得第六電流由輸出結(jié)點(diǎn)，通過第六MOSFET的溝道流向第六結(jié)點(diǎn)；第三漏電流電路被耦合到第六結(jié)點(diǎn)來接收來自第六結(jié)點(diǎn)的第三尾電流，第六電流取決于第三參考電壓和輸入電壓；第一電路被用于為第一結(jié)點(diǎn)、第三個(gè)結(jié)點(diǎn)和第五結(jié)點(diǎn)提供電源電壓；第二電路被用于為第二個(gè)結(jié)點(diǎn)、第四結(jié)點(diǎn)和第六結(jié)點(diǎn)提供第二電源電壓，并且第二電源電壓基本上等于電源電壓，并且其中第一支路包括耦合在第一MOSFET晶體管的溝道和第二結(jié)點(diǎn)之間的第一電阻，第二支路包括耦合在第二 MOSFET晶體管的溝道和第二結(jié)點(diǎn)之間的第二電阻，第三支路包括耦合在第三MOSFET晶體管的溝道和第四結(jié)點(diǎn)之間的第三電阻，第四支路包括耦合在第四MOSFET晶體管的溝道和第四結(jié)點(diǎn)之間的第四電阻，第五支路包括耦合在第五MOSFET晶體管的溝道和第六結(jié)點(diǎn)之間的第五電阻,第六支路包括耦合在第六MOSFET晶體管的溝道和第六結(jié)點(diǎn)之間的第六電阻,第三參考電壓約等于電源電壓，第二參考電壓約等于/4，而第一參考電壓至少約等于/2，并且第五和第六電阻均為R，第三和第四電阻約為2R，而第一和第二電阻約為16。
5.根據(jù)權(quán)利要求1所述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:多級(jí)電壓轉(zhuǎn)換器還包括:耦合到輸出結(jié)點(diǎn)偏壓電路，其作用是在輸入結(jié)點(diǎn)電勢與地的電勢相等時(shí)，保證輸出結(jié)點(diǎn)的電勢為一個(gè)固定的電勢；一個(gè)連接在輸出結(jié)點(diǎn)相連的電阻；一個(gè)MOSFET晶體管，晶體管的第一溝道終端與電阻的另一端相連，第二溝道終端接地，柵極耦合接收控制電壓。
6.根據(jù)權(quán)利要求1所述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:一個(gè)電壓控制振蕩器系統(tǒng)包括:一個(gè)在輸出結(jié)點(diǎn)產(chǎn)生輸出電壓來響應(yīng)輸入結(jié)點(diǎn)的輸入電壓的多級(jí)電壓轉(zhuǎn)換器，其中多級(jí)電壓轉(zhuǎn)換器包括至少兩個(gè)并聯(lián)在輸入結(jié)點(diǎn)和輸出結(jié)點(diǎn)之間的差分放大級(jí)，第一級(jí)的第二結(jié)點(diǎn)耦合接收第一參考電壓，第二級(jí)的第三結(jié)點(diǎn)耦合接收第二參考電壓，其中第一級(jí)被配置來接收來自輸出結(jié)點(diǎn)的第一級(jí)電流，并將第一尾電流引向地，第一級(jí)電流取決于第一參考電壓和輸入電壓，第二級(jí)電流取決于第二參考電壓和輸入電壓，輸出電壓與輸入電壓之間為非線性關(guān)系；一個(gè)電壓控制振蕩器，其控制輸入端I禹合到輸出結(jié)點(diǎn)，以接收輸出電壓，振蕩器包 括一個(gè)產(chǎn)生時(shí)鐘信號(hào)的電路，并且時(shí)鐘信號(hào)的頻率取決于輸出電壓。
7.根據(jù)權(quán)利要求1所述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:在一定的時(shí)鐘頻率范圍內(nèi)，時(shí)鐘信號(hào)的頻率與輸入電壓之間為線性關(guān)系。
8.根據(jù)權(quán)利要求1所述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:多級(jí)電壓轉(zhuǎn)換器還包括:第一差分放大級(jí)的第一支路包括一個(gè)第一 MOSFET晶體管，其柵極被耦合來接收第一參考電壓，第二支路包括一個(gè)第二 MOSFET晶體管，其柵極被稱合來接收輸入電壓；第一電流源電路，其中第一支路被耦合在第一結(jié)點(diǎn)和第二結(jié)點(diǎn)之間，從而使第二級(jí)電流由第一個(gè)結(jié)點(diǎn)，通過第一 MOSFET晶體管的溝道流向第二個(gè)結(jié)點(diǎn)；第二支路被耦合在輸出結(jié)點(diǎn)和所述第二結(jié)點(diǎn)之間，從而使得第一級(jí)電流由輸出結(jié)點(diǎn)，通過第二 MOSFET晶體管的溝道流向第二結(jié)點(diǎn)；耦合到第二結(jié)點(diǎn)的第一電流源電路，被用于吸收來自第二結(jié)點(diǎn)的第一級(jí)的尾電流；第二差分放大級(jí)的第三支路包括一個(gè)第三MOSFET晶體管，晶體管的柵極被耦合接收第二參考電壓，包含在第四支路中的第四MOSFET晶體管，其柵極被耦合接收輸入電壓，第二漏電流電路的第三支路耦合在第三結(jié)點(diǎn)和第四結(jié)點(diǎn)之間，從而使得第三電流從第三結(jié)點(diǎn)，通過第三MOSFET晶體管的溝道流向第四結(jié)點(diǎn)，第四支路被耦合在輸出結(jié)點(diǎn)和第四結(jié)點(diǎn)之間，從而使得第二級(jí)電流從輸出結(jié)點(diǎn)，通過第四MOSFET晶體管的溝道流向第四結(jié)點(diǎn)，第二漏電流電路被耦合到第四結(jié)點(diǎn)來接收來自第二結(jié)點(diǎn)的第二尾電流；第三級(jí)差分放大級(jí)的第五支路的MOSFET晶體管的柵極被耦合接收第三參考電壓；第六支路的MOSFET晶體管的柵極被耦合接收輸入電壓，第三漏電流電路的第五支路被耦合在第五結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，從而使第四電流由第五結(jié)點(diǎn)，通過第五MOSFET的溝道流向第六結(jié)點(diǎn)；第六支路被耦合在輸出結(jié)點(diǎn)和第六結(jié)點(diǎn)之間，使得第三電流由輸出結(jié)點(diǎn)，通過第六MOSFET的溝道流向第六結(jié)點(diǎn)，第三漏電流電路被耦合到第六結(jié)點(diǎn)來接收來自第六結(jié)點(diǎn)的第三尾電流，第一級(jí)電流取決于第一參考電壓和輸入電壓，第二級(jí)電流取決于第二參考電壓和輸入電壓，第三級(jí)電流取決于第三參考電壓和輸入電壓，而輸出電壓與輸入電壓之間為非線性關(guān)系。
9.根據(jù)權(quán)利要求1所 述的一種用于壓控振蕩器的多級(jí)電壓轉(zhuǎn)換器，其特征是:第一電流與輸入電壓、第二電流與輸入電壓、第三電流與輸入電壓、第四電流與輸入電壓、第六電流與輸入電壓，第二和第四電流之和與輸出電壓之間、以及第一、第二和第三電流之和與輸出電壓之間均為不同的非減函數(shù)關(guān)系。
【文檔編號(hào)】H02M3/158GK103812343SQ201310617804
【公開日】2014年5月21日 申請(qǐng)日期:2013年11月28日 優(yōu)先權(quán)日:2013年11月28日
【發(fā)明者】不公告發(fā)明人 申請(qǐng)人:蘇州貝克微電子有限公司