專利名稱：一種基于fpga與dsp的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置的制作方法
技術(shù)領(lǐng)域：
—種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置技術(shù)領(lǐng)域[0001 ] 本實(shí)用新型涉及風(fēng)力發(fā)電技術(shù)領(lǐng)域，提供了一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的 無功補(bǔ)償裝置。
背景技術(shù)：
[0002]隨著能源危機(jī)日益突出，開發(fā)利用新能源已成為全世界研究的熱點(diǎn)，風(fēng)力發(fā)電作 為一種重要的可再生能源形式，越來越受到人們的關(guān)注。隨著制造技術(shù)、現(xiàn)代控制技術(shù)、電 力電子技術(shù)和計(jì)算機(jī)技術(shù)的進(jìn)步，風(fēng)力發(fā)電技術(shù)以超過30 %的速度迅速發(fā)展，風(fēng)能成為世 界范圍內(nèi)發(fā)展最快的一種清潔、可再生能源。但是，風(fēng)資源的不確定性和風(fēng)電機(jī)組本身的運(yùn) 行特性使風(fēng)電機(jī)組的輸出功率是波動(dòng)的，可能影響電網(wǎng)的電能質(zhì)量，如電壓偏差、電壓波動(dòng) 和閃變、諧波等，嚴(yán)重時(shí)會(huì)對(duì)弱電電網(wǎng)的安全穩(wěn)定性造成危害，因此，風(fēng)力發(fā)電場(chǎng)對(duì)接入電 網(wǎng)的影響不容忽視。[0003]風(fēng)力發(fā)電的顯著特點(diǎn)之一是它的波動(dòng)性和間接性，直接導(dǎo)致了風(fēng)電場(chǎng)并網(wǎng)運(yùn)行時(shí) 的電能質(zhì)量問題，這些問題包括風(fēng)力發(fā)電機(jī)組投入、退出運(yùn)行所引起的電壓驟變，風(fēng)速波 動(dòng)所引起的功率和電壓波動(dòng)，湍流和塔影效應(yīng)所引起的電壓閃變，電力電子接口所產(chǎn)生的 諧波以及風(fēng)電場(chǎng)從系統(tǒng)吸收無功功率等。電壓閃變可以導(dǎo)致風(fēng)力發(fā)電機(jī)跳閘，進(jìn)而產(chǎn)生更 大的電壓波動(dòng)。當(dāng)風(fēng)電場(chǎng)與脆弱電網(wǎng)相聯(lián)時(shí)，電壓閃變和電壓波動(dòng)會(huì)給電網(wǎng)運(yùn)行帶來很大 的麻煩。風(fēng)力發(fā)電機(jī)并網(wǎng)用的電力電子裝置，在運(yùn)行中會(huì)產(chǎn)生相應(yīng)的諧波，注入電網(wǎng)后，會(huì) 使輸變電設(shè)備產(chǎn)生附加損耗、降低容量，嚴(yán)重時(shí)還會(huì)引起諧振，損壞電氣設(shè)備。然而風(fēng)電場(chǎng) 并網(wǎng)運(yùn)行的電能質(zhì)量問題可以不同程度地通過風(fēng)電場(chǎng)無功功率補(bǔ)償加以解決。發(fā)明內(nèi)容[0004]本實(shí)用新型的目的在于提供一種能夠?qū)︼L(fēng)電接入端的電能質(zhì)量進(jìn)行長期、連續(xù)地 監(jiān)測(cè)，及時(shí)進(jìn)行無功補(bǔ)償?shù)囊环N基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置。[0005]本實(shí)用新型為了實(shí)現(xiàn)上述目的采用以下技術(shù)方案[0006]一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于包括用于采集 交流模擬電壓信號(hào)和電流信號(hào)的互感器單元，用于濾去信號(hào)中的高頻分量信號(hào)調(diào)理單元、 A/D轉(zhuǎn)換器、用于為系統(tǒng)提供時(shí)序邏輯控制的FPGA處理器、成采樣數(shù)據(jù)的實(shí)時(shí)分析處理和 進(jìn)行各電能質(zhì)量指標(biāo)計(jì)算DSP處理器、用于驅(qū)動(dòng)無功補(bǔ)償單元的晶閘管驅(qū)動(dòng)單元、無功補(bǔ) 償單元、用于通信的傳輸?shù)腃AN總線和上位機(jī)，所述互感器單元、信號(hào)調(diào)理單元、A/D轉(zhuǎn)換 器、FPGA處理器、DSP處理器順序連接，所述FPGA處理器與CAN總線控制器連接，為其提供 時(shí)序邏輯控制，所述DSP處理器連接晶閘管驅(qū)動(dòng)單元并為其提供驅(qū)動(dòng)脈沖，所述晶閘管驅(qū) 動(dòng)單元與無功補(bǔ)償單元連連接，控制無功補(bǔ)償單元投入電網(wǎng)。[0007]進(jìn)一步的說，所述DSP處理器還連接有CAN總線控制器，CAN總線控制器連接有上 位機(jī)，所述CAN總線控制器與FPGA處理器連接，所述FPGA處理器為其提供邏輯控制時(shí)序。[0008]進(jìn)一步的說，所述互感器單元包括電壓互感器和電流互感器，所述的電壓互感器采用SPT204V型號(hào)，電流互感器采用SCT254FK型號(hào)。[0009]進(jìn)一步的說，所述A/D轉(zhuǎn)換器采用ADS7864芯片。[0010]進(jìn)一步的說，所述FPGA處理器采用T2C35-V3芯片。[0011]進(jìn)一步的說，所述ARM處理器采用TMS320F28335芯片。[0012]本實(shí)用新型具有以下有益效果[0013]本實(shí)用新型采用高速數(shù)字信號(hào)處理器DSP和復(fù)雜可編程邏輯器件FPGA實(shí)現(xiàn)了采 樣和數(shù)據(jù)分析同步進(jìn)行，對(duì)電網(wǎng)質(zhì)量監(jiān)控的同時(shí)及時(shí)根據(jù)電網(wǎng)參數(shù)進(jìn)行無功補(bǔ)償，既滿足 電能質(zhì)量監(jiān)測(cè)的實(shí)時(shí)性、高速性和連續(xù)性的要求，又能即使對(duì)電網(wǎng)進(jìn)行補(bǔ)償，提高了電網(wǎng)電 能質(zhì)量，并采用CAN總線通信方式與遠(yuǎn)方控制中心通信，使分析的數(shù)據(jù)結(jié)果可以快速可靠 地傳到上位機(jī)。


[0014]圖1為本實(shí)用新型系統(tǒng)原理方框圖。
具體實(shí)施方式
[0015]本實(shí)用新型“DSP+FPGA”的模式結(jié)構(gòu)。數(shù)據(jù)采樣芯片是16位模數(shù)轉(zhuǎn)換芯片 ADS7864。經(jīng)過電流互感器和電壓互感器后的風(fēng)電場(chǎng)三相電壓電流信號(hào)以及風(fēng)速風(fēng)向信號(hào)， 由模數(shù)芯片ADS7864進(jìn)行同步采樣、保持、A / D轉(zhuǎn)換成數(shù)字信號(hào)，傳送至DSP進(jìn)行分類計(jì) 算和數(shù)據(jù)處理，然后通過CAN通信接口傳送至上位機(jī)，進(jìn)行數(shù)據(jù)的分析管理。FPGA采用主要 實(shí)現(xiàn)整個(gè)系統(tǒng)的邏輯控制，控制A / D采樣與芯片譯碼。[0016]一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于包括用于采集 交流模擬電壓信號(hào)和電流信號(hào)的互感器單元，用于濾去信號(hào)中的高頻分量信號(hào)調(diào)理單元、 A/D轉(zhuǎn)換器、用于為系統(tǒng)提供時(shí)序邏輯控制的FPGA處理器、成采樣數(shù)據(jù)的實(shí)時(shí)分析處理和 進(jìn)行各電能質(zhì)量指標(biāo)計(jì)算DSP處理器、用于驅(qū)動(dòng)無功補(bǔ)償單元的晶閘管驅(qū)動(dòng)單元、無功補(bǔ) 償單元、用于通信的傳輸?shù)腃AN總線和上位機(jī)，所述互感器單元、信號(hào)調(diào)理單元、A/D轉(zhuǎn)換 器、FPGA處理器、DSP處理器順序連接，所述FPGA處理器與CAN總線控制器連接，為其提供 時(shí)序邏輯控制，所述DSP處理器連接晶閘管驅(qū)動(dòng)單元并為其提供驅(qū)動(dòng)脈沖，所述晶閘管驅(qū) 動(dòng)單元與無功補(bǔ)償單元連連接，控制無功補(bǔ)償單元投入電網(wǎng)。所述DSP處理器還連接有CAN 總線控制器，CAN總線控制器連接有上位機(jī)，所述CAN總線控制器與FPGA處理器連接，所述 FPGA處理器為其提供邏輯控制時(shí)序。所述互感器單元包括電壓互感器和電流互感器，所述 的電壓互感器采用SPT204V型號(hào)，電流互感器采用SCT254FK型號(hào)。所述A/D轉(zhuǎn)換器采用 ADS7864芯片。所述FPGA處理器采用T2C35-V3芯片。所述ARM處理器采用TMS320F28335 芯片。DSP處理器完成采樣數(shù)據(jù)的實(shí)時(shí)分析處理，進(jìn)行各電能質(zhì)量指標(biāo)計(jì)算，并將計(jì)算結(jié)果 傳送至上位機(jī)，F(xiàn)PGA采用主要實(shí)現(xiàn)整個(gè)系統(tǒng)的邏輯控制，控制A / D采樣與芯片譯碼。
權(quán)利要求1.一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于包括用于采集交流模擬電壓信號(hào)和電流信號(hào)的互感器單元，用于濾去信號(hào)中的高頻分量信號(hào)調(diào)理單元、A/D轉(zhuǎn)換器、用于為系統(tǒng)提供時(shí)序邏輯控制的FPGA處理器、成采樣數(shù)據(jù)的實(shí)時(shí)分析處理和進(jìn)行各電能質(zhì)量指標(biāo)計(jì)算DSP處理器、用于驅(qū)動(dòng)無功補(bǔ)償單元的晶閘管驅(qū)動(dòng)單元、無功補(bǔ)償單元，所述互感器單元、信號(hào)調(diào)理單元、A/D轉(zhuǎn)換器、FPGA處理器、DSP處理器順序連接，所述FPGA處理器與CAN總線控制器連接，為其提供時(shí)序邏輯控制，所述DSP處理器連接晶閘管驅(qū)動(dòng)單元并為其提供驅(qū)動(dòng)脈沖，所述晶閘管驅(qū)動(dòng)單元與無功補(bǔ)償單元連連接，控制無功補(bǔ)償單元投入電網(wǎng)。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于所述DSP處理器還連接有CAN總線控制器，CAN總線控制器連接有上位機(jī)，所述CAN總線控制器與FPGA處理器連接，所述FPGA處理器為其提供邏輯控制時(shí)序。
3.根據(jù)權(quán)利要求1所述的一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于所述互感器單元包括電壓互感器和電流互感器，所述的電壓互感器采用SPT204V型號(hào)，電流互感器采用SCT254FK型號(hào)。
4.根據(jù)權(quán)利要求1所述的一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于所述A/D轉(zhuǎn)換器采用芯片ADS7864。
5.根據(jù)權(quán)利要求1所述的一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于所述FPGA處理器采用芯片T2C35-V3。
6.5、根據(jù)權(quán)利要求1所述的一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其特征在于所述ARM處理器采用芯片TMS320F28335。
專利摘要本實(shí)用新型涉及風(fēng)電設(shè)備技術(shù)領(lǐng)域，提供了一種基于FPGA與DSP的風(fēng)力發(fā)電網(wǎng)的無功補(bǔ)償裝置，其主旨在于提供一種能夠?qū)︼L(fēng)電接入端的電能質(zhì)量進(jìn)行長期、連續(xù)地監(jiān)測(cè)，并進(jìn)行無功補(bǔ)償?shù)臒o功補(bǔ)償裝置，包括互感器單元，信號(hào)調(diào)理單元、A/D轉(zhuǎn)換器、FPGA處理器、成采樣數(shù)據(jù)的實(shí)時(shí)分析處理和進(jìn)行各電能質(zhì)量指標(biāo)計(jì)算DSP處理器、用于驅(qū)動(dòng)無功補(bǔ)償單元的晶閘管驅(qū)動(dòng)單元、無功補(bǔ)償單元，所述互感器單元、信號(hào)調(diào)理單元、A/D轉(zhuǎn)換器、FPGA處理器、DSP處理器順序連接，所述FPGA處理器與CAN總線控制器連接，為其提供時(shí)序邏輯控制，所述DSP處理器連接晶閘管驅(qū)動(dòng)單元，所述晶閘管驅(qū)動(dòng)單元與無功補(bǔ)償單元連連接。
文檔編號(hào)H02J3/18GK202840525SQ20122046798
公開日2013年3月27日 申請(qǐng)日期2012年9月14日 優(yōu)先權(quán)日2012年9月14日
發(fā)明者高巍, 李波 申請(qǐng)人:成都訊易達(dá)通信設(shè)備有限公司