專利名稱：一種cts2電荷泵的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子行業(yè)電源技術(shù)領(lǐng)域，尤其涉及一種第二代電荷傳輸開關(guān)(ChargeTransfer Switch 2，簡稱 CTS2)電荷泵。
背景技術(shù)：
對于許多非揮發(fā)存儲器，其讀寫操作需要高電壓(也可能是負(fù)高電壓)，所以電荷泵廣泛應(yīng)用于存儲器中，用來提供高于外部電源電壓的高電壓或者負(fù)電壓。同時，隨著電路設(shè)計復(fù)雜性的增加，各種混合電路應(yīng)運(yùn)而生，單純依靠外部電源提供的電壓遠(yuǎn)遠(yuǎn)不能滿足要求，電荷泵的特性決定它能夠解決這個問題，特別是隨著電源電壓的下降，電荷泵應(yīng)用越來越廣泛。

圖1為現(xiàn)有技術(shù)迪克森(Dickson)電荷泵的結(jié)構(gòu)示意圖。圖中所有的MOS管(MDl MDn+Ι)均是NMOS管，且是以二極管形式連接在一起。其中，MDl的柵端和源端連接至電源電壓VDD，其漏端連接至MD2的源端和柵端；MD2的漏端再連接至MD3的柵端和源端，依次類推，MDn的柵端和源端連接至MDn-1的漏端，MDn的漏端連接至MDn+Ι的源端和柵端，MDn+1的漏端接負(fù)載電阻RL和負(fù)載電容Cout，MDl和MD2之間的連接處為節(jié)點(diǎn)1，MD2和MD3之間的連接處為節(jié)點(diǎn)2，依次類推，MDn和MDn+Ι之間的連接處為節(jié)點(diǎn)n，節(jié)點(diǎn)m(l η)通過電容Cp (泵浦電容，取相同值Cp)連接至兩相非重疊時鐘CLK和CLKB，其中奇數(shù)節(jié)點(diǎn)(1，3，5...)連接至同一路時鐘CLK，偶數(shù)節(jié)點(diǎn)(2，4，6...)連接至另一路時鐘CLKB。每個節(jié)點(diǎn)到低之間都有一個寄生電容，值為Cs。對于如圖1所示的Di ckson電荷泵,其中Cp代表泵浦電容,為相同值，以Cpump表示，Cs為寄生電容，Cload為負(fù)載電容。相鄰兩級之間的電壓差表達(dá)式如下:AV = Vn+1-Vn = Υφ' -VT,其中，νφ/代表每次時鐘信號高電平到來時，各點(diǎn)之間的電壓幅值的增加值，表達(dá)式如下:
權(quán)利要求
1.一種CTS2電荷泵，其特征在于，包括:級聯(lián)的N級放大單元，所述N > 2，其中所述N級放大單元中的第N級放大單元包括: 第N級傳輸管(MD4)，為PMOS管，其源端連接至所述N級放大單元中第N-1級放大單元中的第N-1級傳輸管(MD3)的漏端，其漏端連接至輸出端； 第十二 NMOS管(MS4)，其源端和柵端連接至所述第N-1級傳輸管(MD3)的漏端，其漏端通過第四電容(C4)連接至所述CTS2電荷泵的時鐘信號； 控制模塊，其輸入端與所述CTS2電荷泵的時鐘信號相連接，其輸出端連接至所述第N級傳輸管(MD4)的柵端，用于當(dāng)所述時鐘信號為低電平時，輸出低電平控制信號至所述第N級傳輸管(MD4)的柵端，使其打開；當(dāng)所述時鐘信號為高電平時，輸出低電平控制信號至所述第N級傳輸管(MD4)的柵端，使其關(guān)閉。
2.根據(jù)權(quán)利要求1所述的CTS2電荷泵，其特征在于，對于所述第十二NMOS管(MS4)的漏端:當(dāng)N為奇數(shù)時，通過所述第四電容(C4)連接至第一時鐘信號(CLK) ;iN為偶數(shù)時，通過所述第四電容(C4)連接至第二時鐘信號(CLKB)。
3.根據(jù)權(quán)利要求1所述的CTS2電荷泵，其特征在于，所述控制模塊包括:第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)和第七NMOS管(MN7)，以及第五PMOS管(MP4)、第六 PMOS 管(MP5)、第七 PMOS 管(MP6)和第八 PMOS 管(MP7)； 第四NMOS管(MN4)、第五NMOS管(MN5)、第五PMOS管(MP4)和第六PMOS管(MP5)以交叉耦合形式連接，第四NMOS管(MN4)和第五NMOS管(N5)的源端接地，第五PMOS管(MP4)和第六PMOS管(MP5)的源端連接至所述控制模塊的輸出端，第四NMOS管(MN4)的柵端連接至所述時鐘信號，所述時鐘信號經(jīng)過反相器之后連接至第五NMOS管(MN5)的柵端。
4.根據(jù)權(quán)利要求3所述的CTS2電荷泵，其特征在于，所述第四NMOS管(MN4)和第五PMOS管(MP4)的漏端交點(diǎn)為第A節(jié)點(diǎn)(節(jié)點(diǎn)A)，第A節(jié)點(diǎn)(節(jié)點(diǎn)A)連接至第六PMOS管(MP5)柵端； 第五NMOS管(MN5)和第六PMOS管(MP5)的漏端交點(diǎn)為第B節(jié)點(diǎn)(節(jié)點(diǎn)B)，第B節(jié)點(diǎn)(節(jié)點(diǎn)B)連接至第五PMOS管(MP4)的柵端，第六NMOS管(MN6)和第七PMOS管(MP6)為反相器連接，二者柵端連接至第B節(jié)點(diǎn)(節(jié)點(diǎn)B)，第七PMOS管(MP6)的源端連接至地； 第七PMOS管(MP6)的源端連接至所述控制模塊的輸出端，二者的漏端連接至第C節(jié)點(diǎn)(節(jié)點(diǎn)C)，第七NMOS管(MN7)和第八PMOS管(MP7)為反相器連接，二者柵端連接至第C節(jié)點(diǎn)(節(jié)點(diǎn)C)，第七NMOS管(MN7)的源端連接至地； 第八PMOS管(MP7)的源端連接至所述控制模塊的輸出端，二者的漏端接點(diǎn)為第D節(jié)點(diǎn)(節(jié)點(diǎn)D);第D節(jié)點(diǎn)(節(jié)點(diǎn)D)連接至第N級傳輸管(MD4)的柵端。
5.根據(jù)權(quán)利要求1所述的CTS2電荷泵，其特征在于，所述級聯(lián)的N級放大單元中除所述第N級放大單元之外的第I級放大單元包括: 第I級傳輸管(MD2)，為NMOS管，其漏端連接至第I節(jié)點(diǎn)(節(jié)點(diǎn)2)，其源端和柵端連接至第1-1節(jié)點(diǎn)(節(jié)點(diǎn)I)； 第十NMOS管(MS2)，其源端連接至所述第I節(jié)點(diǎn)(節(jié)點(diǎn)2)，其漏端連接至第1_1節(jié)點(diǎn)(節(jié)點(diǎn)I); 第十四NMOS管(MN2)，其柵端連接至第I節(jié)點(diǎn)(節(jié)點(diǎn)2)，其源端連接至第1_1節(jié)點(diǎn)(節(jié)點(diǎn)I)，其漏端連接至所述第十NMOS管(MS2)的柵端；第二 PMOS管(MP2)，其柵端連接至第I節(jié)點(diǎn)(節(jié)點(diǎn)2)，其源端連接至第1-1節(jié)點(diǎn)(節(jié)點(diǎn)I)，其漏端連接至所述第十NMOS管(MS2)的柵端； 其中，對于所述第I節(jié)點(diǎn)，當(dāng)I = O時，其連接至電源電壓，當(dāng)I > O時，其連接至第I級傳輸管的漏端和第1+1級傳輸管的源端。
6.根據(jù)權(quán)利要求5所述的CTS2電荷泵，其特征在于，對于所述第I節(jié)點(diǎn)(節(jié)點(diǎn)2)， 當(dāng)I為奇數(shù)時，通過第I電容(C2)連接至第一時鐘信號(CLK)； 當(dāng)I為偶數(shù)時，通過第I電容(C2)連接至第二時鐘信號(CLKB)。
7.根據(jù)權(quán)利要求6所述的CTS2電荷泵，其特征在于，所述第一時鐘信號(CLK)和第二時鐘信號(CLKB)反相。
8.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的CTS2電荷泵，其特征在于，用于為非揮發(fā)性存儲器提供讀/寫操作電壓 。
全文摘要
本發(fā)明公開了一種CTS2電荷泵。該CTS2電荷泵的最后一級傳輸管的NMOS管用PMOS管替換，并且該P(yáng)MOS管控制電壓通過時鐘信號的高低變化實(shí)現(xiàn)在0與輸出電壓之間的切換。本發(fā)明中各級傳輸管，尤其是最后一級傳輸管，能夠在需要的時候?qū)?，從而徹底消除閾值電壓和體效應(yīng)的影響。
文檔編號H02M3/07GK103219882SQ201210017759
公開日2013年7月24日 申請日期2012年1月19日 優(yōu)先權(quán)日2012年1月19日
發(fā)明者劉明, 劉阿鑫, 謝常青, 呂杭炳, 張君宇, 陳映平, 潘立陽 申請人:中國科學(xué)院微電子研究所