專利名稱：堆疊式芯片封裝結(jié)構(gòu)、同步整流模塊和變換器模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體涉及半導體器件封裝結(jié)構(gòu)，具體涉及一種堆疊式芯片封裝結(jié)構(gòu)，以及采用該堆疊式芯片封裝結(jié)構(gòu)的同步整流模塊和變換器模塊。
背景技術(shù)：
隨著近年來消費類電子產(chǎn)品市場對可攜式電子產(chǎn)品小型化、便攜化的需求迅速增長，對集成電路IC的封裝結(jié)構(gòu)提出了新的要求。小型化、多功能化的電子可攜式產(chǎn)品成為消費市場的主流。相應(yīng)的功率電源系統(tǒng)也進一步向小型化、大功率化、多功能化和高效率化的方向發(fā)展。多芯片封裝結(jié)構(gòu)應(yīng)小型化、多功能化方向發(fā)展而崛起，將功率分立芯片和控制芯片集成于同一個封裝模塊中，以實現(xiàn)更好的控制和更小的尺寸。堆疊式芯片封裝是一種多芯片封裝結(jié)構(gòu)，把多顆不同功能的芯片垂直堆疊在一起并集成在同一封裝模塊內(nèi)，除了可以節(jié)省電路板的面積，減少芯片所占據(jù)的空間外，更可以降低整體制造成本，因而適用于功率電源系統(tǒng)。圖1為現(xiàn)有的堆疊式芯片封裝結(jié)構(gòu)100的剖視圖。以一個功率電源系統(tǒng)為例，該堆疊式芯片封裝結(jié)構(gòu)100包括用作功率電源的第一芯片11和用作控制電路的第二芯片12。 第一芯片11的平面面積較大，通過一黏著層(adhesive layer) 141附著于引線框架10的芯片貼裝盤101上。第二芯片12的平面面積較小，通過另一黏著層142附著于第一芯片11 的上表面(或稱第一表面)。這樣，可以留出第一芯片11第一表面的外緣區(qū)域，以配置用于電連接的接觸焊盤110。此處所稱“第一表面”是指該芯片主要用來制作集成電路的那一表面。第一芯片11與引線框架10之間和第二芯片12與引線框架10之間的電耦接分別通過鍵合線111和鍵合線121來實現(xiàn)。第一芯片11上的接觸焊盤110通過鍵合線111與引線框架10電耦接，第二芯片12上的接觸焊盤120通過鍵合線121與引線框架10電耦接。圖IB是現(xiàn)有的堆疊式芯片封裝結(jié)構(gòu)100的俯視圖。由于第一芯片11和第二芯片 12均為引線鍵合芯片，必須置于引線框架10所圍成的窗口 102內(nèi)(如圖IB中的虛線框所示)，這一要求使得該芯片封裝結(jié)構(gòu)100的尺寸很難減小。當堆疊式芯片封裝結(jié)構(gòu)100應(yīng)用于功率電源系統(tǒng)時，制作有大功率分立器件的芯片應(yīng)當具有較高的載流能力，這就要求連接阻抗盡量小。然而，引線鍵合芯片用作電連接的鍵合線通常很細很長，鍵合線的阻抗偏大，能耗也偏大。此外，如果芯片11和12不夠薄，就需要將引線框架10的芯片貼裝盤101 向下壓，以盡量縮短鍵合線的長度，但是這樣會增加引線框架10的制作難度。
發(fā)明內(nèi)容
為了解決前面描述的一個問題或者多個問題，本發(fā)明提出一種尺寸緊湊的堆疊式芯片封裝結(jié)構(gòu)。根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)，包括引線框架，包括多個引腳；第一芯片，具有第一表面以及與第一表面相對的第二表面，其中第一芯片包括多個位于第一表面上的焊料凸塊，且第一芯片通過該多個焊料凸塊電耦接至引線框架；以及第二芯片，具有第一表面以及與第一表面相對的第二表面，其中第二芯片通過多條鍵合線電耦接至引線框架，且第二芯片的第二表面附著于第一芯片的第一表面。根據(jù)本發(fā)明一實施例的同步整流器模塊，包括引線框架，包括第一引腳、第二引腳和第三引腳；同步整流芯片，具有源極、漏極和柵極，其中源極通過第一焊料凸塊電耦接至第一引腳，漏極通過第二焊料凸塊電耦接至第二引腳；以及控制芯片，具有第一端子、第二端子和第三端子，其中第一端子通過第一鍵合線電耦接至第一引腳，第二端子通過第二鍵合線電耦接至第二引腳，第三端子通過第三鍵合線電耦接至第三引腳；其中控制芯片附著于同步整流芯片的表面。根據(jù)本發(fā)明一實施例的變換器模塊，包括引線框架，包括第一引腳、第二引腳和第三引腳；開關(guān)芯片，具有源極、漏極和柵極，其中源極通過第一組焊料凸塊電耦接至第一引腳，漏極通過第二組焊料凸塊電耦接至第二引腳；以及控制芯片，具有輸入/輸出端子和驅(qū)動端子，其中輸入/輸出端子通過第四鍵合線電耦接至第三引腳，驅(qū)動端子通過第五鍵合線電耦接至開關(guān)芯片的柵極；其中控制芯片附著于開關(guān)芯片的表面。
為了更好的理解本發(fā)明，將根據(jù)以下附圖對本發(fā)明進行詳細描述圖IA是現(xiàn)有的堆疊式芯片封裝結(jié)構(gòu)100的剖視圖；圖IB是現(xiàn)有的堆疊式芯片封裝結(jié)構(gòu)100的俯視圖；圖2是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)200的剖視圖；圖3A是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)300的俯視圖；圖;3B是圖3A所示堆疊式芯片封裝結(jié)構(gòu)300的三維視圖；圖4是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)400的剖視圖；圖5是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)500的三維視圖；圖6是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)600的三維視圖；圖7是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)700的三維視圖；圖8A是根據(jù)本發(fā)明一實施例的同步整流電路8的示意電路圖；圖8B是圖8A所示同步整流模塊800的堆疊式封裝結(jié)構(gòu)800B的俯視圖；圖9A是根據(jù)本發(fā)明一實施例的降壓變換器9的示意電路圖；圖9B是圖9A所示變換器模塊900的堆疊式封裝結(jié)構(gòu)900B的俯視圖。
具體實施例方式下面參照附圖充分描述本發(fā)明的示范實施例。這些實施例公開了一種堆疊式芯片封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)同時封裝有倒裝芯片與引線鍵合芯片。本文所稱“倒裝芯片”是指芯片的接觸區(qū)通過焊料凸塊直接與引線框架或基底電耦接的任意封裝芯片。所稱“引線鍵合芯片”是指接觸區(qū)與引線框架的電連接是通過鍵合線來實現(xiàn)的任意封裝芯片。所稱“焊料凸塊”是指用來直接電耦接兩個接觸區(qū)的球狀或柱狀金屬小塊，該金屬小塊多以焊料填充。 所稱“鍵合線”是指用于電耦接兩個接觸區(qū)的比較細小的線，這種線多數(shù)為金線。在下面對本發(fā)明的詳細描述中，為了更好地理解本發(fā)明，描述了大量的細節(jié)。然而，本領(lǐng)域技術(shù)人員將理解，沒有這些具體細節(jié)，本發(fā)明同樣可以實施。為了清晰明了地闡述本發(fā)明，本文簡化了一些具體結(jié)構(gòu)和功能的詳細描述。此外，在一些實施例中已經(jīng)詳細描述過的類似的結(jié)構(gòu)和功能，在其它實施例中不再贅述。盡管本發(fā)明的各項術(shù)語是結(jié)合具體的示范實施例來一一描述的，但這些術(shù)語不應(yīng)理解為局限于這里闡述的示范實施方式。圖2是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)200的剖視圖。通常，堆疊式芯片封裝把多顆芯片垂直地堆疊在一起，一顆附著于另一顆的表面，芯片之間通過黏著層來固定。如圖2所示，堆疊式芯片封裝結(jié)構(gòu)200包括引線框架20、第一芯片(倒裝芯片)21、 第二芯片(引線鍵合芯片)22、多個焊料凸塊211和多條鍵合線221。引線框架20還包括多個引腳。為說明方便，作出如下定義第一芯片21的上表面21T為第一芯片21的第一表面，在該第一表面上配置有多個用于電連接的接觸焊盤(未示出)；與第一表面21T相對的下表面21B為第一芯片21的第二表面；第二芯片22的上表面22T為第二芯片22的第一表面，在該表面上配置有多個用于電連接的接觸焊盤220 ；與第一表面22T相對的下表面22B 為第二芯片22的第二表面。此處所稱“第一表面”是指該芯片主要用來制作集成電路的那一表面。如圖2所示，第一芯片21是一個倒裝芯片，通過多個焊料凸塊211電耦接至引線框架20的下表面20B。第二芯片22是一個引線鍵合芯片，通過多條鍵合線221電耦接至引線框架20的上表面20T。第二芯片22的第二表面22B附著于第一芯片21的第一表面21T。 堆疊式芯片封裝200進一步包括塑型材料(molding material) 23，該塑型材料23包覆并保護著第一芯片21、第二芯片22、焊料凸塊211、鍵合線221以及大部分的引線框架20。引線框架20的余下部分暴露于塑型材料23的外部，用作與外部電路交換信息的管腳。塑型材料23采用電絕緣材料，比如環(huán)氧樹脂。在一個實施例中，第二芯片22的第二表面22B通過黏著層M附著于第一芯片21 的第一表面21T。在一個實施例中，第二芯片22的平面面積小于第一芯片21的平面面積， 這樣第二芯片22才不會完全覆蓋掉第一芯片21的第一表面21T，從而可在該第一表面21T 的外緣區(qū)域配置用于電連接的接觸焊盤(未畫出)。焊料凸塊211位于上述接觸焊盤上，一方面作為第一芯片21的輸入/輸出端子，另一方面將第一芯片21電耦接至引線框架20的引腳，從而省去圖1所示的芯片貼裝盤101。接觸焊盤220配置于第二芯片22的第一表面 22T上，作為第二芯片22的輸入/輸出端子。接觸焊盤220通過鍵合線221電耦接至引線框架20的引腳。通過上述設(shè)置，從俯視角度看，第一芯片21不再受限于引線框架20所圍成的窗口，而與引線框架30存在交疊。這樣減小了芯片封裝結(jié)構(gòu)200的封裝尺寸，提高了集成度。 此外，焊料凸塊221具有比鍵合線小得多的電阻，因而該第一芯片21的效率較高。對于功率電源系統(tǒng)來說，該效果尤為明顯。在一個實施例中，第一芯片21為功率分立器件，例如金屬氧化物半導體場效應(yīng)管 (MOSFET)，第二芯片22為控制該功率分立器件的控制電路。圖3A和圖;3B是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)300的俯視圖(圖2 中的“A”方向)和三維視圖。堆疊式芯片封裝結(jié)構(gòu)300包括第一芯片31 (倒裝芯片)、第二芯片32 (引線鍵合芯片)和引線框架。引線框架包括引腳301 308。第一芯片31通過焊料凸塊3111 3114電耦接至引線框架30。第二芯片32通過鍵合線3211 3214電耦接至引線框架30。焊料凸塊可配置于第一芯片31上未被第二芯片32覆蓋的區(qū)域。在一個實施例中， 焊料凸塊3111 3114配置于第一芯片31上未被第二芯片32覆蓋的外緣區(qū)域。在另一個實施例中，焊料凸塊配置于第一芯片31上未被第二芯片32覆蓋的一側(cè)區(qū)域。在又一個實施例中，焊料凸塊配置于第一芯片31上未被第二芯片32覆蓋的一角區(qū)域。如圖3A和;3B所示，焊料凸塊3111 3114位于第一芯片31的上表面和引線框架 30的下表面之間。第一芯片31的上表面用于制作集成電路。接觸焊盤(未示出)形成于倒裝芯片31的上表面，焊料凸塊3111 3114制作于接觸焊盤上，將第一芯片31電耦接至引線框架30。第一芯片31分別通過第一焊料凸塊3111電耦接至引線框架30的第二引腳 302，通過第二焊料凸塊3112電耦接至的引線框架30的第四引腳304，通過第三焊料凸塊 3113電耦接至引線框架30的第五引腳305，通過第四焊料凸塊3114電耦接至引線框架30 的第七引腳307。在第二芯片32的上表面配置有用作電連接的接觸焊盤3201 3203，其中第二芯片32的上表面用來制作集成電路。第一接觸焊盤3201通過鍵合線3211電耦接至第一引腳301，第二接觸焊盤3202通過鍵合線3212電耦接至第三引腳303，第三接觸焊盤3203通過鍵合線3213電耦接至第六引腳306。第八引腳是懸空的，既不會通過焊料凸塊電耦接至第一芯片31，也不會通過鍵合線電耦接至第二芯片32。第一芯片31通過鍵合線3214電耦接至第二芯片32的接觸焊盤3204。如圖3A和:3B所示，引線框架30、第一芯片31和第二芯片32的相對位置關(guān)系由焊料凸塊3111 3114和鍵合線3211 3214來確定，而引線框架30、第一芯片31和第二鍵合芯片32三者的具體位置需要進一步由塑型材料來固定支撐。為簡要描述，在圖3A和圖 3B中未畫出塑型材料。在一些實施例中，集成有倒裝芯片和弓I線鍵合芯片的堆疊式芯片封裝結(jié)構(gòu)包括兩個以上的芯片。圖4所示為根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)400的剖視圖。該堆疊式芯片封裝400包括三個芯片，分別通過黏著層441和442將三個芯片垂直堆疊在一起。三個芯片中，一個是倒裝芯片41，另外兩個是引線鍵合芯片42和43。這三個芯片順序垂直堆疊在一起，其中，引線鍵合芯片43的平面面積最小，而倒裝芯片41的平面面積最大。 這樣，位于三個芯片上表面的輸入/輸出端子都可露在外面。倒裝芯片41經(jīng)焊料凸塊411 電耦接至引線框架40。引線鍵合芯片42經(jīng)鍵合線421電耦接至引線框架40。引線鍵合芯片43經(jīng)鍵合線431電耦接至引線框架40。對于不同的應(yīng)用場合，焊料凸塊的個數(shù)、鍵合線的條數(shù)以及引線框架的引腳數(shù)會有所不同。圖5是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)500的三維視圖，該堆疊式芯片封裝結(jié)構(gòu)500的引線框架包括六個引腳501 506。在一些實施例中，部分引腳是懸空的，這部分引腳既不通過焊料凸塊電耦接至芯片，也不會通過鍵合線電耦接至芯片。在其它實施例中，引線框架中無懸空引腳。在一些實施例中，引線框架的某個或某幾個弓丨腳可同時電耦接至倒裝芯片與引線鍵合芯片。圖6是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)600的三維視圖，其中堆疊式芯片封裝結(jié)構(gòu)600的引腳601不僅通過焊料凸塊6111電耦接至倒裝芯片61，而且通過鍵合線6211電耦接至引線鍵合芯片62。在一些實施例中，一個引腳上可同時電耦接多個焊料凸塊或多條鍵合線。圖7是根據(jù)本發(fā)明一實施例的堆疊式芯片封裝結(jié)構(gòu)700的三維視圖。如圖7所示所示，鍵合線7211 和鍵合線7212都電耦接至引腳701。圖8A是根據(jù)本發(fā)明一實施例的同步整流電路8的電路圖，該同步整流電路8包括同步整流模塊800。在圖8A所示的實施例中，同步整流模塊800用作反激(Fly-back)變換器的同步整流器。同步整流電路8包括副邊繞組T、同步整流模塊800和輸出電容器Q。 同步整流模塊800的引線框架包括第一引腳VS、第二引腳VD和第三引腳VDD。副邊繞組T 的一端連接至副邊地GND，另一端連接至同步整流模塊800的第一引腳VS。同步整流模塊 800還包括同步整流芯片81和控制芯片82。同步整流芯片81上制作有開關(guān)管Q，具有源極 S、柵極G和漏極D?？刂菩酒?2具有第一檢測端子1、第二檢測端子2、電源端子3和控制端子4。同步整流模塊800的第一引腳VS向外電耦接至副邊繞組T，向內(nèi)電耦接至同步整流芯片81的源極S以及控制芯片82的第一檢測端子1。第二引腳VD向外電耦接至同步整流電路8的輸出端子OUT，向內(nèi)電耦接至同步整流芯片81的漏極D以及控制芯片82的第二檢測端子2。在同步整流模塊800的內(nèi)部，同步整流芯片81的柵極G電耦接至控制芯片82 的驅(qū)動端子4。因此，控制芯片82可依據(jù)第一引腳VS與第二引腳VD之間的電壓差Vsd (開關(guān)管Q的源漏電壓)來控制同步整流芯片81的工作。第三引腳VDD外接電源Us,內(nèi)接控制芯片82的電源端子3。在圖8A所示的實施例中，開關(guān)管Q是一個金屬氧化物半導體場效應(yīng)管(M0SFET)。在其它實施例中，開關(guān)管Q可以是其它類型的晶體管，例如結(jié)型場效應(yīng)管 (JFET)。圖8B是圖8A所示同步整流模塊800的堆疊式芯片封裝結(jié)構(gòu)800B的俯視圖。該堆疊式芯片封裝結(jié)構(gòu)800B包括同步整流芯片81、控制芯片82和引線框架。同步整流芯片 81通過焊料凸塊811和812電耦接至引線框架的下表面。焊料凸塊如圖8B中的虛線環(huán)所示，虛線表示該焊料凸塊位于引線框架的下表面?？刂菩酒?2通過鍵合線821 823電耦接至引線框架的上表面。控制芯片82的下表面附著于同步整流芯片81的上表面。引線框架包括第一引腳VS、第二引腳VD以及第三引腳VDD。同步整流芯片81具有源極接觸焊盤 (位于第一組焊料凸塊811之下，圖中未示出)和漏極接觸焊盤(位于第二組焊料凸塊812 之下，圖中未示出)。源極接觸焊盤通過第一組焊料凸塊811電耦接至第一引腳VS，漏極接觸焊盤通過第二組焊料凸塊812電耦接至第二引腳VD。控制芯片82的第一檢測端子1通過第一鍵合線821電耦接至第一引腳VS。第二檢測端子2通過第二鍵合線822電耦接至第二引腳VD。電源端子3通過第三鍵合線823電耦接至第三引腳VDD?？刂菩酒?2的驅(qū)動端子4通過第四鍵合線824電耦接至同步整流芯片81的柵極。圖8B所示的堆疊式芯片封裝結(jié)構(gòu)800B采用無管腳的引線框架封裝，在封裝結(jié)構(gòu)800B的外表面設(shè)置電極焊盤來實現(xiàn)引腳的外部連接。在其它實施例中，芯片封裝結(jié)構(gòu)800B可采用例如小外型封裝SOP等封裝結(jié)構(gòu)。圖9A是根據(jù)本發(fā)明一實施例的降壓(Buck)變換器9的電路圖。在圖9A所示的實施例中，變換器模塊900用作Buck變換器的上側(cè)開關(guān)管。該Buck變換器進一步包括用作下管的整流二極管D、輸出電感器L以及輸出電容器C。其中電感器L和電容器C是獨立于變換器模塊900之外的分立器件。變換器模塊900包括制作有開關(guān)管M的開關(guān)芯片91和集成有控制電路的控制芯片92。開關(guān)芯片91具有源極S、漏極D和柵極G?？刂菩酒?2 包括四個輸入/輸出端子al a4以及一個驅(qū)動端子a5。變換器模塊900包括第一引腳 IN、第二引腳SW以及引腳Al A4。第一引腳IN向外電耦接至輸入電源端Vin以接收輸入信號Vin，向內(nèi)電耦接至開關(guān)芯片91的源極S。第二引腳SW向外電耦接至二極管D的陰極和輸出電感器L的一端，向內(nèi)電耦接至開關(guān)芯片91的漏極D。輸出電感器L的另一端耦接至輸出電容器C并提供輸出電壓VOTT。二極管D的陽極電耦接至接地端GND。變換器模塊 900的引腳Al A4向內(nèi)電耦接至控制芯片92的輸入/輸出端子al a4。在一些實施例中，控制芯片92的輸入/輸出端子可能不是四個?？刂菩酒?2的驅(qū)動端子a5電耦接至開關(guān)芯片91的柵極G以控制開關(guān)管M的導通與關(guān)斷。當開關(guān)管M導通時，電流從開關(guān)管M的源極S流至第二引腳SW，輸出電壓Vot逐漸升高；當開關(guān)管M關(guān)斷時，電流流過二極管D，輸出電壓Vot逐漸降低。通過調(diào)節(jié)開關(guān)管M的占空比可以保持輸出電壓Vot穩(wěn)定。圖9B是圖9A所示變換器模塊900的堆疊式芯片封裝結(jié)構(gòu)900B的俯視圖。該堆疊式芯片封裝結(jié)構(gòu)900B包括開關(guān)芯片91、控制芯片92和引線框架。開關(guān)芯片91通過多個焊料凸塊電耦接至引線框架的下表面。焊料凸塊如圖9B中的虛線環(huán)所示，虛線表示它們位于引線框架的下表面?？刂菩酒?2通過多條鍵合線921 924電耦接至引線框架的上表面，并且控制芯片92的下表面附著于倒裝芯片91的上表面。引線框架包括第一引腳IN，第二引腳SW和引腳Al A4。在一個實施例中，開關(guān)芯片91的源極接觸焊盤(未示出)通過第一組焊料凸塊911電耦接至第一引腳IN，開關(guān)芯片91的漏極接觸焊盤(未示出)通過第二組焊料凸塊912電耦接至第二引腳SW?？刂菩酒?2的輸入/輸出端子al a4分別通過鍵合線921 924電耦接至對應(yīng)的引腳Al A4。此外，控制芯片92的驅(qū)動端子a5 通過通過鍵合線925電耦接至開關(guān)芯片91的柵極。上述本發(fā)明的說明書和實施僅僅以示例性的方式對本發(fā)明進行了說明，這些實施例不是完全詳盡的，并不用于限定本發(fā)明的范圍。對于公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術(shù)領(lǐng)域的普通技術(shù)人員所了解。本發(fā)明所公開的實施例的其他變化和修改并不超出本發(fā)明的精神和保護范圍。
權(quán)利要求
1.一種堆疊式芯片封裝結(jié)構(gòu)，包括引線框架，包括多個引腳；第一芯片，具有第一表面以及與第一表面相對的第二表面，其中第一芯片包括多個位于第一表面上的焊料凸塊，且第一芯片通過該多個焊料凸塊電耦接至引線框架；以及第二芯片，具有第一表面以及與第一表面相對的第二表面，其中第二芯片通過多條鍵合線電耦接至引線框架，且第二芯片的第二表面附著于第一芯片的第一表面。
2.如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中第一芯片電耦接至引線框架的下表面，第二芯片電耦接至引線框架的上表面。
3.如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，進一步包括塑型材料，包覆第一芯片、第二芯片、焊料凸塊、鍵合線以及大部分引線框架。
4.如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中第二芯片的平面面積小于第一芯片的平面面積。
5.如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中第二芯片的第二表面通過黏著層附著于第一芯片的第一表面。
6.如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中第一芯片為功率分立器件，第二芯片為控制該功率分立器件的控制電路。
7.如權(quán)利要求6所述的堆疊式芯片封裝結(jié)構(gòu)，其中功率分立器件包括金屬氧化物半導體場效應(yīng)管。
8.如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，進一步包括第三芯片，附著于第二芯片的第一表面，其中第三芯片通過多條鍵合線電耦接至引線框架的上表面。
9.如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中一個或多個引腳是懸空的。
10.一種同步整流器模塊，包括引線框架，包括第一引腳、第二引腳和第三引腳；同步整流芯片，具有源極、漏極和柵極，其中源極通過第一焊料凸塊電耦接至第一引腳，漏極通過第二焊料凸塊電耦接至第二引腳；以及控制芯片，具有第一端子、第二端子和第三端子，其中第一端子通過第一鍵合線電耦接至第一引腳，第二端子通過第二鍵合線電耦接至第二引腳，第三端子通過第三鍵合線電耦接至第三引腳；其中控制芯片附著于同步整流芯片的表面。
11.如權(quán)利要求10所述的同步整流模塊，其中控制芯片還具有一個驅(qū)動端子，該驅(qū)動端子通過第四鍵合線電耦接至同步整流芯片的柵極。
12.如權(quán)利要求11所述的同步整流模塊，其中同步整流芯片電耦接至引線框架的下表面，控制芯片電耦接至引線框架的上表面。
13.如權(quán)利要求12所述的同步整流模塊，其中同步整流模塊作為反激變換器的副邊同步整流器，第三引腳外接電源。
14.一種變換器模塊，包括引線框架，包括第一引腳、第二引腳和第三引腳；開關(guān)芯片，具有源極、漏極和柵極，其中源極通過第一組焊料凸塊電耦接至第一引腳，漏極通過第二組焊料凸塊電耦接至第二引腳；以及控制芯片，具有輸入/輸出端子和驅(qū)動端子，其中輸入/輸出端子通過鍵合線電耦接至第三引腳，驅(qū)動端子通過鍵合線電耦接至開關(guān)芯片的柵極； 其中控制芯片附著于開關(guān)芯片的表面。
15.如權(quán)利要求14所述的變換器模塊，其中開關(guān)芯片電耦接至引線框架的下表面，控制器件電耦接至弓I線框架的上表面。
16.如權(quán)利要求14所述的變換器模塊，其中開關(guān)芯片用作降壓變換器的上側(cè)開關(guān)管。
全文摘要
公開了一種堆疊式芯片封裝結(jié)構(gòu)、同步整流模塊和變換器模塊。該堆疊式芯片封裝結(jié)構(gòu)包括引線框架，包括多個引腳；第一芯片，具有第一表面以及與第一表面相對的第二表面，其中第一芯片包括多個位于第一表面上的焊料凸塊，且第一芯片通過該多個焊料凸塊電耦接至引線框架；以及第二芯片，具有第一表面以及與第一表面相對的第二表面，其中第二芯片通過多條鍵合線電耦接至引線框架，且第二芯片的第二表面附著于第一芯片的第一表面。根據(jù)本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)，可以減小芯片的封裝尺寸，降低芯片能耗。
文檔編號H02M7/00GK102569270SQ20111044648
公開日2012年7月11日 申請日期2011年12月28日 優(yōu)先權(quán)日2011年1月28日
發(fā)明者蔣航 申請人:成都芯源系統(tǒng)有限公司