專利名稱：單電源電路和多電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種單電源電路和多電源電路。
背景技術(shù)：
集成電路在制造、裝配、測(cè)試或最終的應(yīng)用中，很容易遭受到破壞性靜電放電 (ESD)，使得集成電路受到靜電的損傷。因此通常在集成電路中，會(huì)形成ESD保護(hù)電路，即在輸入/輸出焊墊(I/O pad)耦接有可以將I/O pad上的靜電釋放的放電單元，從而減小靜電對(duì)集成電路帶來的損傷。在目前的CMOS工藝下，最常用的ESD保護(hù)電路結(jié)構(gòu)通?；跂沤拥胤薕S (Gate-ground 匪OS，GGNM0S)。圖1為現(xiàn)有的單管結(jié)構(gòu)GGNMOS的電路示意圖，而圖2為單管結(jié)構(gòu)GGNMOS的半導(dǎo)體結(jié)構(gòu)圖。首先如圖2所示，所述單管結(jié)構(gòu)GGNMOS包括P型襯底10 ；位于襯底10表面的柵極 21 ；分別位于柵極21兩側(cè)襯底內(nèi)、摻雜類型為N型的源極22以及漏極23。在上述GGNMOS 內(nèi)包括一個(gè)由源極22、漏極23及其兩者之間的襯底10構(gòu)成的寄生NPN三極管。其中，漏極23作為集電極、源極22作為發(fā)射極、襯底10作為基極，基區(qū)寬度即GGNMOS的溝道長度。 結(jié)合圖1所示，將所述襯底10、源極22、柵極21均連接至地線GND，而將漏極23連接至輸入焊墊(即電源線VDD)。由于柵極21與襯底10接地，所述GGNMOS始終無法開啟形成導(dǎo)電溝道。當(dāng)電源線VDD上的電位位于正常的工作狀態(tài)時(shí)，所述GGNMOS關(guān)閉，且其中的寄生 NPN三極管也不會(huì)導(dǎo)通；當(dāng)電源線VDD上受到ESD靜電脈沖而導(dǎo)致瞬時(shí)電位過高時(shí)，將觸發(fā) GGNMOS內(nèi)寄生的NPN三極管產(chǎn)生電流，使得電源線VDD與地線GND之間導(dǎo)通，電源線VDD 的電位將被迅速拉低直至上述NPN三極管關(guān)閉，從而實(shí)現(xiàn)對(duì)電源線VDD的鉗位，進(jìn)一步達(dá)到 ESD靜電保護(hù)的目的?，F(xiàn)有技術(shù)的單電源電路中，如1. 8V的單電源電路30中，參考圖3所示，其包括的各個(gè)MOS管的工作電壓為1.8V。為了防止單電源電路的輸入端受到靜電的損傷，會(huì)在單電源電路的輸入焊墊31處設(shè)置一個(gè)ESD保護(hù)電路33 (參考圖1和圖2所示)。ESD保護(hù)電路 33中MOS管的正向工作電壓等于1. 8V單電源電路的工作電壓(即1. 8V)，反向擊穿電壓 (即ESD保護(hù)電路33開始工作的電壓)為3V。但是隨著器件尺寸越來越小，MOS管的柵極越來越薄，所以MOS管的柵極擊穿電壓越來越小。與1.8V單電源電路輸入接口相連的MOS管32(以下簡稱為輸入MOS管)的柵極擊穿電壓也接近3V，或者小于3V，這樣在ESD保護(hù)電路33開始工作的同時(shí)或者工作之前， 1. 8V單電源電路30中的輸入MOS管32就可能已經(jīng)被擊穿，從而造成1. 8V單電源電路30 被靜電損壞。此外，現(xiàn)有技術(shù)的多電源電路中，如1.8V電源電路40和3. 3V電源電路50的集成電路中，參考圖4所示，1.8V電源電路40包括的MOS管的工作電壓為1.8V，3. 3V電源電路50包括的MOS管的工作電壓為3. 3V。1. 8V電源電路40的輸入焊墊41處設(shè)置第一 ESD 保護(hù)電路43，第一 ESD保護(hù)電路43中MOS管的正向工作電壓為1. 8V，反向擊穿電壓為3V。 3. 3V電源電路50的輸入焊墊51處設(shè)置第二 ESD保護(hù)電路53，第二 ESD保護(hù)電路53中MOS管的正向工作電壓為3. 3V，反向擊穿電壓為6V。第一電源電路VDDl為1. 8V電源電路40 提供1. 8V的工作電壓，第二電源電路VDD2為3. 3V電源電路50提供3. 3V的工作電壓。每個(gè)ESD保護(hù)電路均通過接地總線VSS進(jìn)行放電。在與第一 ESD保護(hù)電路43相連的輸入焊墊41進(jìn)行靜電放電，且放電通道是由與第一 ESD保護(hù)電路43相連的輸入焊墊41流向與第二 ESD保護(hù)電路53相連的輸入焊墊51 的時(shí)候，第一 ESD保護(hù)電路43開始工作的電壓為3. 7V(即3V+0. 7V)。由于3. 3V電源電路 50中第二輸入MOS管52的工作電壓為3. 3V，該第二輸入MOS管52的柵極擊穿電壓大于 3. 7V，因此3. 3V電源電路50不會(huì)受到損傷。但是，在與第二 ESD保護(hù)電路53相連的輸入焊墊51進(jìn)行靜電放電，且放電通道是由與第二 ESD保護(hù)電路53相連的輸入焊墊51流向與第一 ESD保護(hù)電路43相連的輸入焊墊41的時(shí)候，第二 ESD保護(hù)電路53開始工作的電壓為6. 7V(即6V+0. 7V)。由于1. 8V電源電路40中第一輸入MOS管42的工作電壓為1. 8V，該第一輸入MOS管42的柵極擊穿電壓已等于或小于3V。雖然電壓大于3V時(shí)，第一 ESD保護(hù)電路43會(huì)發(fā)揮對(duì)1. 8V電源電路40的靜電保護(hù)作用，但在第一 ESD保護(hù)電路43開始工作的同時(shí)或者工作之前，1. 8V單電源電路 40中的第一輸入MOS管42就可能已經(jīng)被擊穿，從而造成1. 8V單電源電路40被靜電損壞。 類似地，在其他的單電源電路或多電源電路中，其輸入端也存在被靜電損壞的缺陷。同樣地，在單電源電路的輸出端，當(dāng)與輸出焊墊相連的輸出MOS管的源漏泄放電壓小于與輸出焊墊相連的ESD保護(hù)電路的擊穿電壓時(shí)，則靜電會(huì)首先通過輸出MOS管的源漏極進(jìn)行釋放，從而容易造成輸出MOS管柵極被擊穿或接觸孔被擊穿，最終造成單電源電路的輸出端被靜電損壞。在多電源電路的輸出端，當(dāng)工作電壓比較高的電源電路的輸出焊墊向工作電壓比較低的電源電路的輸出焊墊釋放靜電時(shí)，則工作電壓比較低的電源電路的輸出端容易被靜電損傷。所述MOS管的源漏泄放電壓指的是MOS管由源極、漏極及其兩者之間的襯底構(gòu)成的寄生三極管開啟時(shí)的電壓。因此，如何防止電源電路的靜電損壞就成為本領(lǐng)域技術(shù)人員亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種可以防止靜電損壞的單電源電路和多電源電路。為解決上述問題，本發(fā)明提供了一種單電源電路，所述單電源電路的輸入焊墊設(shè)置有ESD保護(hù)電路，所述單電源電路包括輸入MOS管，所述輸入MOS管的柵極擊穿電壓大于所述ESD保護(hù)電路的擊穿電壓?？蛇x地，所述輸入MOS管的工作電壓大于單電源電路的工作電壓。可選地，所述單電源電路的工作電壓為1. 8V，所述輸入MOS管的工作電壓為3. 3V 或5V?？蛇x地，所述單電源電路的工作電壓為3. 3V，所述輸入MOS管的工作電壓為5V。為解決上述問題，本發(fā)明還提供了一種單電源電路，所述單電源電路的輸出焊墊設(shè)置有ESD保護(hù)電路，所述單電源電路包括輸出MOS管，所述輸出MOS管的源漏泄放電壓大于所述ESD保護(hù)電路的擊穿電壓?？蛇x地，所述輸出端MOS管的工作電壓大于單電源電路的工作電壓。為了解決上述問題，本發(fā)明還提供了一種多電源電路，至少包括第一電源電路和
5第二電源電路，所述第一電源電路的工作電壓為第一電壓，所述第二電源電路的電壓為第二電壓，所述第二電壓大于所述第一電壓，所述第一電源電路的輸入焊墊設(shè)置有第一 ESD 保護(hù)電路，所述第二電源電路的輸入焊墊設(shè)置有第二 ESD保護(hù)電路，所述第一電源電路包括第一輸入MOS管，所述第二電源電路包括第二輸入MOS管，所述第一輸入MOS管的柵極擊穿電壓大于所述第二 ESD保護(hù)電路的擊穿電壓，所述第二輸入MOS管的柵極擊穿電壓大于所述第二 ESD保護(hù)電路的擊穿電壓?？蛇x地，所述第一輸入MOS管的工作電壓大于第二電壓，所述第二輸入MOS管的工作電壓大于第二電壓。可選地，所述第一輸入MOS管的工作電壓等于所述第二輸入MOS管的工作電壓?？蛇x地，所述第一電壓為1. 8V，所述第二電壓為3. 3V，所述第一輸入MOS管的工作電壓為5V，所述第二輸入MOS管的工作電壓為5V?？蛇x地，所述多電源電路還包括第三電源電路，所述第三電源電路的輸入焊墊設(shè)置有第三ESD保護(hù)電路，所述第三電源電路的工作電壓為第三電壓，所述第三電壓大于所述第二電壓，所述第三電源電路包括第三輸入MOS管，所述第一輸入MOS管的柵極擊穿電壓、所述第二輸入MOS管的柵極擊穿電壓和所述第三輸入MOS管的柵極擊穿電壓均大于所述第三ESD保護(hù)電路的擊穿電壓?？蛇x地，所述第一輸入MOS管的工作電壓大于第三電壓，所述第二輸入MOS管的工作電壓大于第三電壓，所述第三輸入MOS管的工作電壓大于第三電壓。為了解決上述問題，本發(fā)明還提供了一種多電源電路，至少包括第一電源電路和第二電源電路，所述第一電源電路的工作電壓為第一電壓，所述第二電源電路的電壓為第二電壓，所述第二電壓大于所述第一電壓，所述第一電源電路的輸出焊墊設(shè)置有第一 ESD 保護(hù)電路，所述第二電源電路的輸出焊墊設(shè)置有第二 ESD保護(hù)電路，所述第一電源電路包括第一輸出MOS管，所述第二電源電路包括第二輸出MOS管，所述第一輸出MOS管的源漏泄放電壓大于所述第二 ESD保護(hù)電路的擊穿電壓，所述第二輸出MOS管的源漏泄放電壓大于所述第二 ESD保護(hù)電路的擊穿電壓?？蛇x地，所述第一輸出MOS管的工作電壓大于第二電壓，所述第二輸出MOS管的工作電壓大于第二電壓?，F(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)1)針對(duì)現(xiàn)有技術(shù)中因器件尺寸減小而隨之減小的MOS管的柵極擊穿電壓，本發(fā)明提供了一種單電源電路，其輸入焊墊設(shè)置有ESD保護(hù)電路，通過限定單電源電路的輸入MOS 管(即與單電源電路輸入接口相連的MOS管)的柵極擊穿電壓大于所述ESD保護(hù)電路的擊穿電壓，從而當(dāng)靜電電壓小于ESD保護(hù)電路的擊穿電壓時(shí)，雖然ESD保護(hù)電路不工作，但也不會(huì)損壞輸入MOS管；當(dāng)靜電電壓大于ESD保護(hù)電路的擊穿電壓時(shí)，ESD保護(hù)電路開始工作，也可以避免單電源電路的靜電損傷。2)本發(fā)明還提供了一種單電源電路，其輸出焊墊設(shè)置有ESD保護(hù)電路，通過限定單電源電路的輸出MOS管(即與單電源電路輸出接口相連的MOS管)的源漏泄放電壓大于上述ESD保護(hù)電路的擊穿電壓，從而與輸出MOS管相比，ESD電路可以先開啟以釋放靜電， 從而可以有效保護(hù)輸出MOS管。3)本發(fā)明提供了一種至少包括第一電源電路和第二電源電路的多電源電路，所述第一電源電路的工作電壓小于所述第二電源電路的工作電壓，所述第一電源電路的輸入焊墊設(shè)置有第一 ESD保護(hù)電路，所述第二電源電路的輸入焊墊設(shè)置有第二 ESD保護(hù)電路，通過限定第一電源電路的輸入MOS管(即第一輸入MOS管)柵極擊穿電壓大于第二 ESD保護(hù)電路的擊穿電壓，從而可以保證第二電源電路的輸入焊墊向第一電源電路的輸入焊墊靜電放電時(shí)，ESD可以先開始工作，從而第一電源電路的輸入端可以得到更好的靜電保護(hù)；通過限定第二電源電路的輸入MOS管(即第二輸入MOS管)柵極擊穿電壓大于第二 ESD保護(hù)電路的擊穿電壓，可以保護(hù)第二電源電路的輸入端不會(huì)受到靜電損傷。4)本發(fā)明還提供了一種至少包括第一電源電路和第二電源電路的多電源電路， 所述第一電源電路的工作電壓為第一電壓，所述第二電源電路的電壓為第二電壓，所述第二電壓大于所述第一電壓，所述第一電源電路的輸出焊墊設(shè)置有第一 ESD保護(hù)電路，所述第二電源電路的輸出焊墊設(shè)置有第二 ESD保護(hù)電路，通過限定第一電源電路的輸出MOS管 (即第一輸出MOS管)的源漏泄放電壓大于所述第二 ESD保護(hù)電路的擊穿電壓，從而第一電源電路的輸出端可以得到更好的靜電保護(hù)；通過限定第二電源電路的輸出MOS管(即第二輸出管)的源漏泄放電壓大于所述第二 ESD保護(hù)電路的擊穿電壓，可以保護(hù)第二電源電路的輸出端不會(huì)受到靜電損傷。


圖1是現(xiàn)有技術(shù)的一種具有柵極接地的NMOS管的靜電放電保護(hù)裝置的等效電路示意圖；圖2是對(duì)應(yīng)圖1的多個(gè)柵極接地的NMOS管構(gòu)成的靜電放電保護(hù)裝置的器件截面示意圖；圖3是現(xiàn)有技術(shù)一種1. 8V單電源電路的結(jié)構(gòu)示意圖；圖4是現(xiàn)有技術(shù)一種多電源電路的結(jié)構(gòu)示意圖；圖5是本發(fā)明實(shí)施例一的單電源電路的結(jié)構(gòu)示意圖；圖6是本發(fā)明實(shí)施例二的多電源電路的結(jié)構(gòu)示意圖；圖7是本發(fā)明實(shí)施例三的單電源電路的結(jié)構(gòu)示意圖；圖8是本發(fā)明實(shí)施例四的多電源電路的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)中單電源電路的輸入MOS管或輸出MOS管和多電源電路中的輸入MOS管或輸出MOS管都容易遭受靜電損傷。針對(duì)上述缺陷，本發(fā)明提供了一種單電源電路，所述單電源電路的輸入焊墊設(shè)置有ESD保護(hù)電路，所述單電源電路包括輸入MOS管，所述輸入MOS管的柵極擊穿電壓大于所述ESD保護(hù)電路的擊穿電壓。本發(fā)明還提供了一種單電源電路，所述單電源電路的輸出焊墊設(shè)置有ESD保護(hù)電路，所述單電源電路包括輸出MOS管，所述輸出MOS管的源漏泄放電壓大于所述ESD保護(hù)電路的擊穿電壓。針對(duì)上述缺陷，本發(fā)明還提供了一種多電源電路，至少包括第一電源電路和第二電源電路，所述第一電源電路的工作電壓為第一電壓，所述第二電源電路的電壓為第二電壓，所述第二電壓大于所述第一電壓，所述第一電源電路的輸入焊墊設(shè)置有第一 ESD保護(hù)電路，所述第二電源電路的輸入焊墊設(shè)置有第二 ESD保護(hù)電路，所述第一電源電路包括第一輸入MOS管，所述第一輸入MOS管的柵極擊穿電壓大于所述第二 ESD保護(hù)電路的擊穿電壓，所述第二輸入MOS管的柵極擊穿電壓大于所述第二 ESD保護(hù)電路的擊穿電壓。本發(fā)明還提供了一種多電源電路，至少包括第一電源電路和第二電源電路，所述第一電源電路的工作電壓為第一電壓，所述第二電源電路的電壓為第二電壓，所述第二電壓大于所述第一電壓，所述第一電源電路的輸出焊墊設(shè)置有第一 ESD保護(hù)電路，所述第二電源電路的輸出焊墊設(shè)置有第二 ESD保護(hù)電路，所述第一電源電路包括第一輸出MOS管，所述第二電源電路包括第二輸出MOS管，所述第一輸出MOS管的源漏泄放電壓大于所述第二 ESD保護(hù)電路的擊穿電壓，所述第二輸出MOS管的源漏泄放電壓大于所述第二 ESD保護(hù)電路的擊穿電壓。所述ESD保護(hù)電路的擊穿電壓即ESD保護(hù)電路實(shí)現(xiàn)對(duì)電源電路的靜電保護(hù)作用， 開始工作時(shí)的電壓。所述MOS管的源漏泄放電壓指的是MOS管由源極、漏極及其兩者之間的襯底構(gòu)成的寄生三極管開啟時(shí)的電壓。下面結(jié)合附圖進(jìn)行詳細(xì)說明。實(shí)施例一參考圖5所示，本實(shí)施例提供了一種1.8V單電源電路60，所述1.8V單電源電路 60的輸入焊墊61設(shè)置有ESD保護(hù)電路63，所述1. 8V單電源電路60包括輸入MOS管62，所述輸入MOS管62的柵極擊穿電壓大于所述ESD保護(hù)電路63的擊穿電壓。其中，所述1. 8V 單電源電路60可以是工作電壓為1.8V的任意一種集成電路，其不限制本發(fā)明的保護(hù)范圍。 所述1. 8V單電源電路60包括多個(gè)MOS管和其他器件(如電容、電感、電阻等)，其中，與 1. 8V單電源電路60的輸入接口相連的MOS管為輸入MOS管62。本實(shí)施例中所述ESD保護(hù)電路63為一個(gè)柵接地NMOS晶體管，其柵極和源極均接地GND，其漏極連接輸入焊墊61和輸入MOS管62。需要說明的是，所述ESD保護(hù)電路63還可以采用其他結(jié)構(gòu)的靜電保護(hù)電路，如反向二極管等。所述ESD保護(hù)電路63的工作電壓為1.8V，反向擊穿電壓為3V。為了防止輸入MOS管62在ESD保護(hù)電路63工作時(shí)或工作之前被擊穿，所述輸入 MOS管62的柵極擊穿電壓必須大于ESD保護(hù)電路63的擊穿電壓。此時(shí)，當(dāng)靜電電壓小于 3V時(shí)，雖然ESD保護(hù)電路63不工作，但也不會(huì)損壞輸入MOS管62 ；當(dāng)靜電電壓大于3V時(shí)， ESD保護(hù)電路63開始工作，也可以避免1. 8V單電源電路60的靜電損傷。由于MOS管的柵極擊穿電壓隨著器件尺寸的減小而減小，工作電壓為1. 8V&M0S 管的柵極擊穿電壓已經(jīng)等于或小于3V。具體地，當(dāng)使用工作電壓為1.8V的輸入MOS管62 時(shí)，其柵極擊穿電壓已經(jīng)小于或等于ESD保護(hù)電路63的擊穿電壓。因此，本實(shí)施例中輸入MOS管62的工作電壓大于1.8V單電源電路60的工作電壓 (即1. 8V)。具體地，所述輸入MOS管62的工作電壓可以為3. 3V或5V等，只要是柵極擊穿電壓大于3V即可。
在本發(fā)明的其他實(shí)施例中，所述單電源電路的工作電壓還可以為其他值，為了實(shí)現(xiàn)單電源電路的輸入MOS管的柵極擊穿電壓大于其ESD保護(hù)電路的擊穿電壓，均可以采用工作電壓大于單電源電路的工作電壓的MOS管作為該單電源電路的輸入MOS管。如當(dāng)單電源電路的工作電壓為3. 3V時(shí)，其ESD保護(hù)電路的擊穿電壓為6V，因此3. 3V單電源電路的輸入MOS管的柵極擊穿電壓要大于6V。由于工作電壓為3. 3V的MOS管的柵極擊穿電壓已經(jīng)等于或小于6V，因此3. 3V單電源電路的輸入MOS管的工作電壓要大于3. 3V。具體地，由于工作電壓為5V的MOS管的柵極擊穿電壓大于6V，因此所述3. 3V單電源電路的輸入MOS 管的工作電壓可以為5V。實(shí)施例二參考圖6所示，本實(shí)施例提供了一種多電源電路，至少包括1. 8V電源電路70 (即第一電源電路)和3. 3V電源電路80 (即第二電源電路)，所述1. 8V電源電路70的工作電壓為1. 8V，所述3. 3V電源電路80的電壓為3. 3V，所述1. 8V電源電路70的輸入焊墊71設(shè)置有第一 ESD保護(hù)電路73，所述3. 3V電源電路80的輸入焊墊81設(shè)置有第二 ESD保護(hù)電路 83，所述1. 8V電源電路70包括第一輸入MOS管72，所述第一輸入MOS管72的柵極擊穿電壓大于所述第二 ESD保護(hù)電路83的擊穿電壓。其中，所述3. 3V電源電路80可以是工作電壓為3. 3V的任意一種集成電路。所述 1. 8V電源電路70包括多個(gè)MOS管和其他器件，其中，與1. 8V電源電路70的輸入接口相連的MOS管為第一輸入MOS管72。所述3. 3V電源電路80包括多個(gè)MOS管和其他器件，其中， 與3. 3電源電路80的輸入接口相連的MOS管為第二輸入MOS管82。所述第一 ESD保護(hù)電路73可以為柵接地NMOS晶體管NMOSl，其柵極和源極均接地總線VSS，其漏極連接輸入焊墊71和第一輸入MOS管72。所述第二 ESD保護(hù)電路83可以為柵接地NMOS晶體管NM0S2，其柵極和漏極均接地總線VSS，其漏極連接輸入焊墊81和第二輸入MOS管82。需要說明的是，所述第一 ESD保護(hù)電路73和第二 ESD保護(hù)電路83還可以采用其他結(jié)構(gòu)的靜電保護(hù)電路，且第一 ESD保護(hù)電路73與第二 ESD保護(hù)電路83的結(jié)構(gòu)可以相同，也可以不同。所述匪OS晶體管匪OSl的工作電壓為1. 8V，反向擊穿電壓為3V。所述匪OS晶體管匪0S2的工作電壓為3V，反向擊穿電壓為6V。為了保護(hù)3. 3V電源電路80的輸入焊墊81向1. 8V電源電路70的輸入焊墊71靜電放電時(shí)，第一輸入MOS管72不被靜電擊穿，本實(shí)施例中所述第一輸入MOS管72的柵極擊穿電壓需要大于所述第二 ESD保護(hù)電路83的擊穿電壓，即所述第一輸入MOS管72的柵極擊穿電壓大于6V。由于MOS管的柵極擊穿電壓隨著器件尺寸的減小而減小，工作電壓為1. 8V&M0S 管的柵極擊穿電壓已經(jīng)等于或小于3V，工作電壓為3. 3V的MOS管的柵極擊穿電壓已經(jīng)等于或小于6V。具體地，當(dāng)使用工作電壓為1.8V的第一輸入MOS管72時(shí)，其柵極擊穿電壓已經(jīng)遠(yuǎn)遠(yuǎn)小于第二 ESD保護(hù)電路83的擊穿電壓，第一輸入MOS管72勢(shì)必被擊穿；當(dāng)使用工作電壓為3. 3V的第一輸入MOS管72時(shí)，其柵極擊穿電壓等于或小于第二 ESD保護(hù)電路83的擊穿電壓，第二輸入MOS管82也可能被擊穿。因此，本實(shí)施例中第一輸入MOS管72的工作電壓應(yīng)大于3. 3V電源電路80的工作電壓(即3. 3V)。如第一輸入MOS管72的工作電壓可以為5V，只要能保證第一輸入MOS管72的柵極擊穿電壓大于第二 ESD保護(hù)電路83的擊穿電壓即可。此時(shí)，第一輸入MOS管 72的柵極擊穿電壓必然大于第一 ESD保護(hù)電路73的擊穿電壓。此外，考慮到3. 3V電源電路80中第二輸入MOS管82的工作電壓為3. 3V，那么其柵極擊穿電壓隨著器件尺寸的減小已經(jīng)等于或小于第二 ESD保護(hù)電路83的擊穿電壓(即 6V)，因此，為了保證第二輸入MOS管82的柵極擊穿電壓大于第二 ESD保護(hù)電路83的擊穿電壓，所述第二輸入MOS管82的工作電壓可以大于3. 3V，如所述第二輸入MOS管82的工作電壓為5V。綜上所述，本實(shí)施例中所述第一輸入MOS管72和第二輸入MOS管82的工作電壓相同，都是5V。需要說明的是，在本發(fā)明的其他實(shí)施例中，所述第一輸入MOS管72和第二輸入MOS管82的工作電壓還可以不相同，只要保證第一輸入MOS管72的柵極擊穿電壓大于第二 ESD保護(hù)電路83的擊穿電壓，第二輸入MOS管82的柵極擊穿電壓大于第二 ESD保護(hù)電路83的擊穿電壓即可。在本發(fā)明的其他實(shí)施例中，所述多電源電路還可以包括第三電源電路(如5V電源電路)，所述第三電源電路的輸入焊墊設(shè)置有第三ESD保護(hù)電路，所述第三電源電路的工作電壓為第三電壓(即5V)，所述第三電壓大于所述第二電壓，所述第一輸入MOS管的柵極擊穿電壓、所述第二輸入MOS管的柵極擊穿電壓和所述第三輸入MOS管的柵極擊穿電壓均需要大于所述第三ESD保護(hù)電路的擊穿電壓，從而才可以避免三個(gè)電源電路被靜電損傷。 即，所述第一輸入MOS管的工作電壓大于第三電壓，所述第二輸入MOS管的工作電壓大于第三電壓，所述第三輸入MOS管的工作電壓大于第三電壓。具體地，所述第一輸入MOS管、第二輸入MOS管和第三輸入MOS管的工作電壓可以完全相同，也可以部分相同，還可以完全不同。實(shí)施例三參考圖7所示，本實(shí)施例提供了一種1. 8V單電源電路160，所述1. 8V單電源電路 160的輸出焊墊161設(shè)置有ESD保護(hù)電路163，所述1. 8V單電源電路160包括輸出MOS管 162，所述輸出MOS管162的源漏泄放電壓大于所述ESD保護(hù)電路163的擊穿電壓。其中， 所述1.8V單電源電路160可以是工作電壓為1.8V的任意一種集成電路，其不限制本發(fā)明的保護(hù)范圍。所述1.8V單電源電路160包括多個(gè)MOS管和其他器件(如電容、電感、電阻等)，其中，與1.8V單電源電路160的輸出接口相連的MOS管為輸出MOS管162。本實(shí)施例中所述ESD保護(hù)電路163為一個(gè)柵接地NMOS晶體管，其柵極和源極均接地GND，其漏極連接輸出焊墊161和輸出MOS管162。需要說明的是，所述ESD保護(hù)電路163 還可以采用其他結(jié)構(gòu)的靜電保護(hù)電路，如反向二極管等。所述ESD保護(hù)電路163的工作電壓為1.8V，反向擊穿電壓為3V。輸出MOS管通常也具有泄放靜電的作用，其源漏及襯底中寄生的三極管可以導(dǎo)通釋放靜電，但是泄放的作用非常有限，當(dāng)靜電超過其泄放能力時(shí)就會(huì)造成柵氧層得擊穿，或者接觸孔等電路的損傷，為了防止輸出MOS管162在ESD保護(hù)電路163工作時(shí)或工作之前被擊穿，所述輸出MOS管162的源漏泄放電壓必須大于所述ESD保護(hù)電路163的擊穿電壓。 此時(shí)，當(dāng)靜電電壓小于3V時(shí)，雖然ESD保護(hù)電路63不工作，但也不會(huì)損壞輸出MOS管162 ； 當(dāng)靜電電壓大于3V時(shí)，ESD保護(hù)電路63開始工作，即靜電通過ESD電路163進(jìn)行釋放，而不會(huì)直接通過輸出MOS管162的源漏極進(jìn)行釋放，最終可以避免輸出管162受到靜電損傷。
所述輸出端MOS管的工作電壓可以大于單電源電路的工作電壓。本實(shí)施例中輸出 MOS管162的工作電壓大于1. 8V單電源電路160的工作電壓(即1. 8V)。具體地，所述輸出MOS管162的工作電壓可以為3. 3V或5V等，只要是源漏泄放電壓大于3V即可。在本發(fā)明的其他實(shí)施例中，所述單電源電路的工作電壓還可以為其他值，為了實(shí)現(xiàn)單電源電路的輸出MOS管的源漏泄放電壓大于其ESD保護(hù)電路的擊穿電壓，均可以采用工作電壓大于單電源電路的工作電壓的MOS管作為該單電源電路的輸出MOS管。實(shí)施例四參考圖8所示，本實(shí)施例提供了一種多電源電路，至少包括1. 8V電源電路170(即第一電源電路)和3. 3V電源電路180 (即第二電源電路)，所述1. 8V電源電路170的工作電壓為1. 8V，所述3. 3V電源電路180的工作電壓為3. 3V，所述1. 8V電源電路170的輸出焊墊171設(shè)置有第一 ESD保護(hù)電路173，所述3. 3V電源電路180的輸出焊墊181設(shè)置有第二 ESD保護(hù)電路183，所述1. 8V電源電路170包括第一輸出MOS管172，所述3. 3V電源電路180包括第二輸出MOS管182，所述第一輸出MOS管172的源漏泄放電壓大于所述第二 ESD保護(hù)電路183的擊穿電壓，所述第二輸出MOS管182的源漏泄放電壓大于所述第二 ESD 保護(hù)電路183的擊穿電壓。其中，所述3. 3V電源電路180可以是工作電壓為3. 3V的任意一種集成電路。所述1. 8V電源電路170包括多個(gè)MOS管和其他器件，其中，與1. 8V電源電路170的輸出接口相連的MOS管為第一輸出MOS管172。所述3. 3V電源電路180包括多個(gè)MOS管和其他器件，其中，與3. 3電源電路180的輸出接口相連的MOS管為第二輸出MOS管182。所述第一 ESD保護(hù)電路173可以為柵接地NMOS晶體管NMOSl，其柵極和源極均接地總線VSS，其漏極連接輸出焊墊171和第一輸出MOS管172。所述第二 ESD保護(hù)電路183 可以為柵接地NMOS晶體管NM0S2，其柵極和漏極均接地總線VSS，其漏極連接輸出焊墊181 和第二輸出MOS管182。需要說明的是，所述第一 ESD保護(hù)電路173和第二 ESD保護(hù)電路 183還可以采用其他結(jié)構(gòu)的靜電保護(hù)電路，且第一 ESD保護(hù)電路173與第二 ESD保護(hù)電路 183的結(jié)構(gòu)可以相同，也可以不同。所述NMOS晶體管NMOSl的工作電壓為1. 8V，反向擊穿電壓為3V。所述匪OS晶體管匪0S2的工作電壓為3V，反向擊穿電壓為6V。為了保護(hù)3. 3V電源電路180的輸出焊墊181向1. 8V電源電路170的輸出焊墊 171靜電放電時(shí)，第一輸出MOS管172不被靜電擊穿，本實(shí)施例中所述第一輸出MOS管172 的源漏泄放電壓需要大于所述第二 ESD保護(hù)電路183的擊穿電壓，即所述第一輸出MOS管 172的源漏泄放電壓大于6V。此外，為了防止第二輸出MOS管182在第二 ESD保護(hù)電路183工作時(shí)或工作之前被擊穿，所述第二輸出MOS管182的源漏泄放電壓也必須大于所述第二 ESD保護(hù)電路183 的擊穿電壓，即所述第二輸出MOS管182的源漏泄放電壓大于6V。具體地，所述第一輸出MOS管172的工作電壓可以大于第二電壓，所述第二輸出 MOS管182的工作電壓可以大于第二電壓。如第一輸出MOS管172的工作電壓為5V，第二輸出MOS管182的工作電壓也為5V。綜上所述，本實(shí)施例中所述第一輸出MOS管172和第二輸出MOS管182的工作電壓相同，都是5V。需要說明的是，在本發(fā)明的其他實(shí)施例中，所述第一輸出MOS管172和第二輸出MOS管182的工作電壓還可以不相同，只要保證第一輸出MOS管172的源漏泄放電壓大于第二 ESD保護(hù)電路183的擊穿電壓，第二輸出MOS管182的源漏泄放電壓大于第二 ESD保護(hù)電路183的擊穿電壓即可。在本發(fā)明的其他實(shí)施例中，所述多電源電路還可以包括第三電源電路(如5V電源電路)，所述第三電源電路的輸出焊墊設(shè)置有第三ESD保護(hù)電路，所述第三電源電路的工作電壓為第三電壓(即5V)，所述第三電壓大于所述第二電壓，所述第一輸出MOS管的源漏泄放電壓、所述第二輸出MOS管的源漏泄放電壓和所述第三輸出MOS管的源漏泄放電壓均需要大于所述第三ESD保護(hù)電路的擊穿電壓，從而才可以避免三個(gè)電源電路的輸出端被靜電損傷。即，所述第一輸出MOS管的工作電壓大于第三電壓，所述第二輸出MOS管的工作電壓大于第三電壓，所述第三輸出MOS管的工作電壓大于第三電壓。具體地，所述第一輸出 MOS管、第二輸出MOS管和第三輸出MOS管的工作電壓可以完全相同，也可以部分相同，還可以完全不同。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種單電源電路，其特征在于，所述單電源電路的輸入焊墊設(shè)置有ESD保護(hù)電路，所述單電源電路包括輸入MOS管，所述輸入MOS管的柵極擊穿電壓大于所述ESD保護(hù)電路的擊穿電壓。
2.如權(quán)利要求1所述的單電源電路，其特征在于，所述輸入MOS管的工作電壓大于單電源電路的工作電壓。
3.如權(quán)利要求2所述的單電源電路，其特征在于，所述單電源電路的工作電壓為1.8V， 所述輸入MOS管的工作電壓為3. 3V或5V。
4.如權(quán)利要求2所述的單電源電路，其特征在于，所述單電源電路的工作電壓為3.3V， 所述輸入MOS管的工作電壓為5V。
5.一種單電源電路，其特征在于，所述單電源電路的輸出焊墊設(shè)置有ESD保護(hù)電路，所述單電源電路包括輸出MOS管，所述輸出MOS管的源漏泄放電壓大于所述ESD保護(hù)電路的擊穿電壓。
6.如權(quán)利要求5所述的單電源電路，其特征在于，所述輸出端MOS管的工作電壓大于單電源電路的工作電壓。
7.一種多電源電路，其特征在于，至少包括第一電源電路和第二電源電路，所述第一電源電路的工作電壓為第一電壓，所述第二電源電路的電壓為第二電壓，所述第二電壓大于所述第一電壓，所述第一電源電路的輸入焊墊設(shè)置有第一 ESD保護(hù)電路，所述第二電源電路的輸入焊墊設(shè)置有第二 ESD保護(hù)電路，所述第一電源電路包括第一輸入MOS管，所述第二電源電路包括第二輸入MOS管，所述第一輸入MOS管的柵極擊穿電壓大于所述第二 ESD保護(hù)電路的擊穿電壓，所述第二輸入MOS管的柵極擊穿電壓大于所述第二 ESD保護(hù)電路的擊穿電壓。
8.如權(quán)利要求7所述的多電源電路，其特征在于，所述第一輸入MOS管的工作電壓大于第二電壓，所述第二輸入MOS管的工作電壓大于第二電壓。
9.如權(quán)利要求8所述的多電源電路，其特征在于，所述第一輸入MOS管的工作電壓等于所述第二輸入MOS管的工作電壓。
10.如權(quán)利要求8或9所述的多電源電路，其特征在于，所述第一電壓為1.8V，所述第二電壓為3. 3V，所述第一輸入MOS管的工作電壓為5V，所述第二輸入MOS管的工作電壓為 5V。
11.如權(quán)利要求7所述的多電源電路，其特征在于，還包括第三電源電路，所述第三電源電路的輸入焊墊設(shè)置有第三ESD保護(hù)電路，所述第三電源電路的工作電壓為第三電壓， 所述第三電壓大于所述第二電壓，所述第三電源電路包括第三輸入MOS管，所述第一輸入 MOS管的柵極擊穿電壓、所述第二輸入MOS管的柵極擊穿電壓和所述第三輸入MOS管的柵極擊穿電壓均大于所述第三ESD保護(hù)電路的擊穿電壓。
12.如權(quán)利要求11所述的多電源電路，其特征在于，所述第一輸入MOS管的工作電壓大于第三電壓，所述第二輸入MOS管的工作電壓大于第三電壓，所述第三輸入MOS管的工作電壓大于第三電壓。
13.一種多電源電路，其特征在于，至少包括第一電源電路和第二電源電路，所述第一電源電路的工作電壓為第一電壓，所述第二電源電路的電壓為第二電壓，所述第二電壓大于所述第一電壓，所述第一電源電路的輸出焊墊設(shè)置有第一 ESD保護(hù)電路，所述第二電源電路的輸出焊墊設(shè)置有第二 ESD保護(hù)電路，所述第一電源電路包括第一輸出MOS管，所述第二電源電路包括第二輸出MOS管，所述第一輸出MOS管的源漏泄放電壓大于所述第二 ESD 保護(hù)電路的擊穿電壓，所述第二輸出MOS管的源漏泄放電壓大于所述第二 ESD保護(hù)電路的擊穿電壓。
14.如權(quán)利要求13所述的多電源電路，其特征在于，所述第一輸出MOS管的工作電壓大于第二電壓，所述第二輸出MOS管的工作電壓大于第二電壓。
全文摘要
一種單電源電路和多電源電路。所述單電源電路的輸入焊墊設(shè)置有ESD保護(hù)電路，單電源電路包括輸入MOS管，輸入MOS管的柵極擊穿電壓大于ESD保護(hù)電路的擊穿電壓。所述多電源電路至少包括第一電源電路和第二電源電路，第一電源電路的工作電壓為第一電壓，第二電源電路的電壓為第二電壓，第二電壓大于所述第一電壓，第一電源電路的輸入焊墊設(shè)置有第一ESD保護(hù)電路，第二電源電路的輸入焊墊設(shè)置有第二ESD保護(hù)電路，第一電源電路包括第一輸入MOS管，第一輸入MOS管的柵極擊穿電壓大于第二ESD保護(hù)電路的擊穿電壓，第二輸入MOS管的柵極擊穿電壓大于第二ESD保護(hù)電路的擊穿電壓。本發(fā)明可以防止電源電路受到靜電損傷。
文檔編號(hào)H02H9/04GK102437563SQ20111043152
公開日2012年5月2日 申請(qǐng)日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者周桂華, 張鐳, 白建軍 申請(qǐng)人:上海麗恒光微電子科技有限公司