專利名稱：利用電流鏡的電源鉗位esd保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片靜電放電(Electronic Static Discharge，ESD)保護(hù)技術(shù)領(lǐng)域，特別涉及一種利用電流鏡的電源鉗位ESD保護(hù)電路。
背景技術(shù)：
隨著集成電路工藝特征尺寸的不斷縮小，芯片的防靜電泄放能力已經(jīng)成為保證內(nèi)部電路可靠工作的關(guān)鍵因素。靜電泄放現(xiàn)象是指當(dāng)兩個帶有不等電勢的物體靠近或者接觸時，二者之間發(fā)生靜電電荷轉(zhuǎn)移的瞬態(tài)過程。在先進(jìn)的集成電路工藝水平下，器件的柵氧化層很薄，其等效的柵氧化層電容很小，當(dāng)靜電電荷積累在柵氧化層上時，會形成很大的等效柵壓，導(dǎo)致器件或者電路的失效。對于集成電路芯片來說，靜電沖擊有不同的模式，對應(yīng)也有不同的保護(hù)電路。在電源管腳對接地管腳或者輸入/輸出管腳對輸入/輸出管腳的沖擊模式下，靜電電荷會流經(jīng)內(nèi)部功能電路模塊，造成內(nèi)部電路的損傷。電源鉗位ESD保護(hù)電路主要是針對上述兩種沖擊模式，在沖擊來臨時，給芯片提供一個有效的靜電電荷泄放通路，保證芯片內(nèi)部功能電路不受沖擊的損傷。已有的電源鉗位ESD保護(hù)電路的設(shè)計需要滿足如下的條件在ESD沖擊來臨時，由保護(hù)電路的電容-電阻或者電阻-電容模塊給出一個有效信號，打開鉗位晶體管以泄放靜電電荷。在正常充電電壓來臨時，鉗位晶體管要求不被打開。特征尺寸的縮小使電源鉗位 ESD保護(hù)電路面臨挑戰(zhàn)首先，電容-電阻或者電阻-電容時間常數(shù)有做小的要求，但是電容-電阻或者電阻-電容時間常數(shù)做小之后需要保證鉗位晶體管在ESD沖擊之下足夠的開啟時間。其次，正常充電電壓有上升時間很短的情況，電源鉗位ESD保護(hù)電路要能有效的防止被快速上升的正常充電電壓誤觸發(fā)。再次，即使保護(hù)電路被誤觸發(fā)，需要設(shè)計一個脫離誤觸發(fā)的機(jī)制，使得電路免受閂鎖問題的影響。圖1所示為一種現(xiàn)有技術(shù)的電源鉗位ESD保護(hù)電路，其中Mbig為鉗位晶體管。其工作原理如下當(dāng)一個ESD脈沖作用到VDD管腳時，Rl-Cll交點(即Rl和Cll的連接點) 的電壓不能立即上拉，在沖擊的開始階段保持為低電平，這個低電平經(jīng)過由Mpll、Mnll和 Mpl2、Mnl2組成的兩級反相器傳導(dǎo)到Mpl3的柵極，Mpl3由此導(dǎo)通，并把Mbigl的柵極電壓拉至VDD管腳的電壓水平，然后Mbigl啟動，開始泄放ESD沖擊積累的靜電電荷。等到Rl和 Cll的時間常數(shù)過去之后，Rl-Cll交點的電壓跟上了 VDD管腳的電壓變化成為邏輯高電平， 這個高電平經(jīng)兩級反相器到達(dá)Mpl3的柵極，并將其關(guān)斷。同時，Rl-Cll交點的高電平經(jīng)一級反相器到達(dá)Mpl4的柵極，把Mpl4打開。Mpl4開啟之后，電容C12開始充電，Mpl4可以等效為一個電阻，則經(jīng)過Mpl4和C12的等效時間常數(shù)之后，C12的上極板電壓被拉高，這個高電平經(jīng)由Mpl5和Mnl5組成的反相器反相傳導(dǎo)到Mpl6的柵極。Mpl6由此開啟，同Mpl4和 C12部分的分析一樣，經(jīng)由Mpl6和C13的等效時間常數(shù)之后，C13的上極板電壓被拉高，然后Mnl3開啟，把鉗位晶體管Mbigl的柵壓拉低，結(jié)束ESD保護(hù)過程。正常上電的充電電壓作用到VDD管腳時，Rl-Cll交點的電壓會跟隨VDD管腳的電壓一起變化。當(dāng)Rl-Cll交點和VDD都為低電平時，反相器無法正常工作，Mbigl柵壓處于低電平狀態(tài)。當(dāng)Rl-Cll結(jié)構(gòu)的交點和VDD管腳的電壓同時被拉高時，Mpl3關(guān)斷、Mnl3開啟， 確保了 Mbigl處于關(guān)斷的狀態(tài)，即保證了 Mbigl在正常上電時不被觸發(fā)。圖1所示電路的優(yōu)點在于把控制鉗位晶體管開啟和關(guān)斷的電路分開了，這樣可以人為地相對Rl和Cll的時間常數(shù)做大Mpl4和C12的等效時間常數(shù)和Mpl6和C13的等效時間常數(shù)之和，從而近似忽略Rl和Cll的時間常數(shù)對于鉗位晶體管開啟狀態(tài)的影響，給 Rl和Cll的時間常數(shù)做小的裕度。其次，即使圖1所示電路被誤觸發(fā)，Mbigl也會在經(jīng)過關(guān)斷電路部分特定的時間常數(shù)之后被關(guān)斷，不會進(jìn)入閂鎖狀態(tài)，但其無法在集成電路需要泄放較多靜電電荷時，保證鉗位晶體管足夠長的開啟時間，即圖1所示電路保護(hù)性能可靠性存在提升的空間。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是如何進(jìn)一步延長鉗位晶體管的開啟時間，提高ESD 保護(hù)的可靠性。( 二 )技術(shù)方案為解決上述技術(shù)問題，本發(fā)明提供了一種利用電流鏡的電源鉗位ESD保護(hù)電路， 所述電源鉗位ESD保護(hù)電路包括依次連接的電容-電阻模塊、鉗位晶體管開啟模塊和鉗位晶體管，還包括鉗位晶體管關(guān)斷模塊，分別與所述電容-電阻模塊和鉗位晶體管連接，所述電容-電阻模塊，用于識別所述電源鉗位ESD保護(hù)電路的電源管腳VDD的脈沖是否為靜電放電脈沖，若是，則發(fā)送第一響應(yīng)信號至所述鉗位晶體管開啟模塊，在經(jīng)過所述電容-電阻模塊的等效時間常數(shù)后，發(fā)送第二響應(yīng)信號至所述鉗位晶體管關(guān)斷模塊；所述鉗位晶體管開啟模塊，用于根據(jù)所述第一響應(yīng)信號啟動所述鉗位晶體管；所述鉗位晶體管關(guān)斷模塊，用于根據(jù)所述第二響應(yīng)信號關(guān)斷所述鉗位晶體管；所述鉗位晶體管，用于在啟動時，泄放所述靜電放電脈沖帶來的靜電電荷。優(yōu)選地，所述電容-電阻模塊包括電流鏡單元、電容C21、以及電阻R2，所述電流鏡單元分別與所述電容C21的第一端和電阻R2的第一端連接，所述電流鏡單元與電阻R2 的連接點分別與所述鉗位晶體管開啟模塊和鉗位晶體管關(guān)斷模塊連接，所述電容C21的第二端與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述電阻R2的第二端接地，所述電流鏡單元與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接。優(yōu)選地，所述電流鏡單元包括NM0S晶體管Mnsl、Mns2，所述NMOS晶體管Mnsl的柵極、所述NMOS晶體管Mnsl的漏極、以及所述NMOS晶體管Mns2的柵極相互連接，且連接點與所述電容C21的第一端連接，所述電容C21的第二端與所述NMOS晶體管Mns2的漏極連接，且連接點與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述NMOS晶體管Mnsl 的源極與所述NMOS晶體管Mns2的源極連接，且連接點與所述電阻R2的第一端連接。優(yōu)選地，所述鉗位晶體管為NMOS晶體管Mbig2，所述NMOS晶體管Mbig2的漏極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述NMOS晶體管Mbig2的源極接地，所述NMOS晶體管Mbig2的柵極分別與所述鉗位晶體管開啟模塊和鉗位晶體管關(guān)斷模塊連接。優(yōu)選地，所述鉗位晶體管開啟模塊包括PM0S晶體管Mp2-1、Mp2_2、Mp23、以及 NMOS晶體管Mn22，所述PMOS晶體管Mp2_2的柵極與漏極連接，且連接點與所述PMOS晶體管Mp2-1的源極連接，所述PMOS晶體管Mp2-2的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Mp2-1的柵極與所述電容-電阻模塊連接，所述PMOS晶體管Mp2-1的漏極與所述NMOS晶體管Mn22的漏極連接，且連接點與所述PMOS晶體管Mp23的柵極連接，所述NMOS晶體管Mn22的柵極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述NMOS晶體管Mn22的源極接地，所述PMOS晶體管Mp23的漏極與所述鉗位晶體管連接，所述PMOS晶體管Mp23的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接。優(yōu)選地，所述鉗位晶體管關(guān)斷模塊包括PM0S晶體管MpM、Mp25,Mp26, NMOS晶體管Mn23、Mn25、以及電容C22、C23，所述PMOS晶體管MpM的柵極與所述電容-電阻模塊連接，所述PMOS晶體管MpM的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述 PMOS晶體管MpM的漏極與電容C22的一端連接，且連接點分別與所述PMOS晶體管Μρ25的柵極和所述NMOS晶體管Μη25的柵極連接，所述電容C22的另一端接地，所述PMOS晶體管 Μρ25的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Μρ25的漏極和所述NMOS晶體管Μη25的漏極連接，且連接點與所述PMOS晶體管Mp^的柵極連接， 所述NMOS晶體管Μη25的源極接地，所述PMOS晶體管Mp^的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Mp^的漏極與電容C23的一端連接，且連接點與所述NMOS晶體管Μη23的柵極連接，所述電容C23的另一端接地，所述NMOS晶體管Μη23 的源極接地，所述NMOS晶體管Μη23的漏極與所述鉗位晶體管連接。(三)有益效果 本發(fā)明通過在電源鉗位ESD保護(hù)電路中引入電流鏡結(jié)構(gòu)，使得電容-電阻模塊中的電容等效增大數(shù)倍，并延長了鉗位晶體管的開啟時間，提高了 ESD保護(hù)的可靠性，另外， 本發(fā)明提出的電路結(jié)構(gòu)運用新型反相器替代傳統(tǒng)反相器也延長了鉗位晶體管的開啟時間， 以滿足集成電路泄放靜電電荷時的需求，保證了鉗位晶體管在ESD保護(hù)期間泄放能力穩(wěn)定在一個很高的水平。


圖1是現(xiàn)有的電源鉗位ESD保護(hù)電路的具體結(jié)構(gòu)示意圖；圖2是按照本發(fā)明一種實施方式的利用電流鏡的電源鉗位ESD保護(hù)電路的電路原理框圖；圖3是圖2所示的利用電流鏡的電源鉗位ESD保護(hù)電路的具體結(jié)構(gòu)示意圖；圖4是圖2所示的利用電流鏡的電源鉗位ESD保護(hù)電路中電容-電阻模塊的結(jié)構(gòu)示意圖；圖5是Hspice軟件仿真過程中用來模擬ESD沖擊的脈沖電壓隨時間變化示意圖；圖6是在圖5所示的ESD沖擊之下，Rl-Cll加反相器結(jié)構(gòu)、C21-R2結(jié)構(gòu)以及C21-R2 加電流鏡結(jié)構(gòu)各自輸出電壓隨時間變化示意圖；圖7是C21-R2加電流鏡結(jié)構(gòu)在ESD沖擊下的輸出電壓作為新型反相器和傳統(tǒng)反向器的輸入電壓，兩者的輸出電壓隨時間變化示意圖；圖8是圖1所示的電源鉗位ESD保護(hù)電路在圖5所示的ESD沖擊之下，其鉗位鉗位晶體管柵壓隨時間變化示意圖；圖9是圖3所示的電源鉗位ESD保護(hù)電路在圖5所示的ESD沖擊之下，其鉗位鉗位晶體管柵壓隨時間變化示意圖。
具體實施例方式下面結(jié)合附圖和實施例，對本發(fā)明的具體實施方式
作進(jìn)一步詳細(xì)描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。本發(fā)明的核心思想是通過在電源鉗位ESD保護(hù)電路中引入電流鏡結(jié)構(gòu)，使得電容-電阻模塊中的電容等效增大數(shù)倍，這樣就可以把電容-電阻模塊中的電容做得更小，從而理論上不影響鉗位晶體管的開啟時間。同時，本發(fā)明提出的電路結(jié)構(gòu)運用新型反相器替代傳統(tǒng)反相器也帶來了鉗位晶體管開啟時間的延長，新型反相器的存在也確保了鉗位晶體管在ESD保護(hù)期間泄放能力穩(wěn)定在一個很高的水平。圖2是按照本發(fā)明一種實施方式的利用電流鏡的電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖，所述電源鉗位ESD保護(hù)電路包括依次連接的電容-電阻模塊1、鉗位晶體管開啟模塊 2和鉗位晶體管4，還包括鉗位晶體管關(guān)斷模塊3，分別與所述電容-電阻模塊1和鉗位晶體管4連接，所述電容-電阻模塊1，用于識別所述電源鉗位ESD保護(hù)電路的電源管腳VDD的脈沖是否為靜電放電脈沖，若是，則發(fā)送第一響應(yīng)信號至所述鉗位晶體管開啟模塊2，在經(jīng)過所述電容-電阻模塊1的等效時間常數(shù)后，發(fā)送第二響應(yīng)信號至所述鉗位晶體管關(guān)斷模塊 3 ；所述鉗位晶體管開啟模塊2，用于根據(jù)所述第一響應(yīng)信號啟動所述鉗位晶體管4 ；所述鉗位晶體管關(guān)斷模塊3，用于根據(jù)所述第二響應(yīng)信號關(guān)斷所述鉗位晶體管4 ；所述鉗位晶體管4，用于在啟動時，泄放所述靜電放電脈沖帶來的靜電電荷。所述電容-電阻模塊1包括電流鏡單元1-1、電容C21、以及電阻R2，所述電流鏡單元1-1分別與所述電容C21的第一端和電阻R2的第一端連接，所述電流鏡單元1-1與電阻R2的連接點分別與所述鉗位晶體管開啟模塊2和鉗位晶體管關(guān)斷模塊3連接，所述電容 C21的第二端與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述電阻R2的第二端接地，所述電流鏡單元1-1與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接。所述電流鏡單元1-1包括NM0S晶體管Mnsl、Mns2，所述NMOS晶體管Mnsl的柵極、所述NMOS晶體管Mnsl的漏極、以及所述NMOS晶體管Mns2的柵極相互連接，且連接點與所述電容C21的第一端連接，所述電容C21的第二端與所述NMOS晶體管Mns2的漏極連接，且連接點與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述匪OS晶體管Mnsl的源極與所述NMOS晶體管Mns2的源極連接，且連接點與所述電阻R2的第一端連接。所述鉗位晶體管4為NMOS晶體管Mbig2，所述NMOS晶體管Mbig2的漏極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述NMOS晶體管Mbig2的源極接地，所述NMOS 晶體管Mbig2的柵極分別與所述鉗位晶體管開啟模塊2和鉗位晶體管關(guān)斷模塊3連接。所述鉗位晶體管開啟模塊2包括PMOS晶體管Mp2-l、Mp2-2、Mp23、以及NMOS晶體管Mn22，所述PMOS晶體管Mp2_2的柵極與漏極連接，且連接點與所述PMOS晶體管Mp2_l的源極連接，所述PMOS晶體管Mp2-2的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Mp2-1的柵極與所述電容-電阻模塊1連接，所述PMOS晶體管Mp2_l 的漏極與所述NMOS晶體管Mn22的漏極連接，且連接點與所述PMOS晶體管Mp23的柵極連接，所述NMOS晶體管Mn22的柵極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述 NMOS晶體管Mn22的源極接地，所述PMOS晶體管Mp23的漏極與所述鉗位晶體管4連接，所述PMOS晶體管Mp23的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接。所述鉗位晶體管關(guān)斷模塊3包括PM0S晶體管MpM、Mp25、Mp26, NMOS晶體管 Mn23、Μη25、以及電容C22、C23，所述PMOS晶體管MpM的柵極與所述電容-電阻模塊1連接，所述PMOS晶體管MpM的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述 PMOS晶體管MpM的漏極與電容C22的一端連接，且連接點分別與所述PMOS晶體管Μρ25的柵極和所述NMOS晶體管Μη25的柵極連接，所述電容C22的另一端接地，所述PMOS晶體管 Μρ25的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Μρ25的漏極和所述NMOS晶體管Μη25的漏極連接，且連接點與所述PMOS晶體管Mp^的柵極連接， 所述NMOS晶體管Μη25的源極接地，所述PMOS晶體管Mp^的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Mp^的漏極與電容C23的一端連接，且連接點與所述NMOS晶體管Μη23的柵極連接，所述電容C23的另一端接地，所述NMOS晶體管Μη23 的源極接地，所述NMOS晶體管Μη23的漏極與所述鉗位晶體管4連接。本實施方式提出的利用電流鏡的電源鉗位ESD保護(hù)電路相對于圖1所示電路的第一個改進(jìn)之處在于所述電容-電阻模塊用C21-R2加電流鏡結(jié)構(gòu)代替了原來的Rl-Cll加反相器結(jié)構(gòu)(即由圖1中Rl、Cll、Mpll和Mnll組成)。首先，用C21-R2結(jié)構(gòu)(即將C21置于Rl的位置，將R2置于Cll的位置，并將Mpll 和Mnll去除后的結(jié)構(gòu))來替代Rl-Cll加反相器結(jié)構(gòu)的好處是C21_R2結(jié)構(gòu)和Rl-Cll結(jié)構(gòu)在ESD沖擊之下，其輸出節(jié)點的電壓在同一時刻邏輯取值相反，C21-R2結(jié)構(gòu)輸出節(jié)點(即 C21與R2的連接點)和Rl-Cll加反相器結(jié)構(gòu)的輸出節(jié)點(即圖1中Mpll的漏極)的電壓在同一時刻邏輯取值相同。這樣僅僅是調(diào)換了電容-電阻模塊部分的電容和電阻的位置， 就可以得到保護(hù)電路反相器結(jié)構(gòu)減少一級的好處。其次，傳統(tǒng)反相器存在一個邏輯閾值電壓，當(dāng)輸入電壓等于邏輯閾值電壓時，輸出電壓有一個很大的跳變，所以Rl-Cll加反相器在ESD沖擊之下的輸出電壓比C21-R2結(jié)構(gòu)的輸出電壓下拉斜率更大，所以采用C21-R2結(jié)構(gòu)的保護(hù)電路中，鉗位晶體管開啟通路里面Mp23的開啟時間更長，導(dǎo)致鉗位晶體管開啟時間的延長。其次，C21-R2結(jié)構(gòu)加電流鏡結(jié)構(gòu)(即電容-電阻模塊的結(jié)構(gòu))代替C21-R2結(jié)構(gòu)的好處是如圖4所示，設(shè)Mns2的尺寸為Mnsl的X倍，由于Mnsl與Mns2的柵源電源相同，近似有= X*Ifcsi = IC21，其中，Ifcs2指的是流過Mns2支路的電流，Isfasl指的是流過Mnsl 支路的電流，由于Mnsl和電容C21在一條支路上，故Ifcsl = Ic21，于是A點的電流為IA = (X+1)*IC21。由電容兩端電壓與電流的關(guān)系，可知流經(jīng)電容C21的電流為IC21 = C21*dVC21/ dt，同時Ia = (^*(/肚，Cab為A點和B點之間的等效電容。把已經(jīng)推導(dǎo)了的Ia與Ic21的關(guān)系同前面兩個式子聯(lián)立，有CAB*dVAB/dt = (X+l)*C21*dVC21/dt，作為近似dV^dt dVC21/ dt，故Cab= (X+1)*C21。在本實施例中，取X = 9，那么理論上，圖2所示電路只需圖1所示電路中C11/10的電容大小設(shè)置就可以在ESD沖擊之下，得到與圖1同樣的反應(yīng)效果。圖6展示了前面三種結(jié)構(gòu)在圖5所示ESD沖擊之下的輸出波形。圖中Vl表示 Rl-Cll加反相器結(jié)構(gòu)的輸出波形，V2表示C21-R2結(jié)構(gòu)的輸出波形，V3表示C21-R2加電流鏡結(jié)構(gòu)的輸出波形(即圖4中B點的電壓)。圖中的結(jié)果可以看出從上拉幅度來講，Vl最大，V2次之，V3最小。從電壓達(dá)到幅值之后的下拉速率來看，Vl最大，V2次之，V3最小。在這里的分析中，下拉速率在控制鉗位晶體管的開啟時間中較電壓本身的上拉幅度占主導(dǎo)， 所以C21-R2加電流鏡結(jié)構(gòu)的輸出波形較前兩種結(jié)構(gòu)都更晚達(dá)到Mp3之前那級反相器的邏輯閾值電壓，所以C21-R2加電流鏡結(jié)構(gòu)可以有效地延長鉗位晶體管在ESD沖擊之下的開啟時間。值得說明的一點是C21_R2加電流鏡結(jié)構(gòu)把電容做小10倍以后并沒有達(dá)到與原來C21-R2結(jié)構(gòu)一樣的ESD反應(yīng)效果。這是因為前面的理論推導(dǎo)本身就有兩步近似關(guān)系的處理，所以理論的分析沒有精確預(yù)測仿真的結(jié)果，但是近似情況下定性的預(yù)測效果還是達(dá)到了的。從圖6的結(jié)果來看C21-R2加電流鏡結(jié)構(gòu)的上拉幅度不及C21-R2結(jié)構(gòu)大，這是因為C21-R2加電流鏡結(jié)構(gòu)輸出節(jié)點的電壓等于C21的下級板電壓減去Mnsl的漏源電壓，而 C21-R2結(jié)構(gòu)的輸出電壓直接就是C21的下級板電壓。同時，C21-R2加電流鏡結(jié)構(gòu)達(dá)到電壓幅值之后的下拉速率比C21-R2結(jié)構(gòu)慢很多，這是因為C21-R2加電流鏡結(jié)構(gòu)中，R2對C21上積累電荷的泄放作用要受電流鏡結(jié)構(gòu)的阻擋，而C21-R2結(jié)構(gòu)中R2對C21上積累的電荷直接進(jìn)行泄放。本實施方式提出的利用電流鏡的電源鉗位ESD保護(hù)電路相對于圖1所示電路的第二個改進(jìn)之處在于用由Mp2-l、Mp2-2和Mn22組成的新型反相器替代了 Μρ12和Μη12組成的傳統(tǒng)反相器。圖7展示了在同一輸入電壓(對新型反向器即Μρ2-1的柵極電壓，對傳統(tǒng)反向器即Μρ12的柵極電壓，如圖中的Vin所示)下，新型反相器輸出電壓(即Μρ2-1的漏極電壓，如圖中Vout2所示)與傳統(tǒng)反相器輸出電壓(即Mpl2的漏極電壓，如圖中Voutl 所示)的差別。從圖中可以看出新型反相器的輸出電壓較之于傳統(tǒng)反相器更晚上拉，并且新型反相器輸出電壓上拉的幅值不及傳統(tǒng)反相器大。上拉時間滯后使得Mbig開啟通路更晚關(guān)斷，同時電壓上拉的幅值不及傳統(tǒng)反相器大使得Mp3的關(guān)斷更弱，這兩個條件都使得鉗位晶體管開啟時間延長。值得注意的一點是新型反相器盡管比傳統(tǒng)反相器更晚開始上拉，但是由于其上拉速率較快，所以比傳統(tǒng)反相器更早達(dá)到一個穩(wěn)定的幅值。新型反相器輸出電壓比傳統(tǒng)反相器輸出電壓上拉時間滯后的原因是新型反相器采用了二極管接法的Mp2-2作為Mp2-1的負(fù)載。由于新型反相器中，Mn22是恒導(dǎo)通的，近似分析可以認(rèn)為當(dāng)Mp2-1的柵極電壓達(dá)到VDD-2|Vthp|時，Mp23的柵壓就被拉低。對于傳統(tǒng)反相器來說，Mp22的柵極電壓達(dá)到VDD-|Vthp|，Mp23的柵壓就開始被拉低，所以新型反相器的輸入電壓自然需要一個更長的時間來達(dá)到對VDD兩倍IVthpI的偏移水平，使得鉗位晶體管開啟時間延長。其中，Vthp表示PMOS晶體管的閾值電壓新型反相器輸出電壓比傳統(tǒng)反相器輸出電壓上拉幅度小的原因是新型反相器采用了恒導(dǎo)通的晶體管Mn22作新型反相器的電流源，由于恒導(dǎo)通Mn22對于Mp23的柵極電壓一直存在一個下拉作用，使得Mp23的柵極電壓即使在等效C21-R2時間常數(shù)過去之后也無法達(dá)到VDD水平，導(dǎo)致鉗位晶體管開啟時間延長。要想上述新型反相器實現(xiàn)正確的邏輯功能，管子的相對尺寸很重要，這里Mn22的尺寸要比Mp2-1和Mp2_2的尺寸設(shè)置得小很多。圖8為原電路結(jié)構(gòu)在ESD沖擊之下Mbigl柵壓的變化；圖9為本發(fā)明提出的電路結(jié)構(gòu)在ESD沖擊之下Mbig2柵壓的變化。從圖8可以看出=Mbigl的柵壓在整個沖擊期間并不穩(wěn)定，這是因為在Mpl3關(guān)斷之后和Mnl3開啟之前，Mbigl的柵壓懸浮于Mpl3關(guān)斷時刻的狀態(tài)，但是存在被Mnl3的漏電流或者亞閾值電壓下拉通路。當(dāng)Mnl3開啟之后，Mbigl
9的柵極電壓就被Mnl3完全拉低，這便是圖8中兩個下拉區(qū)域的來源。第一次下拉之后，圖8 中Mbigl的柵壓仍然足以使得Mbigl開啟，但是其對于靜電電荷的泄放能力已經(jīng)不如剛觸發(fā)時強(qiáng)。圖9的結(jié)果顯示通過前面分析的改進(jìn)原理，Mbig2的開啟時間得到有效延長，同時Mbig2的柵壓開啟期間基本上一直穩(wěn)定于VDD水平，這兩點都是保護(hù)性能可靠性提高的有力表現(xiàn)。為了便于比較，對Mbig2的開啟時間進(jìn)行量化，以0.4V作為Mbig2的閾值電壓。 圖1所示電路結(jié)構(gòu)中Mbigl的開啟時間為340. 9nS,圖3所示電路結(jié)構(gòu)中Mbig2的開啟時間為:585. InS0本實施方式提出的利用電流鏡的電源鉗位ESD保護(hù)電路的工作原理為當(dāng)一個上升時間為納秒或者數(shù)十納秒量級的ESD脈沖加到電源管腳VDD時，所述NMOS晶體管Mnsl 的源極電壓會跟隨本實施方式中高可靠性電源鉗位ESD保護(hù)電路的電源管腳VDD較快達(dá)到一個高電平值，這時PMOS晶體管Mp2-1關(guān)斷，PMOS晶體管Mp23的柵極被NMOS晶體管Mn22 下拉到低電平，然后PMOS晶體管Μρ23開啟，把鉗位晶體管Mbig2的柵極電壓拉到高電平， 鉗位晶體管Mbig2啟動，Mbig2開始泄放所述靜電沖擊帶來的靜電電荷。接下來所述NMOS晶體管Mnsl的源極電壓會以一個由等效C21-R2時間常數(shù)決定的斜率下降，近似的情況下，所述NMOS晶體管Mnsl的源極電壓下降到VDD-2 | Vthp |之后， Mp2-1和Mp2-2就會開啟，把PMOS晶體管Mp23的柵極電壓上拉，使得Mp23關(guān)斷，此時鉗位晶體管Mbig2的柵級電壓會懸浮在之前的水平，故Mbig2會繼續(xù)開啟。與此同時，在所述匪OS晶體管Mnsl的源極電壓下降到VDD-1 Vthp |時，PMOS晶體管MpM進(jìn)入開啟狀態(tài)，把MpM的漏極電壓拉高。由于PMOS晶體管MpM和電容C22組成了一個等效的R-C延遲結(jié)構(gòu)，所以MpM的漏極電壓的上拉存在一個相應(yīng)的R-C時間延遲。 這個時間延遲過后，Mp24的漏極電壓達(dá)到一個較高的水平，通過Mp25和Mn25組成的反相器，使得Mp^的柵極電壓變?yōu)榈碗娖?，然后Mp^導(dǎo)通，經(jīng)過由Mp^和電容C23決定的時間延遲，Mn23的柵極電壓被上拉為高電平，這樣Mn23導(dǎo)通，把鉗位晶體管Mbig2的柵極電壓拉低，使其關(guān)斷，結(jié)束泄放ESD脈沖的動作。正常上電的情況下，電源管腳VDD以一個較慢的斜率被上拉，這樣Cl積累的電荷能夠被R及時的泄放掉，于是所述NMOS晶體管Mnsl的源極電壓一直處于一個較低的電平值，使得Mp23的柵極始終處于高電平狀態(tài)，于是Mp23不導(dǎo)通，使得Mbig2的柵極電壓無法上拉，這種情況下，Mbig2不會被觸發(fā)，保證了正確的工作邏輯?？傊?，本發(fā)明提出的電路相對于圖1所示的電路在ESD沖擊下鉗位晶體管的開啟時間得到大大延長，這一點給了 C21-R2做小時間常數(shù)更大的裕度。C21-R2時間常數(shù)做小了，既符合了等比例縮小的趨勢，也提高了電路對于誤觸發(fā)的防范能力。同時，本發(fā)明提出的電路在ESD沖擊期間，鉗位晶體管的導(dǎo)通能力穩(wěn)定在一個較強(qiáng)的水平，這是本發(fā)明提出的電路提高ESD保護(hù)性能可靠性的另外一個方面。以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種利用電流鏡的電源鉗位ESD保護(hù)電路，其特征在于，所述電源鉗位ESD保護(hù)電路包括依次連接的電容-電阻模塊(1)、鉗位晶體管開啟模塊( 和鉗位晶體管，還包括鉗位晶體管關(guān)斷模塊(3)，分別與所述電容-電阻模塊⑴和鉗位晶體管⑷連接，所述電容-電阻模塊(1)，用于識別所述電源鉗位ESD保護(hù)電路的電源管腳VDD的脈沖是否為靜電放電脈沖，若是，則發(fā)送第一響應(yīng)信號至所述鉗位晶體管開啟模塊0)，在經(jīng)過所述電容-電阻模塊(1)的等效時間常數(shù)后，發(fā)送第二響應(yīng)信號至所述鉗位晶體管關(guān)斷模塊⑶；所述鉗位晶體管開啟模塊O)，用于根據(jù)所述第一響應(yīng)信號啟動所述鉗位晶體管；所述鉗位晶體管關(guān)斷模塊(3)，用于根據(jù)所述第二響應(yīng)信號關(guān)斷所述鉗位晶體管(4)；所述鉗位晶體管，用于在啟動時，泄放所述靜電放電脈沖帶來的靜電電荷。
2.如權(quán)利要求1所述的利用電流鏡的電源鉗位ESD保護(hù)電路，其特征在于，所述電容-電阻模塊(1)包括電流鏡單元(1-1)、電容C21、以及電阻R2，所述電流鏡單元(1-1) 分別與所述電容C21的第一端和電阻R2的第一端連接，所述電流鏡單元(1-1)與電阻R2 的連接點分別與所述鉗位晶體管開啟模塊( 和鉗位晶體管關(guān)斷模塊C3)連接，所述電容 C21的第二端與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述電阻R2的第二端接地，所述電流鏡單元(1-1)與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接。
3.如權(quán)利要求2所述的利用電流鏡的電源鉗位ESD保護(hù)電路，其特征在于，所述電流鏡單元(1-1)包括=NMOS晶體管Mnsl、Mns2，所述NMOS晶體管Mnsl的柵極、所述NMOS晶體管Mnsl的漏極、以及所述NMOS晶體管Mns2的柵極相互連接，且連接點與所述電容C21的第一端連接，所述電容C21的第二端與所述NMOS晶體管Mns2的漏極連接，且連接點與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述NMOS晶體管Mnsl的源極與所述NMOS晶體管Mns2的源極連接，且連接點與所述電阻R2的第一端連接。
4.如權(quán)利要求1 3任一項所述的利用電流鏡的電源鉗位ESD保護(hù)電路，其特征在于， 所述鉗位晶體管(4)為NMOS晶體管Mbig2，所述NMOS晶體管Mbig2的漏極與所述電源鉗位 ESD保護(hù)電路的電源管腳VDD連接，所述NMOS晶體管Mbig2的源極接地，所述NMOS晶體管 Mbig2的柵極分別與所述鉗位晶體管開啟模塊( 和鉗位晶體管關(guān)斷模塊C3)連接。
5.如權(quán)利要求1 3任一項所述的利用電流鏡的電源鉗位ESD保護(hù)電路，其特征在于，所述鉗位晶體管開啟模塊(2)包括PM0S晶體管Mp2-l、Mp2-2、Mp23、以及NMOS晶體管 Mn22，所述PMOS晶體管Mp2_2的柵極與漏極連接，且連接點與所述PMOS晶體管Mp2_l的源極連接，所述PMOS晶體管Mp2-2的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接， 所述PMOS晶體管Mp2-1的柵極與所述電容-電阻模塊(1)連接，所述PMOS晶體管Mp2_l 的漏極與所述NMOS晶體管Mn22的漏極連接，且連接點與所述PMOS晶體管Mp23的柵極連接，所述NMOS晶體管Mn22的柵極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述 NMOS晶體管Mn22的源極接地，所述PMOS晶體管Mp23的漏極與所述鉗位晶體管(4)連接， 所述PMOS晶體管Mp23的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接。
6.如權(quán)利要求1 3任一項所述的利用電流鏡的電源鉗位ESD保護(hù)電路，其特征在于，所述鉗位晶體管關(guān)斷模塊( 包括PM0S晶體管MpM、Mp25、Mp26, NMOS晶體管Mn23、 Mn25、以及電容C22、C23，所述PMOS晶體管MpM的柵極與所述電容-電阻模塊(1)連接，所述PMOS晶體管MpM的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管MpM的漏極與電容C22的一端連接，且連接點分別與所述PMOS晶體管Mp25的柵極和所述NMOS晶體管Mn25的柵極連接，所述電容C22的另一端接地，所述PMOS晶體管Mp25 的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Mp25的漏極和所述NMOS晶體管Mn25的漏極連接，且連接點與所述PMOS晶體管Mp^的柵極連接，所述 NMOS晶體管Mn25的源極接地，所述PMOS晶體管Mp^的源極與所述電源鉗位ESD保護(hù)電路的電源管腳VDD連接，所述PMOS晶體管Mp^的漏極與電容C23的一端連接，且連接點與所述NMOS晶體管Mn23的柵極連接，所述電容C23的另一端接地，所述NMOS晶體管Mn23的源極接地，所述NMOS晶體管Mn23的漏極與所述鉗位晶體管(4)連接。
全文摘要
本發(fā)明公開了一種利用電流鏡的電源鉗位ESD保護(hù)電路，涉及集成電路芯片靜電放電保護(hù)技術(shù)領(lǐng)域，包括依次連接的電容-電阻模塊(1)、鉗位晶體管開啟模塊(2)和鉗位晶體管(4)，還包括鉗位晶體管關(guān)斷模塊(3)，分別與所述電容-電阻模塊(1)和鉗位晶體管(4)連接。本發(fā)明通過在電源鉗位ESD保護(hù)電路中引入電流鏡結(jié)構(gòu)，使得電容-電阻模塊中的電容等效增大數(shù)倍，并延長了鉗位晶體管的開啟時間，提高了ESD保護(hù)的可靠性，另外，電路結(jié)構(gòu)運用新型反相器替代傳統(tǒng)反相器也延長了鉗位晶體管的開啟時間，以滿足集成電路泄放靜電電荷時的需求，確保了鉗位晶體管在ESD保護(hù)期間泄放能力穩(wěn)定在一個很高的水平。
文檔編號H02H9/00GK102222891SQ20111016646
公開日2011年10月19日 申請日期2011年6月20日 優(yōu)先權(quán)日2011年6月20日
發(fā)明者張興, 張鋼剛, 王源, 賈嵩, 陸光易 申請人:北京大學(xué)