專利名稱：靜電放電esd保護電路的制作方法
技術領域：
本發(fā)明涉及靜電放電ESD保護電路。
背景技術：
當兩個不導電物體接觸與分離時，都有可能在兩個物體間引起電子的轉(zhuǎn)移，而使得這兩個不導電物體產(chǎn)生額外電荷，此額外電荷即為靜電。而當物體上累積的靜電對電位相對較低的物體放電時，便產(chǎn)生靜電放電(Electro-StaticDischarge，ESD)。隨著半導體技術的發(fā)展，靜電放電ESD問題在集成電路中日趨嚴重。設計人員從集成電路的工藝級、器件級、電路級與系統(tǒng)級等研發(fā)了多種靜電放電ESD保護電路。其中， 基于場效應管MOS的靜電放電ESD保護電路由于其易于實現(xiàn)且保護能力好，被廣泛應用?；趫鲂躆OS的靜電放電ESD保護電路中，為了提高MOS管的面積利用率和減少柵電阻，一般采用叉指結(jié)構(gòu)。叉指結(jié)構(gòu)中，當每個叉指均勻?qū)娏鲿r，MOS管承受電流的能力最大，靜電放電保護能力最強。但實際的情況是，只有少部分的叉指結(jié)構(gòu)能夠在靜電放電時導通，即使導通，也只是在溝道寬度W方向上部分導通。為了提高靜電放電ESD保護電路中，MOS管的導通能力，即增大靜電放電ESD保護電路的保護能力。利用柵極偏置效應或者利用襯底偏置效應能夠有效地達到上述目的，且襯底偏置效應的效果會更好。其中，利用柵極偏置效應提高MOS管的導通能力是指，通過在MOS管的柵極上施加一定的電壓，以降低MOS管的柵極觸發(fā)電壓是，使MOS管工作在亞閥區(qū)或者飽和區(qū)。由于 MOS管的觸發(fā)電壓得到降低，MOS管能夠迅速地響應靜電放電。同時，MOS管的二次擊穿電流值得到增大，靜電放電保護保護能力得到增強。此種方式存在的缺陷是，由于MOS管具有表面電流集中效應，當存在柵極電壓時，MOS管的表面必然會產(chǎn)生一定的熱功耗。如果柵極電壓持續(xù)存在，則MOS管表面的溫度將逐漸增大，可能損傷或者損毀MOS管。利用襯底偏置提升MOS管的導通能力是指，在MOS管的襯底上施加一定的偏壓，使襯底與源極間的PN結(jié)正偏，提升MOS管的二次擊穿電流值。在寄生的NPN元件中，正偏襯底與源極間的PN結(jié)(即正偏寄生NPN元件的發(fā)射結(jié))，可以使NPN元件工作在放大區(qū)，導通大量的電流，提高靜電放電電路的保護能力。襯底偏置效應會產(chǎn)生漏電流，在正常的靜電放電ESD過程中，這個漏電流正是提高靜電放電電流量的關鍵。但是，當襯底偏置效應不是由正常的靜電觸發(fā)，而是由一些干擾(比如干擾脈沖)引起的，那么這個漏電流將對電路產(chǎn)生影響。因此采用襯底偏置效應提高靜電放電保護電路的保護能力時，有可能由于誤觸發(fā)而產(chǎn)生漏電流。

發(fā)明內(nèi)容
本發(fā)明要解決的主要技術問題是，提供一種靜電放電ESD保護電路，能在提高靜電放電保護能力的同時，降低誤觸發(fā)引起漏電流的可能性。為解決上述技術問題，本發(fā)明提供了一種靜電放電ESD保護電路，包括具有一個或多個MOS管的靜電放電支路，還包括
柵極觸發(fā)信號產(chǎn)生電路，用于產(chǎn)生柵極觸發(fā)信號，所述柵極觸發(fā)信號產(chǎn)生電路的輸出端連接到至少一個MOS管的柵極；襯底觸發(fā)信號產(chǎn)生電路，用于產(chǎn)生襯底觸發(fā)信號，所述襯底觸發(fā)信號產(chǎn)生電路的輸出端連接到所述至少一個MOS管的襯底；其中，所述襯底觸發(fā)信號的反應時間不小于所述靜電放電電壓的上升時間；或者所述襯底觸發(fā)信號的反應時間不小于20ns。一種實施方式中，所述靜電放電支路包括一 NMOS管；所述NMOS管包括柵極、第一電極、第二電極和襯底，所述柵極連接到所述柵極觸發(fā)信號產(chǎn)生電路的輸出端，第一電極連接到電源，第二電極連接到地，襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端；所述柵極觸發(fā)信號產(chǎn)生電路包括第一檢測電路和反相電路；所述第一檢測電路包括一第一電阻元件和一第一電容元件；所述第一電阻元件的一端連接到電源，所述第一電容元件的一端連接到所述第一電阻元件的另一端，所述第一電容元件的另一端連接到地；所述反相電路由奇數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，所述輸入端連接到所述第一電阻元件和第一電容元件之間，所述輸出端為所述柵極觸發(fā)信號產(chǎn)生電路的輸出端，輸出柵極觸發(fā)信號，連接到所述NMOS管的柵極。進一步地，所述第一檢測電路的第一電阻元件和第一電容元件的時間常數(shù)為第一時間常數(shù)，所述第一時間常數(shù)大于靜電放電電壓的上升時間，小于靜電放電電壓的持續(xù)時間。一種實施方式中，所述襯底觸發(fā)信號產(chǎn)生電路包括第二檢測電路、緩沖器、第三檢測電路和邏輯門；所述第二檢測電路包括一第二電阻元件和一第二電容元件，所述第二電阻元件的一端連接到電源，所述第二電容元件的一端連接到所述第一電阻元件的另一端，所述第二電容元件的另一端連接到地；所述緩沖器包括輸入端和輸出端，所述輸入端連接到所述第二檢測電路的第二電阻元件和第二電容元件之間；所述第三檢測電路包括一第三電阻元件和一第三電容元件，所述第三電阻元件的一端連接到所述緩沖器的輸出端，所述第三電容元件的一端連接到所述第三電阻元件的另一端，所述第三電容元件的另一端連接到地；所述邏輯門為異或邏輯門，包括兩個輸入端和輸出端，其中一個輸入端連接到第二檢測電路的第二電阻元件和第二電容元件之間，另一個輸入端連接到第三檢測電路的第三電阻元件和第三電容元件之間；所述輸出端為所述襯底觸發(fā)信號產(chǎn)生電路的輸出端，用于輸出襯底觸發(fā)信號，并連接到所述NMOS管的襯底。進一步地，所述第二檢測電路的第二電阻元件和第二電容元件的時間常數(shù)為第二時間常數(shù)，所述第三檢測電路的第三電阻元件和第三電容元件的時間常數(shù)為第三時間常數(shù)；所述第三時間常數(shù)大于所述靜電放電電壓的持續(xù)時間；所述第二時間常數(shù)大于或等于所述靜電放電電壓的上升時間，小于第三時間常數(shù)。另一種實施方式中，所述靜電放電支路包括一 PMOS管；所述PMOS管包括柵極、第一電極、第二電極和襯底，所述柵極連接到柵極觸發(fā)信號產(chǎn)生電路的輸出端，第一電極連接到地，第二電極連接到電源，襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端；所述柵極觸發(fā)信號產(chǎn)生電路包括第一檢測電路；所述第一檢測電路包括一第一電阻元件和一第一電容元件；所述第一電阻元件的一端連接到電源，所述第一電容元件的一端連接至所述第一電阻元件的另一端，所述第一電容元件的另一端連接到地；所述PMOS管的襯底連接到所述第一電阻元件和第一電容元件之間。另一種實施方式中，所述靜電放電支路包括一 PMOS元件；所述PMOS元件包括柵極、第一電極、第二電極和襯底，所述柵極連接到柵極觸發(fā)信號產(chǎn)生電路的輸出端，第一電極連接到地，第二電極連接到電源，襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端；所述柵極觸發(fā)信號產(chǎn)生電路包括第一檢測電路和同相電路；所述第一檢測電路包括一第一電阻元件和一第一電容元件；所述第一電阻元件的一端連接到電源，所述第一電容元件的一端連接到所述第一電阻元件的另一端，所述第一電容元件的另一端連接到地；所述同相電路由偶數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，所述同相電路的輸入端連接到所述第一電阻元件和第一電容元件之間，輸出端為所述柵極觸發(fā)信號產(chǎn)生電路的輸出端，連接到所述PMOS管的柵極。進一步地，所述第一檢測電路的第一電阻元件和第一電容元件的時間常數(shù)為第一時間常數(shù)，所述第一時間常數(shù)大于靜電放電電壓的上升時間，小于靜電放電電壓的持續(xù)時間。另一種實施方式中，所述襯底觸發(fā)信號產(chǎn)生電路包括第二檢測電路、緩沖器、第三檢測電路、邏輯門和反相電路；所述第二檢測電路包括一第二電阻元件、一第二電容元件，所述第二電阻元件的一端連接到電源，所述第二電容元件的一端連接到所述第二電阻元件的另一端，所述第二電容元件的另一端連接到地；所述緩沖器包括輸入端和輸出端，所述輸入端連接到所述第二檢測電路的第二電阻元件和第二電容元件之間；所述第三檢測電路包括一第三電阻元件和一第三電容元件，所述第三電阻元件的一端連接到所述緩沖器的輸出端，所述第三電容元件的一端連接到所述第三電阻元件的另一端，所述第三電容元件的另一端連接到地；所述邏輯門為異或邏輯門，包括兩個輸入端和輸出端，其中一個輸入端連接到第二檢測電路的第二電阻元件和第二電容元件之間，另一個輸入端連接到第三檢測電路的第三電阻元件和第三電容元件之間；所述反相電路由奇數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，反相電路的輸入端連接到所述邏輯門的輸出端，反相電路的輸出端為所述襯底觸發(fā)信號產(chǎn)生電路的輸出端，連接到所述PMOS管的襯底。進一步地，所述第二檢測電路的第二電阻元件和第二電容元件的時間常數(shù)為第二時間常數(shù)，所述第三檢測電路的第三電阻元件和第三電容元件的時間常數(shù)為第三時間常數(shù)；
所述第三時間常數(shù)大于所述靜電放電電壓的持續(xù)時間；所述第二時間常數(shù)大于所述靜電放電電壓的上升時間，小于第三時間常數(shù)。本發(fā)明的有益效果是柵極觸發(fā)信號產(chǎn)生電路產(chǎn)生的柵極觸發(fā)信號加到MOS元件的柵極上后，MOS元件的觸發(fā)電壓降低，提高了靜電放電ESD保護電路的放電能力；襯底觸發(fā)信號產(chǎn)生的襯底觸發(fā)信號加到MOS元件的襯底上后，MOS元件發(fā)生襯底偏置效應，增強了 MOS元件的電流導通能力，提高了靜電放電保護電路的放電能力。同時，由于襯底觸發(fā)信號的反應時間大于或者等于靜電放電電壓的上升時間(約為10ns)，通常誤觸發(fā)的脈沖的持續(xù)時間不會大于正常的靜電放電電壓的上升時間，所以即使發(fā)生了誤觸發(fā)，襯底觸發(fā)信號也不會作用于襯底，從而降低了非正常情況下漏電流產(chǎn)生的可能性。而將襯底觸發(fā)信號的反應時間設置為不小于20ns時，是為了保留一定的設計余量，這符合電路的設計思想，并能夠達到更好的效果。


圖1為本發(fā)明一種實施方式的靜電放電ESD保護電路整體圖；圖2為本發(fā)明一種實施方式的柵極觸發(fā)信號產(chǎn)生電路圖；圖3為本發(fā)明另一種實施方式的柵極觸發(fā)信號產(chǎn)生電路圖；圖4為本發(fā)明一種實施方式的襯底觸發(fā)信號產(chǎn)生電路圖；圖5為本發(fā)明一種實施方式的襯底觸發(fā)信號產(chǎn)生電路的具體結(jié)構(gòu)圖；圖6為本發(fā)明另一種實施方式的柵極觸發(fā)信號產(chǎn)生電路；圖7為本發(fā)明另一種實施方式的襯底觸發(fā)信號產(chǎn)生電路；圖8為圖3中A信號和柵極觸發(fā)信號的波形示意圖；圖9為5中B信號、C信號、D信號、E信號和襯底觸發(fā)信號的波形示意圖。
具體實施例方式下面通過具體實施方式
結(jié)合附圖對本發(fā)明作進一步詳細說明。實施例1 請參考圖1，一種靜電放電ESD保護電路，包括靜電放電支路30、柵極觸發(fā)信號產(chǎn)生電路10和襯底觸發(fā)信號產(chǎn)生電路20。其中，靜電放電支路30包括一個或者多個MOS管，這些MOS管的類型可以是NMOS 管或者PMOS管。當靜電放電支路30包括多個MOS管時，這些MOS管通過串聯(lián)或者并聯(lián)或者串并聯(lián)等方式組成靜電放電支路。靜電放電支路30包括兩個外部輸入端子，分別用于與電源VCC和地VSS相連接，或者與外部焊盤PAD和地VSS相連接，用于將電源VCC或者焊盤 PAD產(chǎn)生的靜電通過靜電放電支路30傳輸給地，實現(xiàn)放電。優(yōu)選地，靜電放電支路30包括一個NMOS管或者一個PMOS管。柵極觸發(fā)信號產(chǎn)生電路10，用于產(chǎn)生柵極觸發(fā)信號，并將該柵極觸發(fā)信號施加到 MOS管的柵極。當靜電放電支路30只包括一個MOS管時，柵極觸發(fā)信號施加到該MOS管的柵極；當靜電放電支路30包括多個MOS管時，柵極觸發(fā)信號施加到多個MOS管中的一個或者部分或者全部上。柵極觸發(fā)信號施加到MOS管的柵極上，能夠降低MOS管的柵極觸發(fā)電壓，使MOS管盡早對靜電進行放電，提高MOS管的二次擊穿電流值。
襯底觸發(fā)信號產(chǎn)生電路20，用于產(chǎn)生襯底觸發(fā)信號，并將該襯底觸發(fā)信號施加到 MOS管的襯底上。當靜電放電支路30只包括一個MOS管時，襯底觸發(fā)信號施加到該MOS管的襯底；當靜電放電支路包括多個MOS管時，襯底觸發(fā)信號施加到多個MOS管中的一個或者部分或者全部上。襯底觸發(fā)信號施加到MOS管的襯底上，使MOS管發(fā)生襯底偏置效應，提升 MOS管的二次擊穿電流值，增強MOS管的電流導通能力。優(yōu)選地，柵極觸發(fā)信號和襯底觸發(fā)信號施加到相同的一個或者多個MOS管上。上述中，柵極觸發(fā)信號和襯底觸發(fā)信號存在時間差，襯底觸發(fā)信號的反應時間大于或等于靜電放電電壓的上升時間，或者大于或等于20ns。具體地，在一個放電周期中，柵極觸發(fā)信號從靜電放電周期一開始就施加在MOS 管的柵極上，使MOS管發(fā)生柵極偏置效應，減小柵極觸發(fā)電壓。并且，柵極觸發(fā)信號作用于 MOS管的持續(xù)時間大于靜電放電ESD電壓的上升時間，小于靜電放電ESD電壓的持續(xù)時間， 即在一個靜電放電周期內(nèi)，柵極觸發(fā)信號不是總使MOS管的柵極發(fā)生柵極偏置效應。襯底觸發(fā)信號具有一個反應時間，使其開始作用MOS管襯底的時間點晚于靜電放電ESD電壓的上升時間，但持續(xù)到靜電放電結(jié)束。襯底觸發(fā)信號使襯底發(fā)生偏置效應，提高 MOS管的電流導通能力。在一個靜電放電周期中，柵極觸發(fā)信號在靜電放電事件一發(fā)生時就作用于MOS管的柵極，使MOS管發(fā)生柵極偏置效應，提高了 MOS管導通的電流量。同時，柵極觸發(fā)信號的作用在靜電放電完成前結(jié)束，減小了表面電流集中效應對MOS管的影響。主要影響表現(xiàn)在， 在柵極存在偏壓和MOS管有電流導通的情況下，如果柵壓持續(xù)存在，由于MOS管具有表面電流集中效應，MOS管的表面的溫度會越來越高，持續(xù)增加的溫度可能損傷或者損壞MOS管。襯底觸發(fā)信號開始作用MOS管襯底的時間點晚于靜電放電ESD電壓的上升時間， 所以即使發(fā)生誤觸發(fā)，也不會產(chǎn)生漏電流。因為，通常誤觸發(fā)的時間很短，小于靜電放電ESD 電壓的上升時間，所以襯底觸發(fā)信號不會對誤觸發(fā)作出反應，也就不會產(chǎn)生漏電流。并且該種方式，可以根據(jù)實際電路中誤觸發(fā)可能的時間合理地設計襯底觸發(fā)信號的反應時間，從而更好地實現(xiàn)避免由于誤觸發(fā)引起的漏電流的產(chǎn)生。實施例2 在實施例1的基礎上，參考圖2至5對當靜電放電支路包括一 NMOS管時的靜電放電保護電路進行說明。靜電放電支路包括一 NMOS管。NMOS管包括柵極、第一電極、第二電極和襯底。 其中，柵極連接到柵極觸發(fā)信號產(chǎn)生電路的輸出端，柵極觸發(fā)信號產(chǎn)生電路的輸出端用于輸出柵極觸發(fā)信號；第一電極為漏極，連接到電源；第二電極為源極，連接到地；襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端，襯底觸發(fā)信號產(chǎn)生電路的輸出端用于輸出襯底觸發(fā)信號。如圖2所示，柵極觸發(fā)信號產(chǎn)生電路包括第一檢測電路101和反相電路102。其中，第一檢測電路101包括一第一電阻元件和一第一電容元件。第一電阻元件由一個或者多個電阻串聯(lián)或者并聯(lián)或者串并聯(lián)而成，第一電容元件也由一個或者多個電容串聯(lián)或者并聯(lián)或者串并聯(lián)而成?；蛘叩谝浑娮柙善渌问綄崿F(xiàn)，第一電阻元件由其它形式實現(xiàn)。優(yōu)選地，如圖3所示，第一電阻元件為一電阻R1，第一電容元件為一電容Cl。第一電阻元件的一端連接到電源VCC，第一電容元件的一端連接至第一電阻元件的另一端，第一電容元件的另一端連接到地VSS。反相電路102由奇數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，輸入端連接到第一電阻元件和第一電容元件之間，輸出端輸出柵極觸發(fā)信號，連接到NMOS管的柵極。優(yōu)選地，如圖3所示，反相電路102包括一個反相器，該反相器由一個NMOS管和PMOS管串聯(lián)而成。其中，NMOS管和PMOS管的柵極均連接到電阻Rl和電容Cl之間，NMOS管的源極和襯底連接到地VSS，NM0S管的漏極和PMOS管的漏極連接并輸出柵極觸發(fā)信號，PMOS管的源極和襯底連接到電源VCC。如圖4所示，所述襯底觸發(fā)信號產(chǎn)生電路20包括第二檢測電路201、緩沖器203、 第三檢測電路202和邏輯門204 ；其中，第二檢測電路201包括一第二電阻元件和一第二電容元件，第三檢測電路 202包括一第三電阻元件和一第三電容元件。第二電阻元件和第三電阻元件由一個或者多個電阻串聯(lián)或者并聯(lián)或者串并聯(lián)而成，第二電容元件和第三電容元件由一個或者多個電容串聯(lián)或者并聯(lián)或者串并聯(lián)而成。優(yōu)選地，如圖5所示，第二檢測電路201的第二電阻元件為一電阻R2，第二電容元件為一電容C2 ；第三檢測電路202的第三電阻元件為一電阻R3， 第三電容元件為一電容C3。第二檢測電路201中，第二電阻元件的一端連接到電源VCC，第二電容元件的一端連接到第二電阻元件的另一端，第二電容元件的另一端連接到地VSS。緩沖器203包括輸入端和輸出端，輸入端連接到第二檢測電路201的第二電阻元件和第二電容元件之間。優(yōu)選地，如圖5所示，緩沖器203由兩個反相器級聯(lián)而成，可以理解的是，緩沖器203可以由偶數(shù)個反相器級聯(lián)而成，或者采用其它形式的緩沖器。第三檢測電路202中，第三電阻元件的一端連接到緩沖器的輸出端，第三電容元件的一端連接到第三電阻元件的另一端，第三電容元件的另一端連接到地VSS。邏輯門204采用異或邏輯門，包括兩個輸入端和輸出端，其中一個輸入端連接到第二檢測電路的第二電阻元件和第二電容元件之間，另一個輸入端連接到第三檢測電路的第三電阻元件和第三電容元件之間；輸出端用于輸出襯底觸發(fā)信號，連接到NMOS的襯底。上述中，第一檢測電路的第二電阻元件和第一電容元件的時間常數(shù)為第一時間常數(shù)，第二檢測電路的第二電阻元件和第二電容元件的時間常數(shù)為第二時間常數(shù)，第三檢測電路的第三電阻元件和第在三電容元件的時間常數(shù)為第三時間常數(shù)。第一時間常數(shù)大于靜電放電電壓的上升時間(約小于10ns)，小于靜電放電電壓的持續(xù)時間(約為100 1000ns)；第三時間常數(shù)大于靜電放電電壓的持續(xù)時間；第二時間常數(shù)不小于所述靜電放電電壓的上升時間，小于第三時間常數(shù)，第二時間常數(shù)為襯底觸發(fā)信號的反應時間。此時，第二時間常數(shù)即為襯底觸發(fā)信號的反應時間，靜電放電必須持續(xù)第二時間常數(shù)這么久的時間后，襯底觸發(fā)信號才會使NMOS管的襯底發(fā)生襯底偏置效應。優(yōu)選地，下面以柵極觸發(fā)信號產(chǎn)生電路10和襯底觸發(fā)信號產(chǎn)生電路20分別為圖 3和圖5所示的具體結(jié)構(gòu)時的情況為例，對柵極觸發(fā)信號和襯底觸發(fā)信號對NMOS管的作用情況進行說明當靜電放電ESD事件發(fā)生在電源VCC和地VSS之間時，圖2中的電容Cl不能夠突變，第一檢測電路101輸出的信號A從0電壓開始上升，經(jīng)過反相電路102的作用，輸出柵極觸發(fā)信號fete，信號A和柵極觸發(fā)信號(iate的波形示意如圖8所示。由圖8可知，在ESD事件剛發(fā)生前，柵極觸發(fā)信號fete就已作用于NMOS管的柵極，使NMOS管工作在飽和區(qū)或者線性區(qū)，降低了柵極觸發(fā)電壓。在ESD事件發(fā)生時，由于電容Cl兩端的電壓值不能夠突變，柵極觸發(fā)信號依舊為一高電平，當經(jīng)過2. 2倍第一時間常數(shù)后，柵極觸發(fā)信號fete才下降為0，柵極偏置效應不再生效。第一時間常數(shù)由Rl和Cl決定，其值為1/R1*C1。靜電放電過程中，圖5中第二檢測電路201的輸出信號B、緩沖器203的輸出信號 D、第三檢測電路202的輸出信號E和襯底觸發(fā)信號Substrate的波形示意圖如圖9所示。 由圖可知，襯底觸發(fā)信號Substrate由第二檢測電路201的輸出信號B和第三檢測電路202 的輸出信號E異或而成。因此，在ESD事件發(fā)生時，由于，輸出信號B為低電平，輸出信號E 為高電平，襯底觸發(fā)信號Substrate為低電平，不能使NMOS管發(fā)生襯底偏置效應。當ESD事件發(fā)生經(jīng)過2. 2倍的第二時間常數(shù)后，輸出信號B變?yōu)楦唠娖?，輸出信號E也為高電平，襯底觸發(fā)信號Substrate為高電平，使襯底發(fā)生襯底偏置效應。當ESD事件經(jīng)過2. 2倍的第三時間常數(shù)后，輸出信號E變?yōu)榈碗娖?，襯底觸發(fā)信號Substrate變?yōu)楦唠娖?，結(jié)束對襯底的作用。第二時間常數(shù)的值為1/R2*C2，第三時間常數(shù)的值為1/R3*C3。由于ESD事件必須持續(xù)2. 2倍第二時間常數(shù)后，襯底觸發(fā)信號Substrate才能對襯底起作用，使其發(fā)生襯底偏置效應，產(chǎn)生漏電流，提高MOS管的放電能力實際中，由于誤觸發(fā)的時間達不到2. 2倍的第二時間常數(shù)(第二時間常數(shù)大于或等于ESD電壓上升時間)，所以誤觸發(fā)不會產(chǎn)生漏電流。上述中，將柵極觸發(fā)信號的作用時間限定為0 2. 2/Rl*Cl，襯底觸發(fā)信號的作用時間限定為2. 2/R2*C2 2. 2/R3*C3之間是為了保留一定的設計余量，符合實際設計的要求，也能達到更好的效果。上述中，襯底觸發(fā)信號的反應時間為2. 2倍的第二時間常數(shù)，由此可見，襯底觸發(fā)信號的反應時間與第二時間常數(shù)相關，通過合理確定第二時間常數(shù)1/R2*C2中R2和C2的值可以得到確定的襯底觸發(fā)信號的反應時間。實施例3 在實施例1和實施例2的基礎上，繼續(xù)參考圖6對靜電放電支路30包括一 PMOS 管時的情況進行說明。靜電放電支路包括一 PMOS元件。PMOS元件包括柵極、第一電極、第二電極和襯底。其中，柵極連接到柵極觸發(fā)信號產(chǎn)生電路的輸出端；第一電極為漏極，連接到地；第二電極連為源極，連接到電源；襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端。一種實施方式中，柵極觸發(fā)信號產(chǎn)生電路10包括第一檢測電路。第一檢測電路包括一第一電阻元件和一第一電容元件。第一電阻元件的一端連接到電源，第一電容元件的一端連接至第一電阻元件的另一端，第一電容元件的另一端連接到地VSS。PMOS管的柵極連接到第一檢測電路的第一電阻元件和第一電容元件之間。另一種實施方式中，如圖6所示，柵極觸發(fā)信號產(chǎn)生電路10包括第一檢測電路 101和同相電路102。第一檢測電路101包括一第一電阻元件和一第一電容元件；第一電阻元件的一端連接到電源VCC，第一電容元件的一端連接至第一電阻元件的另一端，第一電容元件的另一端連接到地VCC ；同相電路由偶數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，同相電路的輸入端連接到第一電阻元件和第一電容元件之間，輸出端連接到PMOS元件的柵極。如圖7所示，襯底觸發(fā)信號產(chǎn)生電路包括第二檢測電路201、緩沖器203、第三檢測電路202、邏輯門204和反相電路205 ；其中，第二檢測電路201、緩沖器203、第三檢測電路202和邏輯門201與實施例2 中所述的一致，不再敘述。反相電路205由奇數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，反相電路的輸入端連接到邏輯門的輸出端，反相電路的輸出端連接到PMOS管的襯底。上述中，第一檢測電路的第一電阻元件和第一電容元件的時間常數(shù)為第一時間常數(shù)，第二檢測電路的第二電阻元件和第二電容元件的時間常數(shù)為第二時間常數(shù)，第三檢測電路的第三電阻元件和第三電容元件的時間常數(shù)為第三時間常數(shù)；第一時間常數(shù)大于靜電放電電壓的上升時間，小于靜電放電電壓的持續(xù)時間；第三時間常數(shù)大于靜電放電電壓的持續(xù)時間；第二時間常數(shù)大于或等于靜電放電電壓的上升時間，小于第三時間常數(shù)，襯底觸發(fā)信號的反應時間與第二時間常數(shù)有關。以上內(nèi)容是結(jié)合具體的實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術領域的普通技術人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發(fā)明的保護范圍。
權利要求
1.一種靜電放電ESD保護電路，包括具有一個或多個MOS管的靜電放電支路，其特征在于，還包括柵極觸發(fā)信號產(chǎn)生電路，用于產(chǎn)生柵極觸發(fā)信號，所述柵極觸發(fā)信號產(chǎn)生電路的輸出端連接到至少一個MOS管的柵極；襯底觸發(fā)信號產(chǎn)生電路，用于產(chǎn)生襯底觸發(fā)信號，所述襯底觸發(fā)信號產(chǎn)生電路的輸出端連接到所述至少一個MOS管的襯底；其中，所述襯底觸發(fā)信號的反應時間不小于所述靜電放電電壓的上升時間；或者所述襯底觸發(fā)信號的反應時間不小于20ns。
2.如權利要求1所述的靜電放電ESD保護電路，其特征在于，所述靜電放電支路包括一 NMOS管；所述NMOS管包括柵極、第一電極、第二電極和襯底，所述柵極連接到所述柵極觸發(fā)信號產(chǎn)生電路的輸出端，第一電極連接到電源，第二電極連接到地，襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端；所述柵極觸發(fā)信號產(chǎn)生電路包括第一檢測電路和反相電路； 所述第一檢測電路包括一第一電阻元件和一第一電容元件；所述第一電阻元件的一端連接到電源，所述第一電容元件的一端連接到所述第一電阻元件的另一端，所述第一電容元件的另一端連接到地；所述反相電路由奇數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，所述輸入端連接到所述第一電阻元件和第一電容元件之間，所述輸出端為所述柵極觸發(fā)信號產(chǎn)生電路的輸出端，輸出柵極觸發(fā)信號，連接到所述NMOS管的柵極。
3.如權利要求2所述的靜電放電ESD保護電路，其特征在于，所述第一檢測電路的第一電阻元件和第一電容元件的時間常數(shù)為第一時間常數(shù)，所述第一時間常數(shù)大于靜電放電電壓的上升時間，小于靜電放電電壓的持續(xù)時間。
4.如權利要求1至3中任一項所述的靜電放電ESD保護電路，其特征在于，所述襯底觸發(fā)信號產(chǎn)生電路包括第二檢測電路、緩沖器、第三檢測電路和邏輯門；所述第二檢測電路包括一第二電阻元件和一第二電容元件，所述第二電阻元件的一端連接到電源，所述第二電容元件的一端連接到所述第一電阻元件的另一端，所述第二電容元件的另一端連接到地；所述緩沖器包括輸入端和輸出端，所述輸入端連接到所述第二檢測電路的第二電阻元件和第二電容元件之間；所述第三檢測電路包括一第三電阻元件和一第三電容元件，所述第三電阻元件的一端連接到所述緩沖器的輸出端，所述第三電容元件的一端連接到所述第三電阻元件的另一端，所述第三電容元件的另一端連接到地；所述邏輯門為異或邏輯門，包括兩個輸入端和輸出端，其中一個輸入端連接到第二檢測電路的第二電阻元件和第二電容元件之間，另一個輸入端連接到第三檢測電路的第三電阻元件和第三電容元件之間；所述輸出端為所述襯底觸發(fā)信號產(chǎn)生電路的輸出端，用于輸出襯底觸發(fā)信號，并連接到所述NMOS管的襯底。
5.如權利要求4所述的靜電放電ESD保護電路，其特征在于，所述第二檢測電路的第二電阻元件和第二電容元件的時間常數(shù)為第二時間常數(shù)，所述第三檢測電路的第三電阻元件和第三電容元件的時間常數(shù)為第三時間常數(shù)；所述第三時間常數(shù)大于所述靜電放電電壓的持續(xù)時間；所述第二時間常數(shù)大于或等于所述靜電放電電壓的上升時間，小于第三時間常數(shù)。
6.如權利要求1所述的靜電放電ESD保護電路，其特征在于，所述靜電放電支路包括一 PMOS管；所述PMOS管包括柵極、第一電極、第二電極和襯底，所述柵極連接到柵極觸發(fā)信號產(chǎn)生電路的輸出端，第一電極連接到地，第二電極連接到電源，襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端； 所述柵極觸發(fā)信號產(chǎn)生電路包括第一檢測電路；所述第一檢測電路包括一第一電阻元件和一第一電容元件；所述第一電阻元件的一端連接到電源，所述第一電容元件的一端連接至所述第一電阻元件的另一端，所述第一電容元件的另一端連接到地；所述PMOS管的襯底連接到所述第一電阻元件和第一電容元件之間。
7.如權利要求1所述的靜電放電ESD保護電路，其特征在于，所述靜電放電支路包括一 PMOS元件；所述PMOS元件包括柵極、第一電極、第二電極和襯底，所述柵極連接到柵極觸發(fā)信號產(chǎn)生電路的輸出端，第一電極連接到地，第二電極連接到電源，襯底連接到襯底觸發(fā)信號產(chǎn)生電路的輸出端；所述柵極觸發(fā)信號產(chǎn)生電路包括第一檢測電路和同相電路； 所述第一檢測電路包括一第一電阻元件和一第一電容元件；所述第一電阻元件的一端連接到電源，所述第一電容元件的一端連接到所述第一電阻元件的另一端，所述第一電容元件的另一端連接到地；所述同相電路由偶數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，所述同相電路的輸入端連接到所述第一電阻元件和第一電容元件之間，輸出端為所述柵極觸發(fā)信號產(chǎn)生電路的輸出端，連接到所述PMOS管的柵極。
8.如權利要求6或者7所述的靜電放電ESD保護電路，其特征在于，所述第一檢測電路的第一電阻元件和第一電容元件的時間常數(shù)為第一時間常數(shù)，所述第一時間常數(shù)大于靜電放電電壓的上升時間，小于靜電放電電壓的持續(xù)時間。
9.如權利要求6或者7所述的靜電放電ESD保護電路，其特征在于，所述襯底觸發(fā)信號產(chǎn)生電路包括第二檢測電路、緩沖器、第三檢測電路、邏輯門和反相電路；所述第二檢測電路包括一第二電阻元件、一第二電容元件，所述第二電阻元件的一端連接到電源，所述第二電容元件的一端連接到所述第二電阻元件的另一端，所述第二電容元件的另一端連接到地；所述緩沖器包括輸入端和輸出端，所述輸入端連接到所述第二檢測電路的第二電阻元件和第二電容元件之間；所述第三檢測電路包括一第三電阻元件和一第三電容元件，所述第三電阻元件的一端連接到所述緩沖器的輸出端，所述第三電容元件的一端連接到所述第三電阻元件的另一端，所述第三電容元件的另一端連接到地；所述邏輯門為異或邏輯門，包括兩個輸入端和輸出端，其中一個輸入端連接到第二檢測電路的第二電阻元件和第二電容元件之間，另一個輸入端連接到第三檢測電路的第三電阻元件和第三電容元件之間；所述反相電路由奇數(shù)個反相器級聯(lián)而成，包括輸入端和輸出端，反相電路的輸入端連接到所述邏輯門的輸出端，反相電路的輸出端為所述襯底觸發(fā)信號產(chǎn)生電路的輸出端，連接到所述PMOS管的襯底。
10.如權利要求9所述的靜電放電ESD保護電路，其特征在于，所述第二檢測電路的第二電阻元件和第二電容元件的時間常數(shù)為第二時間常數(shù)，所述第三檢測電路的第三電阻元件和第三電容元件的時間常數(shù)為第三時間常數(shù)；所述第三時間常數(shù)大于所述靜電放電電壓的持續(xù)時間；所述第二時間常數(shù)大于所述靜電放電電壓的上升時間，小于第三時間常數(shù)。
全文摘要
本發(fā)明公開了一種靜電放電ESD保護電路，包括具有一個或多個MOS管的靜電放電支路，還包括柵極觸發(fā)信號產(chǎn)生電路，用于產(chǎn)生柵極觸發(fā)信號，所述柵極觸發(fā)信號連接到至少一個MOS管的柵極；襯底觸發(fā)信號產(chǎn)生電路，用于產(chǎn)生襯底觸發(fā)信號，所述襯底觸發(fā)信號連接到所述至少一個MOS管的襯底；其中，所述襯底觸發(fā)信號的反應時間不小于所述靜電放電電壓的上升時間或者不小于20ns。提高了靜電放電保護電路的保護能力，降低誤觸發(fā)引起漏電流的可能性。
文檔編號H02H9/00GK102185301SQ20111013258
公開日2011年9月14日 申請日期2011年5月20日 優(yōu)先權日2011年5月20日
發(fā)明者何進, 林信南, 王偉, 黃宇聰 申請人:北京大學深圳研究生院