專(zhuān)利名稱(chēng)：一種用于dc-dc變換器的死區(qū)時(shí)間控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，特別涉及一種用于功率集成電路中的DC-DC變換器的死區(qū)時(shí)間控制電路。
背景技術(shù)：
由電池供電的便攜式設(shè)備中通常需要高效率的DC-DC變換器，希望最大化充電的時(shí)間間隔。頻率越高，無(wú)源器件的尺寸越小，因此通常傾向于使用高頻率的開(kāi)關(guān)變換器。由于同步Buck變換器有很高的效率，因此它在便攜式設(shè)備中得到了廣泛的應(yīng)用。典型的Buck變換器電路，如圖1所示。在典型的buck電路模式下，P型功率管源極接輸入信號(hào)Vin，柵極接控制信號(hào)GP，漏極(SW)同時(shí)分別連接電感L、N型整流管的漏極以及比較器的負(fù)端。電感的另一端(Vout)分別接電容C以及負(fù)載電阻R，C和R的另一端接地，N型整流管的源極以及比較器的正端接地，Vout通過(guò)反饋控制模塊(feedback control block)產(chǎn)生PWM控制信號(hào)，PWM信號(hào)接入二輸入或非門(mén)Gl的輸入端，N型整流管的柵極GN 通過(guò)一個(gè)延時(shí)單元Delay2接到Gl的另一個(gè)輸入端，Gl的輸出端依次接反相器，驅(qū)動(dòng)單元 Driver再接到P型功率管的柵極GP，PWM信號(hào)同時(shí)接入二輸入與門(mén)G2的輸入端，P型功率管的柵極GP通過(guò)延時(shí)單元Delayl后接到G2的另一個(gè)輸入端，G2的輸出端與比較器的輸出端分別接到一個(gè)二輸入與門(mén)的輸入端，此與門(mén)的輸出經(jīng)過(guò)另一個(gè)驅(qū)動(dòng)單元Driver后接到N 型整流管的柵極GN。如圖4所示，在典型的同步buck變換器中，CCM模式下，當(dāng)PWM信號(hào)變高，P型功率管的柵極在經(jīng)過(guò)Driver的延時(shí)后同時(shí)變高，關(guān)斷MP，同時(shí)N型整流管麗會(huì)在Delayl和 Driver的延時(shí)后被打開(kāi)，在此過(guò)程中，MN的體二極管導(dǎo)通，SW端的電壓被拉低到零電平以下，死區(qū)時(shí)間為tl+t2 ；當(dāng)PWM信號(hào)變低，GN經(jīng)過(guò)Driver延時(shí)后變低，關(guān)斷麗，同時(shí)MP會(huì)在 Delay2和Driver的延時(shí)后被打開(kāi)，死區(qū)時(shí)間為t3。其中t2和t3是體二極管導(dǎo)通的時(shí)間。 如圖5所示，在DCM模式下，在N管為開(kāi)的時(shí)候，SW端電壓升到零電平以上，比較器輸出低， 因此關(guān)斷麗，DCM模式下，體二極管導(dǎo)通僅存在于t2。在同步Buck變換器中，為了避免兩個(gè)開(kāi)關(guān)管的同時(shí)導(dǎo)通，必須注意兩個(gè)開(kāi)關(guān)管控制信號(hào)的死區(qū)時(shí)間間隔。在死區(qū)時(shí)間內(nèi)，功率MOS管的體二極管導(dǎo)通。體二極管的導(dǎo)通以及反向恢復(fù)產(chǎn)生了功率損耗。死區(qū)時(shí)間越長(zhǎng)，功率損耗越大，從而限制了開(kāi)關(guān)頻率的增大。因此在DC-DC變換器中，為了提高效率，減小導(dǎo)通損耗及反向恢復(fù)帶來(lái)的不必要的功率損失， 必須進(jìn)行死區(qū)時(shí)間的優(yōu)化。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決現(xiàn)有的DC-DC變換器死區(qū)時(shí)間較長(zhǎng)的問(wèn)題，提出了一種用于DC-DC變換器的死區(qū)時(shí)間控制電路。本發(fā)明的技術(shù)方案是一種用于DC-DC變換器的死區(qū)時(shí)間控制電路，包括第一或門(mén)、第二或門(mén)、第一 D觸發(fā)器、第二 D觸發(fā)器、第一與非門(mén)、第一延遲單元、第二延遲單元、第一死區(qū)時(shí)間檢測(cè)器、第一反相器、第一比較器，P型功率管、N型整流管、第一驅(qū)動(dòng)單元和第二驅(qū)動(dòng)單元，其中，所述P型功率管的柵極與第一延遲單元的輸入端連接，第一延遲單元的輸出端與第二或門(mén)的一個(gè)輸入端連接；所述P型功率管的漏極與第一死區(qū)時(shí)間檢測(cè)器的輸入端相連，第一死區(qū)時(shí)間檢測(cè)器的輸出端分別與第二或門(mén)的另一個(gè)輸入端和第一或門(mén)的一個(gè)輸入端連接；所述N型整流管的柵極與第二延遲單元的輸入端連接，第二延遲單元的輸出端與第一反相器的輸入端相連，第一反相器的輸出端接第一或門(mén)的另一個(gè)輸入端，第一或門(mén)的輸出端與第一 D觸發(fā)器的時(shí)鐘信號(hào)端相連，第一 D觸發(fā)器的反相輸出端經(jīng)第一驅(qū)動(dòng)單元與P型功率管的柵極相連；第二或門(mén)的輸出端與第二 D觸發(fā)器的時(shí)鐘信號(hào)端相連，第二 D觸發(fā)器的同相輸出端經(jīng)第二驅(qū)動(dòng)單元與N型整流管的柵極相連；第一 D觸發(fā)器和第二 D觸發(fā)器的輸入D端接輸入電源，第一 D觸發(fā)器的復(fù)位端接PWM信號(hào)，第一比較器的輸出端和PWM信號(hào)分別連接第一與非門(mén)的兩個(gè)輸入端，第二 D觸發(fā)器的復(fù)位端接第一與非門(mén)的輸出端。進(jìn)一步的，所述第一死區(qū)時(shí)間檢測(cè)器，包括第一 NMOS管、第二 NMOS管、第三NMOS 管和第二反相器，其中，第三NMOS管的源極為所述第一死區(qū)時(shí)間檢測(cè)器輸入端，第二 NMOS 管的柵極和漏極短接，第二 NMOS管的源極與第一 NMOS管的漏極和第三NMOS管的柵極相連，第一 NMOS管的柵極接第二 NMOS管的柵極，第一 NMOS管的源極接地，第三NMOS管的漏極經(jīng)第二反相器后作為所述第一死區(qū)時(shí)間檢測(cè)器輸出端，第二 NMOS管的漏極接外部的第一電流源，第三NMOS管的漏極接外部的第二電流源。本發(fā)明的有益效果本發(fā)明提供一種用于DC-DC變換器的死區(qū)時(shí)間控制電路，通過(guò)采用死區(qū)時(shí)間檢測(cè)器，在PWM信號(hào)的雙邊沿都能迅速檢測(cè)體二極管的導(dǎo)通從而關(guān)斷功率管或整流管，使得體二極管的導(dǎo)通時(shí)間減小到接近驅(qū)動(dòng)單元的傳輸延遲時(shí)間，大大減小了由于體二極管導(dǎo)通所帶來(lái)的功率損耗，顯著提高了效率。采用此種結(jié)構(gòu)所帶來(lái)的效率提高， 使得更高的開(kāi)關(guān)頻率變得可行，進(jìn)而減小了無(wú)源器件的尺寸，并且本發(fā)明還能根據(jù)不同的負(fù)載電流，自適應(yīng)的調(diào)節(jié)死區(qū)時(shí)間。


圖1為現(xiàn)有的典型同步buck變換器結(jié)構(gòu)示意圖。圖2為本發(fā)明實(shí)施例的用于DC-DC變換器的死區(qū)時(shí)間控制電路結(jié)構(gòu)示意圖。圖3為本發(fā)明實(shí)施例的死區(qū)時(shí)間檢測(cè)器結(jié)構(gòu)示意圖。圖4為本發(fā)明實(shí)施例的CCM下控制信號(hào)的時(shí)序圖。圖5為本發(fā)明實(shí)施例的DCM下控制信號(hào)的時(shí)序圖。
具體實(shí)施例方式下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的闡述。本發(fā)明的用于DC-DC變換器的死區(qū)時(shí)間控制電路結(jié)構(gòu)示意圖如圖2所示，具體包括第一或門(mén)G1、第二或門(mén)G2、第一 D觸發(fā)器DFF1、第二 D觸發(fā)器DFF2、第一與非門(mén)G3、第一延遲單元Delayl、第二延遲單元Delay2、第一死區(qū)時(shí)間檢測(cè)器DTD、第一反相器INV1、第一比較器C0MP1，P型功率管MP、N型整流管麗、第一驅(qū)動(dòng)單元Driverl和第二驅(qū)動(dòng)單元 Driverf，其中，所述P型功率管MP的柵極與第一延遲單元Delayl的輸入端連接，第一延遲單元Delayl的輸出端與第二或門(mén)G2的一個(gè)輸入端連接；所述P型功率管MP的漏極與第一死區(qū)時(shí)間檢測(cè)器DTD的輸入端相連，第一死區(qū)時(shí)間檢測(cè)器DTD的輸出端分別與第二或門(mén) G2的另一個(gè)輸入端和第一或門(mén)Gl的一個(gè)輸入端連接；所述N型整流管MN的柵極與第二延遲單元Delay2的輸入端連接，第二延遲單元Delay2的輸出端與第一反相器INVl的輸入端相連，第一反相器INVl的輸出端接第一或門(mén)Gl的另一個(gè)輸入端，第一或門(mén)Gl的輸出端與第一 D觸發(fā)器DFFl的時(shí)鐘信號(hào)端相連，第一 D觸發(fā)器DFFl的反相輸出端經(jīng)第一驅(qū)動(dòng)單元 Driverl與P型功率管MP的柵極相連；第二或門(mén)G2的輸出端與第二 D觸發(fā)器DFF2的時(shí)鐘信號(hào)端相連，第二 D觸發(fā)器DFF2的同相輸出端經(jīng)第二驅(qū)動(dòng)單元Driverf與N型整流管麗的柵極相連；第一 D觸發(fā)器DFFl和第二 D觸發(fā)器DFF2的輸入D端接輸入電源，第一 D觸發(fā)器DFFl的復(fù)位端接PWM信號(hào)，第一比較器COMPl的輸出端和PWM信號(hào)分別連接第一與非門(mén) G3的兩個(gè)輸入端，第二 D觸發(fā)器DFF2的復(fù)位端接第一與非門(mén)G3的輸出端。如圖3所示，第一死區(qū)時(shí)間檢測(cè)器，包括第一NMOS管Ml、第二NMOS管M2、第三NMOS 管M3和第二反相器INV2，其中，第三NMOS管M3的源極為所述第一死區(qū)時(shí)間檢測(cè)器輸入端， 第二 NMOS管M2的柵極和漏極短接，第二 NMOS管M2的源極與第一 NMOS管Ml的漏極和第三NMOS管M3的柵極相連，第一 NMOS管Ml的柵極接第二 NMOS管M2的柵極，第一 NMOS管 Ml的源極接地，第三NMOS管M3的漏極經(jīng)第二反相器INV2后作為所述第一死區(qū)時(shí)間檢測(cè)器的輸出端，第二 NMOS管M2的漏極接外部的第一電流源I1，第三NMOS管M3的漏極接外部的第二電流源I2。如圖4和圖5所示，在時(shí)間控制電路中，為了減小在N型整流管中寄生的體二極管導(dǎo)通時(shí)間t2以及t3，采用了死區(qū)時(shí)間檢測(cè)器DTD。若SW端電壓降到零電平以下某一值(典型值為-0. 3V，小于麗的飽和時(shí)最小漏源電壓的負(fù)值-Vdsat)，則DTD輸出高。在CCM模式下，在PWM信號(hào)的上升沿，GP變高，關(guān)斷MP，Sff端電壓下降直到麗的體二極管導(dǎo)通。DTD檢測(cè)麗的體二極管的導(dǎo)通情況，若SW端電壓降到-0. 3V以下，則DTD的輸出SW D翻高，產(chǎn)生一個(gè)上升沿信號(hào)觸發(fā)DFF2，DFF2輸出高電平開(kāi)啟N管，同時(shí)DFF2也受經(jīng)Delayl延遲后的 GP信號(hào)GP_D觸發(fā)，但Delayl —般設(shè)置較大，GP_D僅起到保險(xiǎn)的作用，避免當(dāng)SW端電壓下降過(guò)慢時(shí)，N型整流管MN不能正常開(kāi)啟。因此，在存在DTD的情況下，t2被降低到接近于一個(gè)Driver延時(shí)的時(shí)間。在PWM信號(hào)的下降沿，麗被關(guān)斷，麗的體二極管再次導(dǎo)通，Sff端的電壓先從N型整流管MN的-Vdsat降低到-0. 7V左右，因此，DTD再次輸出一個(gè)上升沿信號(hào)，觸發(fā)DFFl開(kāi)啟P型功率管MP，同理，GN經(jīng)過(guò)Delay2的延遲信號(hào)GN_D也是一個(gè)起保險(xiǎn)作用的信號(hào)。在DCM模式下，死區(qū)時(shí)間只有tl+t2，體二極管的導(dǎo)通僅存在于t2，與CCM模式下相同，DTD能起到優(yōu)化t2的作用。由于SW端電壓的下降要受到負(fù)載電流的影響，因此， 本發(fā)明還實(shí)現(xiàn)了根據(jù)不同負(fù)載電流自適應(yīng)調(diào)節(jié)死區(qū)時(shí)間的目的。上述死區(qū)時(shí)間檢測(cè)器DTD如圖3所示，Ml工作于線性區(qū)，它的導(dǎo)通電阻Rqn,M1為 R__1ONMl~ r mn W{、，其中，μη為電子的遷移率，C。x*單位面積的柵
cOX · Mn ^Vss ~Vth )
氧化層電容，W為柵的寬度，L為柵的長(zhǎng)度，Vgs為柵源兩極之間的電壓，Vth為NMOS管的閾值電壓。因此，M3的柵極電壓Vg為
權(quán)利要求
1.一種用于DC-DC變換器的死區(qū)時(shí)間控制電路，包括第一或門(mén)、第二或門(mén)、第一與非門(mén)、第一延遲單元、第二延遲單元、第一反相器、第一比較器，P型功率管、N型整流管、第一驅(qū)動(dòng)單元和第二驅(qū)動(dòng)單元，其特征在于，還包括第一死區(qū)時(shí)間檢測(cè)器、第一 D觸發(fā)器和第二 D觸發(fā)器、其中，所述P型功率管的柵極與第一延遲單元的輸入端連接，第一延遲單元的輸出端與第二或門(mén)的一個(gè)輸入端連接；所述P型功率管的漏極與第一死區(qū)時(shí)間檢測(cè)器的輸入端相連，第一死區(qū)時(shí)間檢測(cè)器的輸出端分別與第二或門(mén)的另一個(gè)輸入端和第一或門(mén)的一個(gè)輸入端連接；所述N型整流管的柵極與第二延遲單元的輸入端連接，第二延遲單元的輸出端與第一反相器的輸入端相連，第一反相器的輸出端接第一或門(mén)的另一個(gè)輸入端，第一或門(mén)的輸出端與第一 D觸發(fā)器的時(shí)鐘信號(hào)端相連，第一 D觸發(fā)器的反相輸出端經(jīng)第一驅(qū)動(dòng)單元與P型功率管的柵極相連。第二或門(mén)的輸出端與第二 D觸發(fā)器的時(shí)鐘信號(hào)端相連，第二 D觸發(fā)器的同相輸出端經(jīng)第二驅(qū)動(dòng)單元與N型整流管的柵極相連；第一 D觸發(fā)器和第二 D 觸發(fā)器的輸入D端接輸入電源，第一 D觸發(fā)器的復(fù)位端接PWM信號(hào)，第一比較器的輸出端和 PWM信號(hào)分別連接第一與非門(mén)的兩個(gè)輸入端，第二 D觸發(fā)器的復(fù)位端接第一與非門(mén)的輸出端。
2.根據(jù)權(quán)利要求1所述的死區(qū)時(shí)間控制電路，其特征在于，所述第一死區(qū)時(shí)間檢測(cè)器， 包括第一 NMOS管、第二 NMOS管、第三NMOS管和第二反相器，其中，第三NMOS管的源極為所述第一死區(qū)時(shí)間檢測(cè)器輸入端，第二 NMOS管的柵極和漏極短接，第二 NMOS管的源極與第一 NMOS管的漏極和第三NMOS管的柵極相連，第一 NMOS管的柵極接第二 NMOS管的柵極，第一 NMOS管的源極接地，第三NMOS管的漏極經(jīng)第二反相器后作為所述第一死區(qū)時(shí)間檢測(cè)器輸出端，第二 NMOS管的漏極接外部的第一電流源，第三NMOS管的漏極接外部的第二電流源。
全文摘要
本發(fā)明公開(kāi)了一種用于DC-DC變換器的死區(qū)時(shí)間控制電路。針對(duì)在DC-DC變換器中，導(dǎo)通損耗及反向恢復(fù)帶來(lái)的不必要的功率損失，本發(fā)明通過(guò)死區(qū)時(shí)間檢測(cè)器，在PWM信號(hào)的雙邊沿都能迅速檢測(cè)體二極管的導(dǎo)通從而關(guān)斷功率管或整流管，使得體二極管的導(dǎo)通時(shí)間減小到接近驅(qū)動(dòng)單元的傳輸延遲時(shí)間，大大減小了由于體二極管導(dǎo)通所帶來(lái)的功率損耗，顯著提高了效率。采用此種結(jié)構(gòu)所帶來(lái)的效率提高，使得更高的開(kāi)關(guān)頻率變得可行，進(jìn)而減小了無(wú)源器件的尺寸，并且本發(fā)明的電路還能根據(jù)不同的負(fù)載電流，自適應(yīng)的調(diào)節(jié)死區(qū)時(shí)間。
文檔編號(hào)H02M3/155GK102170228SQ20111010945
公開(kāi)日2011年8月31日 申請(qǐng)日期2011年4月29日 優(yōu)先權(quán)日2011年4月29日
發(fā)明者張波, 楊康, 甄少偉, 羅萍, 趙越 申請(qǐng)人:電子科技大學(xué)