專利名稱：一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低功耗高壓驅(qū)動(dòng)電路，特別涉及一種低電磁干擾的低功耗高壓驅(qū)動(dòng)電路。
背景技術(shù)：
20世紀(jì)中葉以來，電子技術(shù)的迅猛發(fā)展，使人類社會(huì)的進(jìn)步和文明上了一個(gè)新的臺(tái)階，但是也給人們帶來了一系列社會(huì)問題和環(huán)境問題，其中一個(gè)問題是電磁污染問題的日益突出。集成電路的元件密度、電流、功耗、工作速度等也在不斷增加，在一個(gè)系統(tǒng)中，芯片已經(jīng)成為最容易向外輻射干擾，同時(shí)也是最容易受到干擾的器件之一。
電磁干擾和污染看不見、摸不著、聽不到，因其無色、無味也無形，但它確實(shí)無處不在、危害不淺，威脅人體健康。德國(guó)專家指出，電磁污染能影響對(duì)人體生物鐘起作用的激素和傳達(dá)神經(jīng)信息的激素，還能破壞細(xì)胞膜。再者，信息電子戰(zhàn)將成為21世紀(jì)高技術(shù)戰(zhàn)爭(zhēng)的主要內(nèi)容之一，所以電磁干擾問題不能忽視。抗電磁干擾(EMI)系統(tǒng)設(shè)計(jì)技術(shù)是提高電子性能的關(guān)鍵所在，因此該技術(shù)又稱為電磁兼容(EMC)設(shè)計(jì)技術(shù)，電磁兼容(EMC)是產(chǎn)品的重要性能之一，也是實(shí)現(xiàn)產(chǎn)品效能的重要保證。電磁兼容(EMC)設(shè)計(jì)要從分析產(chǎn)品預(yù)期的電磁環(huán)境、干擾源、耦合途徑和敏感部件入手，采用相應(yīng)的技術(shù)措施，抑制干擾源、切斷或削弱耦合途徑，增強(qiáng)敏感部件的抗干擾能力等。并進(jìn)行計(jì)算機(jī)仿真和測(cè)試驗(yàn)證。電磁兼容(EMC)設(shè)計(jì)技術(shù)包括系統(tǒng)設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)、材料和元器件的選取以及抗電磁干擾模塊(EMI)元器件的使用等。其中有源器件的選用十分關(guān)鍵。電磁兼容(EMC)設(shè)計(jì)技術(shù)在產(chǎn)品設(shè)計(jì)的初級(jí)階段就應(yīng)十分重視，盡可能把80% 90%以上的問題解決在初級(jí)階段。一旦產(chǎn)品批量生產(chǎn)了，發(fā)現(xiàn)電磁兼容(EMC)問題再去解決,就會(huì)事倍功半。研究芯片中的電磁干擾問題，關(guān)鍵是要找出電磁噪聲的來源。根據(jù)安培定律，變化的電場(chǎng)產(chǎn)生磁場(chǎng)，以傳導(dǎo)耦合和電磁波發(fā)射等形式向外傳播，產(chǎn)生電磁干擾問題。這類功率集成芯片的工作電壓較大，輸出管腳較多，輸出電平的跳變就會(huì)引起電流的迅速變化，導(dǎo)致電磁波的發(fā)射，從而影響周圍電路或設(shè)備的正常工作，甚至對(duì)人體產(chǎn)生一定的影響。同時(shí)引起電路的電阻及電極引線電阻中存在額外的能量損耗，帶來系統(tǒng)的功耗問題和穩(wěn)定性降低，并且不夠環(huán)保。

發(fā)明內(nèi)容
本發(fā)明的目的在于解決上述問題，提供一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，它能夠在不增加版圖面積的前提下，用簡(jiǎn)單電路實(shí)現(xiàn)減小電磁干擾的功能。本發(fā)明的一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路壓采用如下技術(shù)方案一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，包含電平轉(zhuǎn)換級(jí)、高壓輸出級(jí)，第一、第二控制信號(hào)接電平轉(zhuǎn)換級(jí)的第一、第二輸入端，電平轉(zhuǎn)換級(jí)的輸出接高壓輸出級(jí)的第一輸入端，第四控制信號(hào)接高壓輸出級(jí)的第二輸入端，高壓輸出級(jí)中包含由高壓P型MOS管組成的抗電磁干擾模塊，控制信號(hào)QS接上述P型MOS管的柵極，高壓輸出級(jí)的輸出接上述P型MOS管的漏極，上述P型MOS管的源極接V。一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，包含電平轉(zhuǎn)換級(jí)、高壓輸出級(jí)，第一、第二控制信號(hào)接電平轉(zhuǎn)換級(jí)的第一、第二輸入端，電平轉(zhuǎn)換級(jí)的輸出接高壓輸出級(jí)的第一輸入端，第四控制信號(hào)接高壓輸出級(jí)的第二輸入端，高壓輸出級(jí)中包含由高壓P型IGBT組成的抗電磁干擾模塊，控制信號(hào)QS接上述P型IGBT的柵極，上述高壓輸出級(jí)的輸出上述P型IGBT的陽(yáng)極，上述P型IGBT的陰極接V。一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，包含電平轉(zhuǎn)換級(jí)、高壓輸出級(jí)，第一、第二控制信號(hào)接電平轉(zhuǎn)換級(jí)的第一、第二輸入端，電平轉(zhuǎn)換級(jí)的輸出接高壓輸出級(jí)的第一輸入端，第四控制信號(hào)接高壓輸出級(jí)的第二輸入端，高壓輸出級(jí)中包含由高壓N型MOS管組成的抗電磁干擾模塊，第五控制信號(hào)接上述N型MOS管的柵極，高壓輸出級(jí)的輸出接上述N型MOS管的漏極，上述N型MOS管的源極接地。 一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，包含電平轉(zhuǎn)換級(jí)、高壓輸出級(jí)，第一、第二控制信號(hào)接電平轉(zhuǎn)換級(jí)的第一、第二輸入端，電平轉(zhuǎn)換級(jí)的輸出接高壓輸出級(jí)的第一輸入端，第四控制信號(hào)接高壓輸出級(jí)的第二輸入端，高壓輸出級(jí)中包含由高壓N型IGBT組成的抗電磁干擾模塊，第五控制信號(hào)接上述N型IGBT的柵極，上述高壓輸出級(jí)的輸出上述N型IGBT的陽(yáng)極，上述N型IGBT的陰極接地。在電平轉(zhuǎn)換級(jí)和高壓輸出級(jí)之間設(shè)有緩沖級(jí)，電平轉(zhuǎn)換級(jí)的輸出接緩沖級(jí)的第一輸入端，第三控制信號(hào)接緩沖級(jí)的其他輸入端，緩沖級(jí)的輸出接高壓輸出級(jí)的第一輸入端。另外，高壓輸出級(jí)中，P型MOS管或P型IGBT組成的抗電磁干擾模塊的控制信號(hào)QS由信號(hào)產(chǎn)生電路的輸出端提供，同時(shí)，一個(gè)信號(hào)產(chǎn)生電路，可以同時(shí)控制多路輸出中的P型MOS管或P型IGBT。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)(I)本發(fā)明在現(xiàn)有技術(shù)高壓電路基礎(chǔ)上，在每一個(gè)輸出級(jí)新增加一個(gè)小尺寸P型高壓管組成的抗電磁干擾模塊，在多路輸出同時(shí)置高的情況下，控制信號(hào)QS為低，同時(shí)將多路輸出的高壓輸出級(jí)中的小尺寸P型MOS管打開，然后通過Vccp同時(shí)緩慢的對(duì)多路輸出充電，大大減小了電源突變帶來的電磁干擾。(2)本發(fā)明在現(xiàn)有技術(shù)高壓電路基礎(chǔ)上，在每一個(gè)輸出級(jí)新增加一個(gè)小尺寸N型高壓管組成的抗電磁干擾模塊，通過控制LV4和LV5的時(shí)序,使得在輸出端放電為低時(shí)，電壓突變情況大大改善，實(shí)現(xiàn)了減小電磁干擾的功能。(3)本發(fā)明在現(xiàn)有技術(shù)高壓電路基礎(chǔ)上，在每一個(gè)輸出級(jí)新增加一個(gè)小尺寸P型聞壓管組成的抗電磁干擾模塊，在多路輸出同時(shí)置聞的情況下使用小管對(duì)輸出充電，大管不工作，減小了控制電路的功耗；同時(shí)，由一個(gè)信號(hào)產(chǎn)生控制電路，控制多路輸出，相對(duì)之前一個(gè)控制電路控制一路輸出，更進(jìn)一步減小了芯片功耗。(4)本發(fā)明在現(xiàn)有技術(shù)高壓電路基礎(chǔ)上，增加一個(gè)P型高壓管組成的抗電磁干擾模塊，其尺寸相對(duì)正常輸出級(jí)而言非常小，且只增加一個(gè)控制電路，版圖面積基本不發(fā)生改變，但功耗有效降低。(5)本發(fā)明增加一個(gè)P型高壓管組成的抗電磁干擾模塊，不影響電路正常工作，在單路置高置低翻轉(zhuǎn)情況下，不開啟小尺寸P型MOS管，不引入額外功耗。(6)本發(fā)明的高壓驅(qū)動(dòng)電路使用幾個(gè)相互獨(dú)立的低壓信號(hào)進(jìn)行控制，通過合理的時(shí)序控制，可以保證緩沖級(jí)和高壓輸出級(jí)的高壓P管和高壓N管不會(huì)同時(shí)開啟，也就不會(huì)存在同時(shí)導(dǎo)通功耗。(7)本發(fā)明中緩沖級(jí)電路的存在可以極大地減小電平轉(zhuǎn)換級(jí)高壓管的尺寸，從而可以極大地減小電平轉(zhuǎn)換級(jí)的同時(shí)導(dǎo)通功耗。(8)本發(fā)明的高壓驅(qū)動(dòng)電路通過調(diào)節(jié)幾個(gè)相互獨(dú)立的低壓控制信號(hào)的時(shí)序，可以使高壓輸出信號(hào)的占空比接近I。(9)本發(fā)明的高壓驅(qū)動(dòng)電路減小了此芯片對(duì)周圍電路和環(huán)境的影響，更環(huán)保。(10)本發(fā)明高壓驅(qū)動(dòng)電路的緩沖級(jí)電路可以屏蔽高壓輸出信號(hào)對(duì)電平轉(zhuǎn)換級(jí)電路的干擾，整個(gè)高壓驅(qū)動(dòng)電路的抗干擾能力大大增強(qiáng)。(11)本發(fā)明高壓驅(qū)動(dòng)電路實(shí)現(xiàn)簡(jiǎn)單， 功能實(shí)用。


圖I是本發(fā)明的抗電磁干擾、帶有緩沖級(jí)、由高壓PMOS管和高壓NMOS管共同組成的聞壓驅(qū)動(dòng)電路的電路不意圖。圖2是本發(fā)明的由PMOS管和NMOS管組成的抗電磁干擾的傳統(tǒng)高壓驅(qū)動(dòng)電路的電路不意圖。圖3是本發(fā)明的抗電磁干擾、帶有緩沖級(jí)、由高壓P型IGBT管和高壓N型MOS管共同組成的高壓驅(qū)動(dòng)電路的電路示意圖。圖4是本發(fā)明的抗電磁干擾、帶有緩沖級(jí)、由高壓P型MOS管和高壓N型IGBT管共同組成的高壓驅(qū)動(dòng)電路的電路示意圖。圖5是本發(fā)明的抗電磁干擾、帶有緩沖級(jí)、由高壓P型IGBT管和高壓N型IGBT管共同組成的高壓驅(qū)動(dòng)電路的電路示意圖。圖6是本發(fā)明的單路控制信號(hào)QS控制多路高壓抗EMI模塊P型MOS管示意圖。圖7是本發(fā)明的單路控制信號(hào)QS控制多路高壓抗EMI模塊P型IGBT示意圖。圖8是本發(fā)明的控制信號(hào)QS的產(chǎn)生電路。圖9是本發(fā)明的僅帶有PMOS管抗EMI的電路輸出的仿真波形示意圖。圖10是不抗電磁干擾的電路輸出的仿真波形示意圖。圖11是本發(fā)明的緩沖級(jí)個(gè)數(shù)為奇數(shù)個(gè)，即最后一級(jí)n為奇數(shù)的輸入輸出波形的示意圖。圖12是本發(fā)明的緩沖級(jí)個(gè)數(shù)為偶數(shù)個(gè)，即最后一級(jí)n為偶數(shù)時(shí)的輸入輸出波形。圖13是本發(fā)明的高壓輸出信號(hào)HV2和低壓控制信號(hào)LV3_n的波形圖。圖14是本發(fā)明的高壓輸出信號(hào)HV3_n和低壓控制信號(hào)LV4、LV5的波形圖。圖15是本發(fā)明的增加高壓N型MOS管抗電磁干擾電路模塊后的輸出波形的示意圖。圖中標(biāo)號(hào)說明1.電平轉(zhuǎn)換級(jí)、2.輸出緩沖級(jí)、3.高壓輸出級(jí)、4.第一抗電磁干擾模塊，5.第二抗電磁干擾模塊，B表示模塊，CB表示控制模塊。
具體實(shí)施例方式本發(fā)明詳細(xì)描述一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路的實(shí)現(xiàn)方法，該方法實(shí)現(xiàn)電路結(jié)構(gòu)簡(jiǎn)單，模塊功耗低、性能穩(wěn)定。接下來將詳細(xì)討論本實(shí)施方法的具體實(shí)現(xiàn)電路抗電磁干擾的傳統(tǒng)高壓驅(qū)動(dòng)電路，主要由兩部分組成電平轉(zhuǎn)換級(jí)和高壓輸出級(jí)，實(shí)現(xiàn)通過幾個(gè)低壓信號(hào)(在OV和Vcc (例如5V，代表低壓電源)之間變化)的控制，轉(zhuǎn)換得到一個(gè)高壓輸出信號(hào)Q (在OV和Vccp (例如20 0V，代表高壓電源)之間變化)。本發(fā)明為降低電磁干擾，在高壓驅(qū)動(dòng)級(jí)中增加一個(gè)抗電磁干擾的模塊。考慮驅(qū)動(dòng)電路的低功耗，在高壓輸出級(jí)前增加幾級(jí)緩沖級(jí)，主要由三部分組成電平轉(zhuǎn)換級(jí)，緩沖級(jí)和高壓輸出級(jí)，實(shí)現(xiàn)高壓驅(qū)動(dòng)功能，同樣在高壓驅(qū)動(dòng)級(jí)中增加一個(gè)抗電磁干擾的模塊以減小電磁干擾。分別由高壓P型MOS管、高壓P型IGBT、高壓N型MOS管、高壓N型IGBT實(shí)現(xiàn)抗電磁干擾。圖I所示，是抗電磁干擾、帶有緩沖級(jí)、由高壓PMOS管和NMOS管組成的高壓驅(qū)動(dòng)電路。圖2的情況對(duì)應(yīng)圖I中緩沖級(jí)個(gè)數(shù)為0的情況，即n = O。此電路是用高壓PMOS管和NMOS管實(shí)現(xiàn)的，另外，我們也可以用其它不用類型的高壓管來實(shí)現(xiàn)此電路，如在圖3中，考慮了將高壓PMOS管改為P型IGBT，在圖4中，考慮了將高壓NMOS管改為N型IGBT，在圖5中，考慮了將高壓PMOS管改為P型IGBT，考慮了將高壓NMOS管改為N型IGBT。圖3、圖
4、圖5電路結(jié)構(gòu)與功能與圖I類似?？刂菩盘?hào)是幾個(gè)相互獨(dú)立、具有一定驅(qū)動(dòng)能力、滿足一定的時(shí)序關(guān)系的信號(hào)，主要功能是對(duì)后級(jí)電路進(jìn)行驅(qū)動(dòng)，可以采用多種形式的電路實(shí)現(xiàn)，例如倒相器級(jí)聯(lián)、與非門和或非門等，通過調(diào)節(jié)倒相器的級(jí)數(shù)以及低壓N管和低壓P管的寬長(zhǎng)比，可以得到需要的低壓驅(qū)動(dòng)波形，如圖2中的控制信號(hào)LVl、LV2、LV4、LV5，圖I、圖3、圖4、圖5中的控制信號(hào)LVl、
LV2、LV3_1、LV3_2.......LV3_n、LV4、LV5，在輸出波形滿足如圖11、12所示的延遲要求下，
驅(qū)動(dòng)電路實(shí)現(xiàn)低功耗、抗電磁干擾。由于緩沖級(jí)的個(gè)數(shù)可以根據(jù)需要進(jìn)行設(shè)定，因此可能是奇數(shù)個(gè)，也可能是偶數(shù)個(gè)(圖2的情況對(duì)應(yīng)于n = 0，是偶數(shù)個(gè)的情況)，其本質(zhì)是一致的，就是確保同一級(jí)P型高壓管和N型高壓管不能同時(shí)導(dǎo)通，保證不會(huì)有導(dǎo)通電流的存在，減小了能量消耗。其控制信號(hào)LVl和LV2作為電平轉(zhuǎn)換級(jí)N型高壓管的輸入信號(hào)；控制信號(hào)
LV3_1、LV3_2.......LV3_n作為緩沖級(jí)的N型高壓管的輸入信號(hào)；低壓控制信號(hào)LV4和LV5
分別作為高壓輸出級(jí)N型高壓管的輸入信號(hào)，這個(gè)過程接下來將詳細(xì)討論。電平轉(zhuǎn)換級(jí)接收控制信號(hào)LV1、LV2，利用這兩個(gè)控制信號(hào)產(chǎn)生一個(gè)電壓在OV和V之間變化的高壓控制信號(hào)HV2。高壓控制信號(hào)HV2用來控制輸出緩沖級(jí)的P型高壓管P3。電平轉(zhuǎn)換級(jí)包括一對(duì)交叉耦合的P型高壓管P1、P2。第一個(gè)P型高壓管Pl的源、漏分別連接V和節(jié)點(diǎn)HVl ;第二個(gè)P型高壓管P2的源、漏分別連接V和節(jié)點(diǎn)HV2。并且節(jié)點(diǎn)HVl與P型高壓管P2的柵相連，節(jié)點(diǎn)HV2與P型高壓管Pl的柵相連，這樣就構(gòu)成了交叉耦合結(jié)構(gòu)。此外電平轉(zhuǎn)換級(jí)還包括兩個(gè)N型高壓管NI和N2。第一個(gè)晶體管NI的兩個(gè)電極(NM0S管的源、漏，N型IGBT的陰極、源極)分別接地和節(jié)點(diǎn)HVl ;而第二個(gè)晶體管N2的兩個(gè)電極(NM0S管的源、漏，N型IGBT的陰極、源極)分別接地和節(jié)點(diǎn)HV2。NI和N2的柵分別與控制信號(hào)LVl和LV2相連。為了保證電平轉(zhuǎn)換級(jí)的低功耗，要保證任何時(shí)刻高壓管NI和N2不同時(shí)開啟，因此控制信號(hào)LVl和LV2必須滿足一定的時(shí)序關(guān)系，即在控制信號(hào)LVl變?yōu)楦唠娖角耙欢ūＷC控制信號(hào)LV2已經(jīng)降為低電平。同樣，在控制信號(hào)LV2變?yōu)楦唠娖角耙欢ūＷC控制信號(hào)LVl已經(jīng)降為低電平。具體如圖11、12所示。在圖2中，在電平轉(zhuǎn)換級(jí)之后就是高壓輸出級(jí)，而在圖I中，在電平轉(zhuǎn)換級(jí)之后設(shè)置緩沖級(jí)，緩沖級(jí)可以是幾級(jí)，每一級(jí)分別是由一個(gè)P型高壓管P3_n和一個(gè)N型高壓管N3_n組成的，P型高壓管P3_n的源、漏分別與V和節(jié)點(diǎn)HV3_n相連，電平轉(zhuǎn)換級(jí)產(chǎn)生的電壓控制信號(hào)HV2作為P3的柵電極輸入；N3_n的兩個(gè)電極(NM0S管的源、漏，N型IGBT的陰極、源極)分別與地和HV3_n相連，控制信號(hào)LV3_n作為吧_11的柵電極輸入。通過低壓控制信號(hào)之間的時(shí)序延時(shí)，使控制信號(hào)HV2與控制信號(hào)LV3_n相互交錯(cuò)，如圖12所示，可以保證P3_n與N3_n不會(huì)同時(shí)導(dǎo)通，也就保證了緩沖級(jí)不會(huì)有同時(shí)導(dǎo)通電流存在。同時(shí)，由于緩沖級(jí)電路的存在，可以屏蔽高壓輸出信號(hào)對(duì)電平轉(zhuǎn)換級(jí)電路的干擾，提高了整個(gè)驅(qū)動(dòng)電路的抗干擾能力。
高壓輸出級(jí)是該電路直接用來驅(qū)動(dòng)外接負(fù)載的部分，因此一般是電路中面積最大的部分。高壓輸出級(jí)由兩個(gè)P型高壓管P4、P5和兩個(gè)N型高壓管N4、N5組成，P4的源和漏分別與V和輸出端Q相連，緩沖級(jí)產(chǎn)生的電壓控制信號(hào)HV3_n(圖2中為HV_2，相當(dāng)于HV3_0)作為P4柵的輸入信號(hào)；P5的兩個(gè)電極接法與P4 —致，分別與V和輸出端Q相連，高壓控制電路產(chǎn)生的控制信號(hào)QS作為P5的柵極輸入；N4的兩個(gè)電極(NM0S管的源、漏，N型IGBT的陰極、源極)的源漏分別與地和輸出Q相連，而控制信號(hào)LV4作為N4的柵電極輸入；N5的兩個(gè)電極接法與N4 —致，分別與地和輸出Q相連，低壓控制電路產(chǎn)生的控制信號(hào)LV5作為N5的柵電極輸入。由于輸出級(jí)是電路中寬長(zhǎng)比最大的部分，避免同時(shí)導(dǎo)通電流是電路設(shè)計(jì)中最重要的部分，如果存在同時(shí)導(dǎo)通電流，那么電路的總功耗可能會(huì)增大數(shù)倍。因此LV4、LV5與HV3_n也要滿足相互交錯(cuò)，如圖14所示，這樣可以保證P4和N4、N5不會(huì)存在同時(shí)導(dǎo)通的情況。MOS管P5的作用是減小輸出同時(shí)翻轉(zhuǎn)為高狀態(tài)時(shí)的電磁干擾。當(dāng)多路驅(qū)動(dòng)電路的高壓輸出級(jí)同時(shí)從低升高狀態(tài)時(shí)，流經(jīng)高壓P4管的電流Isource很大，存在較嚴(yán)重的電磁干擾問題。當(dāng)工作在正常輸出翻轉(zhuǎn)輸出高情況時(shí)，控制信號(hào)QS為高，P5管不工作，由P4管輸出高；在芯片中有多個(gè)此電路、包含多路輸出，且這幾個(gè)輸出同時(shí)由低變高變化時(shí)，P4管不工作，控制信號(hào)QS變?yōu)榈停琍5管開啟，將所有輸出拉到高?？刂菩盘?hào)QS的產(chǎn)生電路如圖8所示?？刂菩盘?hào)QS可以同時(shí)控制多路輸出的P5管，如圖6和7所示，相對(duì)之前一個(gè)控制電路控制一路輸出而言，有效地減小了控制電路的功耗。需要將P5管的尺寸設(shè)計(jì)的較小，這樣，在切換到輸出全高狀態(tài)時(shí)，V通過P5管進(jìn)行小電流充電，輸出緩慢上升到V，減小了電磁干擾。輸出端電壓波形的上升沿時(shí)間和充電電流Isource的仿真結(jié)果如圖9、10所示。從圖中可以得出，輸出波形的上升沿時(shí)間提高了約3個(gè)數(shù)量級(jí)，而充電電流Isource減小了近20倍。這樣一個(gè)平緩輸出可以降低電壓隨時(shí)間的變化，降低感生電流產(chǎn)生的電場(chǎng)，相應(yīng)地，由于電磁感應(yīng)現(xiàn)象，降低此輸出產(chǎn)生的磁場(chǎng)，減小此芯片對(duì)周圍電路和環(huán)境的影響。本發(fā)明通過增加晶體管P5，使得在由正常工作狀態(tài)切換到輸出全高狀態(tài)時(shí)，輸出不是驟升到V，而是緩慢變化，降低了感生電流產(chǎn)生的電場(chǎng)，達(dá)到了降低電磁干擾的功能。同時(shí)，由于晶體管N5的作用是減小電磁干擾，其柵極控制端LV5與LV4需要滿足一定的時(shí)序關(guān)系，在上升沿，控制信號(hào)LV4較控制信號(hào)LV5有一定的延時(shí)，對(duì)下降沿要求不是很高，如圖11、12、圖14所示時(shí)序。這樣，在控制信號(hào)LV5變?yōu)楦叨刂菩盘?hào)LV4未變高時(shí)，輸出通過N5連接到地。需要將N5的尺寸設(shè)計(jì)的較小，例如只是N4的十分之一左右，這樣，在漏源電壓降最大情況下減小了輸出管尺寸，減小了輸出電流，從而降低了電磁干擾。這樣，輸出先通過N5緩慢降低，在輸出端降為地之前，控制信號(hào)LV4也變高，輸出通過N4迅速連接到地。因此得到圖15所示的輸出下降沿波形，輸出下降沿有兩個(gè)部分，一個(gè)較為平緩的輸出tF_SU)W和一個(gè)較為陸直的下降。這樣有一個(gè)平緩輸出可以降低電壓隨時(shí)間的變化，降低感生電流產(chǎn)生的電場(chǎng),相應(yīng)地，由于電磁感應(yīng)現(xiàn)象，降低此輸出產(chǎn)生的磁場(chǎng),減小此芯 片對(duì)周圍電路和環(huán)境的影響。本發(fā)明通過增加晶體管N5，讓輸出由高到低變化時(shí)，不是驟降到零，而是緩慢變化，降低了感生電流產(chǎn)生的電場(chǎng)，達(dá)到了降低電磁干擾的功能。
權(quán)利要求
1.一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，包含電平轉(zhuǎn)換級(jí)(I)、高壓輸出級(jí)(3)，第一控制信號(hào)LVl與所述電平轉(zhuǎn)換級(jí)(I)的第一輸入端NI連接，第二控制信號(hào)LV2與所述電平轉(zhuǎn)換級(jí)(I)的第二輸入端N2連接，所述電平轉(zhuǎn)換級(jí)(I)的第二輸出端HV2接所述高壓輸出級(jí)(3)的第一輸入的第一級(jí)輸入端N3_l，第四控制信號(hào)LV4接所述高壓輸出級(jí)(3)的第二輸入端N4，其特征在于，所述高壓輸出級(jí)(3)中還包含作為第一抗電磁干擾模塊(4)的第一高壓P型MOS管和作為第二抗電磁干擾模塊(5)的第二高壓P型MOS管，控制信號(hào)QS接所述第一高壓P型MOS管的柵極，所述高壓輸出級(jí)(3)的第n級(jí)輸出113_11接所述第一高壓P型MOS管的漏極，所述第一高壓P型MOS管的源極接電壓端V。
2.一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，其特征在于，所述高壓輸出級(jí)(3)的第一抗電磁干擾模塊(4)和第二抗電磁干擾模塊(5)分別由高壓P型IGBT組成，電路控制信號(hào)QS接所述P型高壓IGBT的柵極，所述高壓輸出級(jí)(3)的輸出接所述高壓P型IGBT的陽(yáng)極，所述高壓P型IGBT的陰極接V。
3.一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，其特征在于，所述高壓輸出級(jí)(3)的第一抗電磁干擾模塊(4)和第二抗電磁干擾模塊(5)分別由高壓N型MOS管組成,第五控制信號(hào)LV5接所述高壓N型MOS管的柵極，所述高壓輸出級(jí)(3)的輸出接所述高壓N型MOS管的漏極，所述高壓N型MOS管的源極接地。
4.一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，其特征在于，所述高壓輸出級(jí)(3)的第一抗電磁干擾模塊(4)和第二抗電磁干擾模塊(5)分別由高壓N型IGBT管組成,第五控制信號(hào)LV5接所述高壓N型IGBT管的柵極，所述高壓輸出級(jí)(3)的輸出接所述高壓N型IGBT管的漏極，所述高壓N型IGBT管的源極接地。
5.根據(jù)權(quán)利要求I或2所述的低電磁干擾低功耗高壓驅(qū)動(dòng)電路，其特征在于，在電平轉(zhuǎn)換級(jí)(I)和高壓輸出級(jí)(3)之間設(shè)有輸出緩沖級(jí)(2)，所述電平轉(zhuǎn)換級(jí)(I)的第二輸出端HV2接所述輸出緩沖級(jí)(2)的第一級(jí)輸入端HV3_1，第三控制信號(hào)LV3接所述輸出緩沖級(jí)(2)的對(duì)應(yīng)級(jí)數(shù)的輸入端N3，所述輸出緩沖級(jí)⑵的第n級(jí)輸出端取3_11接所述高壓輸出級(jí)⑶的第一輸入端N4。
6.根據(jù)權(quán)利要求I或2所述的低電磁干擾低功耗高壓驅(qū)動(dòng)電路，其特征在于，控制信號(hào)QS與信號(hào)產(chǎn)生電路連接，在信號(hào)產(chǎn)生電路中，第六控制信號(hào)LVS1、第七控制信號(hào)LVS2接信號(hào)產(chǎn)生電路的電平轉(zhuǎn)換級(jí)，信號(hào)產(chǎn)生電路的高壓輸出QS接高壓輸出級(jí)(3)中抗電磁干擾模塊中的P型MOS管柵極。
7.根據(jù)權(quán)利要求I或2所述的低電磁干擾低功耗高壓驅(qū)動(dòng)電路，其特征在于，控制信號(hào)QS與信號(hào)產(chǎn)生電路連接，在信號(hào)產(chǎn)生電路的電平轉(zhuǎn)換級(jí)和高壓輸出之間設(shè)有輸出緩沖級(jí)，第六控制信號(hào)LVS1、第七控制信號(hào)LVS2接信號(hào)產(chǎn)生電路的電平轉(zhuǎn)換級(jí)，電平轉(zhuǎn)換級(jí)的輸出和第八控制信號(hào)LVS3接緩沖級(jí)的輸入端，緩沖級(jí)的高壓輸出QS接高壓輸出級(jí)(3)中抗電磁干擾模塊中的P型MOS管的柵極，且控制信號(hào)QS可以同時(shí)控制多路高壓輸出級(jí)(3)中的P型MOS管的柵極。
8.根據(jù)權(quán)利要求1、2、3或4所述的低電磁干擾低功耗高壓驅(qū)動(dòng)電路，其特征在于，所述的高壓輸出級(jí)(3)中的抗電磁干擾模塊中的P型MOS管或者P型IGBT面積只有輸出級(jí)PMOS管或者P型IGBT面積的1/20至1/40，N型MOS管或者N型IGBT為輸出級(jí)N型MOS管或者N型IGBT面積的1/5至1/10。
全文摘要
本發(fā)明公開了一種低電磁干擾低功耗高壓驅(qū)動(dòng)電路，包含電平轉(zhuǎn)換級(jí)，緩沖級(jí)、高壓輸出級(jí)以及信號(hào)產(chǎn)生電路，第一、第二控制信號(hào)接電平轉(zhuǎn)換級(jí)，電平轉(zhuǎn)換級(jí)的輸出和第三控制信號(hào)接緩沖級(jí)的輸入端，上述緩沖級(jí)的輸出、信號(hào)產(chǎn)生電路的輸出和第四、第五控制信號(hào)接包含有抗電磁干擾模塊的高壓輸出級(jí)。信號(hào)產(chǎn)生電路也包含電平轉(zhuǎn)換級(jí)和緩沖級(jí)，第六、第七控制信號(hào)接信號(hào)產(chǎn)生電路中的電平轉(zhuǎn)換級(jí)，電平轉(zhuǎn)換級(jí)的輸出和第八控制信號(hào)接信號(hào)產(chǎn)生電路中緩沖級(jí)的輸入端，緩沖級(jí)的輸出即為信號(hào)產(chǎn)生電路的輸出。該低電磁干擾低功耗高壓驅(qū)動(dòng)電路，能夠在不增加版圖面積的前提下，用簡(jiǎn)單結(jié)構(gòu)實(shí)現(xiàn)減小電磁干擾、降低芯片功耗的功能。
文檔編號(hào)H02M1/44GK102761241SQ201110107249
公開日2012年10月31日 申請(qǐng)日期2011年4月28日 優(yōu)先權(quán)日2011年4月28日
發(fā)明者劉斯揚(yáng), 吳虹, 易楊波, 李海松, 陳文高 申請(qǐng)人:蘇州博創(chuàng)集成電路設(shè)計(jì)有限公司