專利名稱：電機(jī)運(yùn)動(dòng)控制方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電機(jī)控制技術(shù)領(lǐng)域，尤其涉及一種電機(jī)運(yùn)動(dòng)控制方法和裝置。
背景技術(shù)：
眾所周知，現(xiàn)有的控制系統(tǒng)中，大多采用微處理裝置(例如單片機(jī)或DSP芯片等) 與專用運(yùn)動(dòng)控制芯片結(jié)合的方式產(chǎn)生脈沖，從而對(duì)電機(jī)(例如步進(jìn)電機(jī)或伺服電機(jī))進(jìn)行 控制，例如微處理裝置可實(shí)現(xiàn)程序控制，專用運(yùn)動(dòng)芯片可實(shí)現(xiàn)脈沖控制，兩者結(jié)合能實(shí)現(xiàn)較 好的運(yùn)動(dòng)控制效果，但專用的運(yùn)動(dòng)控制芯片的成本太高。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種電機(jī)運(yùn)動(dòng)控制方法和裝置，旨在降低控制成本。本發(fā)明提供一種電機(jī)運(yùn)動(dòng)控制方法，基于設(shè)有微處理裝置及定時(shí)器/計(jì)數(shù)器的控 制裝置，所述方法包括以下步驟根據(jù)運(yùn)動(dòng)類型計(jì)算一預(yù)設(shè)時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖；獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所需的定時(shí)/計(jì)數(shù)參 數(shù)；對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖。優(yōu)選地，所述對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖 的步驟中包括微處理裝置控制定時(shí)器/計(jì)數(shù)器產(chǎn)生脈沖信號(hào)，并產(chǎn)生方向信號(hào)。優(yōu)選地，所述微處理裝置包括單片機(jī)、DSP、ARM或計(jì)算機(jī)的控制接口。優(yōu)選地，所述定時(shí)器/計(jì)數(shù)器包括8253、8254、82C54芯片或等效電路。優(yōu)選地，所述定時(shí)器/計(jì)數(shù)器包括通過復(fù)雜可編程邏輯器件CPLD、現(xiàn)場可編程門 陣列FPGA實(shí)現(xiàn)的與8253、8254或82C54芯片功能相同的軟件或等效電路。本發(fā)明提供一種電機(jī)控制裝置，包括微處理裝置和定時(shí)器/計(jì)數(shù)器，其中所述微 處理裝置設(shè)有運(yùn)算模塊，用于根據(jù)運(yùn)動(dòng)類型計(jì)算一預(yù)設(shè)時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖；參數(shù)獲取模塊，用于獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所 需的定時(shí)/計(jì)數(shù)參數(shù)；控制模塊，用于對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈 沖。優(yōu)選地，所述控制模塊包括定時(shí)器控制單元，用于控制定時(shí)器/計(jì)數(shù)器產(chǎn)生脈沖
信號(hào)，并產(chǎn)生方向信號(hào)。優(yōu)選地，所述微處理裝置包括單片機(jī)、DSP、ARM或計(jì)算機(jī)的控制接口。優(yōu)選地，所述定時(shí)器/計(jì)數(shù)器包括8253、8254、82C54芯片或等效電路。優(yōu)選地，所述定時(shí)器/計(jì)數(shù)器包括通過復(fù)雜可編程邏輯器件CPLD、現(xiàn)場可編程門陣列FPGA實(shí)現(xiàn)的與8253、8254或82C54芯片功能相同的軟件或等效電路。本發(fā)明所提供的電機(jī)運(yùn)動(dòng)控制方法或裝置，通過微處理裝置計(jì)算一預(yù)設(shè)時(shí)間段內(nèi) 電機(jī)運(yùn)動(dòng)所需的脈沖，然后獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所需 的定時(shí)/計(jì)數(shù)參數(shù)，再通過定時(shí)器/計(jì)數(shù)器發(fā)送脈沖以控制電機(jī)的運(yùn)動(dòng)，降低了電機(jī)運(yùn)動(dòng)控 制成本，并且對(duì)硬件電路的要求低，軟件算法相對(duì)簡單，可以實(shí)現(xiàn)比較高的性能指標(biāo)。


圖1為本發(fā)明一實(shí)施方式中電機(jī)運(yùn)動(dòng)控制方法的流程圖；圖2為本發(fā)明一實(shí)施方式中電機(jī)運(yùn)動(dòng)控制裝置的結(jié)構(gòu)示意圖。本發(fā)明目的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。
具體實(shí)施例方式應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。圖1示出了本發(fā)明的一個(gè)實(shí)施方式中電機(jī)運(yùn)動(dòng)控制方法的流程，該流程包括以下 步驟步驟S10，根據(jù)運(yùn)動(dòng)類型計(jì)算一預(yù)設(shè)時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖；運(yùn)動(dòng)類型包 括勻速、加速、轉(zhuǎn)角、定位等；預(yù)設(shè)時(shí)間可以根據(jù)用戶需要進(jìn)行設(shè)定，例如可設(shè)定為1毫秒 或0. 1毫秒等，可通過微處理裝置計(jì)算得到電機(jī)運(yùn)動(dòng)所需的脈沖，在一實(shí)施例中，微處理裝 置可以為單片機(jī)、DSP(Digital Signal Processing，數(shù)字信號(hào)處理)、ARM (Advanced RISC Machines)或計(jì)算機(jī)的控制接口。步驟S20，獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所需的定時(shí)/ 計(jì)數(shù)參數(shù)；例如，可通過查表法等其他算法獲取定時(shí)器/計(jì)數(shù)器發(fā)送若干同頻率脈沖所需 的定時(shí)/計(jì)數(shù)參數(shù)。步驟S30，對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖。 例如，微處理裝置可將獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送至定時(shí)器/計(jì)數(shù)器，并控制其按獲取的定 時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖，從而實(shí)現(xiàn)對(duì)電機(jī)的運(yùn)動(dòng)控制。本發(fā)明實(shí)施方式所提供的電機(jī)運(yùn)動(dòng)控制方法，通過微處理裝置計(jì)算一預(yù)設(shè)時(shí)間段 內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖，然后獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所 需的定時(shí)/計(jì)數(shù)參數(shù)，再通過定時(shí)器/計(jì)數(shù)器發(fā)送脈沖以控制電機(jī)的運(yùn)動(dòng)，降低了電機(jī)運(yùn)動(dòng) 控制成本，并且對(duì)硬件電路的要求低，軟件算法相對(duì)簡單，可以實(shí)現(xiàn)比較高的性能指標(biāo)。在一實(shí)施例中，可通過微處理裝置控制定時(shí)器/計(jì)數(shù)器產(chǎn)生脈沖信號(hào)，并產(chǎn)生方 向信號(hào)，從而控制電機(jī)運(yùn)動(dòng)。上述實(shí)施方式中，微處理裝置可包括單片機(jī)、DSP、ARM或計(jì)算機(jī)的控制接口，而定 時(shí)器/計(jì)數(shù)器可包括8253、8254或82C54芯片；也可包括通過復(fù)雜可編程邏輯器件CPLD、 現(xiàn)場可編程門陣列FPGA實(shí)現(xiàn)的與8253、8254或82C54芯片功能相同的軟件或等效電路。8253,8254或82C54系列芯片具有多種工作模式，應(yīng)用較為普遍。例如82C54芯片 中的一種工作模式(例如工作模式2)配合本方案中的微處理裝置，可以實(shí)現(xiàn)本發(fā)明。8253、 8254或82C54芯片的工作模式為本領(lǐng)域技術(shù)人員所周知，在此不作詳述。CPLD (Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)，是一種用戶
4根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路，其基本設(shè)計(jì)方法是借助集成開發(fā)軟件 平臺(tái)，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件并將代碼傳送到目標(biāo)芯片中， 實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先 進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強(qiáng)、價(jià)格大眾 化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)中。 而FPGA (Field-Programmable Gate Array，現(xiàn)場可編程門陣列)是在CPLD等可編程器件的 基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，具有更大的靈活性，可實(shí)現(xiàn)更多功能。在一實(shí)施例中，微處理裝置為89C51單片機(jī)，定時(shí)器/計(jì)數(shù)器為M82C54或MC1413， 用于信號(hào)的驅(qū)動(dòng)；微處理裝置89C51控制M82C54產(chǎn)生脈沖信號(hào)；并直接在其它管腳產(chǎn)生方 向信號(hào)或通過接口擴(kuò)展電路產(chǎn)生該方向信號(hào)，從而對(duì)電機(jī)的運(yùn)動(dòng)進(jìn)行控制。本發(fā)明電機(jī)運(yùn)動(dòng)控制方法通過8253、8254或82C54芯片，或CPLD、FPGA或等效電 路，實(shí)現(xiàn)對(duì)電機(jī)運(yùn)動(dòng)進(jìn)行控制，降低了電機(jī)控制成本并且對(duì)硬件的電路要求低、軟件算法相 對(duì)簡單，可以實(shí)現(xiàn)比較高的性能。本發(fā)明提供一種電機(jī)運(yùn)動(dòng)控制裝置，參照?qǐng)D2，該裝置包括微處理裝置10和定時(shí) 器/計(jì)數(shù)器20，其中所述微處理裝置10設(shè)有運(yùn)算模塊11，用于根據(jù)運(yùn)動(dòng)類型計(jì)算一預(yù)設(shè)時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖；運(yùn)動(dòng) 類型包括勻速、加速、轉(zhuǎn)角、定位、插補(bǔ)運(yùn)動(dòng)等；預(yù)設(shè)時(shí)間可以根據(jù)用戶需要進(jìn)行設(shè)定，例如 可設(shè)定為1毫秒或0. 1毫秒等，可通過微處理裝置計(jì)算得到電機(jī)運(yùn)動(dòng)所需的脈沖，在一實(shí) 施例中，微處理裝置可以為單片機(jī)、DSP (Digital Signal Processing，數(shù)字信號(hào)處理)、 ARM (Advanced RISC Machines)或計(jì)算機(jī)的控制接口。運(yùn)算模塊11可通過軟件計(jì)算一預(yù)設(shè) 時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖。參數(shù)獲取模塊12，用于獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器20發(fā)送若干脈 沖所需的定時(shí)/計(jì)數(shù)參數(shù)；例如，參數(shù)獲取模塊12可通過查表法等其他算法獲取定時(shí)器/ 計(jì)數(shù)器20發(fā)送若干同頻率脈沖所需的定時(shí)/計(jì)數(shù)參數(shù)?？刂颇K13，用于對(duì)定時(shí)器/計(jì)數(shù)器20進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù) 發(fā)送脈沖。例如，控制模塊13可將獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送至定時(shí)器/計(jì)數(shù)器20，并控 制其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖，從而實(shí)現(xiàn)對(duì)電機(jī)的運(yùn)動(dòng)控制。本發(fā)明實(shí)施方式所提供的電機(jī)運(yùn)動(dòng)控制裝置，通過微處理裝置10計(jì)算一預(yù)設(shè)時(shí) 間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖，然后獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器20發(fā)送若干 脈沖所需的定時(shí)/計(jì)數(shù)參數(shù)，再通過定時(shí)器/計(jì)數(shù)器20發(fā)送脈沖以控制電機(jī)的運(yùn)動(dòng)，降低 了電機(jī)運(yùn)動(dòng)控制成本，并且對(duì)硬件電路的要求低，軟件算法相對(duì)簡單，可以實(shí)現(xiàn)比較高的性 能指標(biāo)。在一實(shí)施例中，上述控制模塊13包括定時(shí)器控制單元131，用于控制定時(shí)器/計(jì)數(shù) 器20產(chǎn)生脈沖信號(hào)，并產(chǎn)生方向信號(hào)。上述實(shí)施方式中，微處理裝置10可包括單片機(jī)、DSP、ARM或計(jì)算機(jī)的控制接口，而 定時(shí)器/計(jì)數(shù)器20可包括8253、8254或82C54芯片；也可包括通過復(fù)雜可編程邏輯器件 CPLD、現(xiàn)場可編程門陣列FPGA實(shí)現(xiàn)的與8253、8254或82C54芯片功能相同的軟件或等效電路。8253,8254或82C54系列芯片具有多種工作模式，應(yīng)用較為普遍。例如82C54芯片
5中的一種工作模式(例如工作模式2)配合本方案中的微處理裝置，可以實(shí)現(xiàn)本發(fā)明。8253、 8254或82C54芯片的工作模式為本領(lǐng)域技術(shù)人員所周知，在此不作詳述。CPLD及FPGA的結(jié)構(gòu)和功能可參照前述實(shí)施例，在此不作詳述。在一實(shí)施例中，微處理裝置10可以為89C51單片機(jī)，定時(shí)器/計(jì)數(shù)器20為M82C54 ； 微處理裝置89C51控制M82C54產(chǎn)生脈沖信號(hào)；并直接在其它管腳產(chǎn)生方向信號(hào)或通過接口 擴(kuò)展電路產(chǎn)生該方向信號(hào)，從而對(duì)電機(jī)的運(yùn)動(dòng)進(jìn)行控制。本發(fā)明電機(jī)運(yùn)動(dòng)控制裝置通過8253、8254或82C54芯片，或CPLD、FPGA或等效電 路，實(shí)現(xiàn)對(duì)電機(jī)運(yùn)動(dòng)進(jìn)行控制，降低了電機(jī)控制成本并且對(duì)硬件的電路要求低、軟件算法相 對(duì)簡單，可以實(shí)現(xiàn)比較高的性能。以上僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā) 明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技 術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
一種電機(jī)運(yùn)動(dòng)控制方法，其特征在于，基于設(shè)有微處理裝置及定時(shí)器/計(jì)數(shù)器的控制裝置，所述方法包括以下步驟根據(jù)運(yùn)動(dòng)類型計(jì)算一預(yù)設(shè)時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖；獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所需的定時(shí)/計(jì)數(shù)參數(shù)；對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖。
2.如權(quán)利要求1所述的電機(jī)運(yùn)動(dòng)控制方法，其特征在于，所述對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處 理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖的步驟中包括微處理裝置控制定時(shí)器/計(jì)數(shù)器產(chǎn)生脈沖信號(hào)，并產(chǎn)生方向信號(hào)。
3.如權(quán)利要求1或2所述的電機(jī)運(yùn)動(dòng)控制方法，其特征在于，所述微處理裝置包括單片 機(jī)、DSP、ARM或計(jì)算機(jī)的控制接口。
4.如權(quán)利要求3所述的電機(jī)運(yùn)動(dòng)控制方法，其特征在于，所述定時(shí)器/計(jì)數(shù)器包括 8253,8254 或 82C54 芯片。
5.如權(quán)利要求3所述的電機(jī)運(yùn)動(dòng)控制方法，其特征在于，所述定時(shí)器/計(jì)數(shù)器包括通 過復(fù)雜可編程邏輯器件CPLD、現(xiàn)場可編程門陣列FPGA實(shí)現(xiàn)的與8253、8254或82C54芯片功 能相同的軟件或等效電路。
6.一種電機(jī)運(yùn)動(dòng)控制裝置，其特征在于，包括微處理裝置和定時(shí)器/計(jì)數(shù)器，其中所述 微處理裝置設(shè)有運(yùn)算模塊，用于根據(jù)運(yùn)動(dòng)類型計(jì)算一預(yù)設(shè)時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖；參數(shù)獲取模塊，用于獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所需的 定時(shí)/計(jì)數(shù)參數(shù)；控制模塊，用于對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖。
7.如權(quán)利要求6所述的電機(jī)運(yùn)動(dòng)控制裝置，其特征在于，所述控制模塊包括定時(shí)器控制單元，用于控制定時(shí)器/計(jì)數(shù)器產(chǎn)生脈沖信號(hào)，并產(chǎn)生方向信號(hào)。
8.如權(quán)利要求6或7所述的電機(jī)運(yùn)動(dòng)控制裝置，其特征在于，所述微處理裝置包括單片 機(jī)、DSP、ARM或計(jì)算機(jī)的控制接口。
9.如權(quán)利要求8所述的電機(jī)運(yùn)動(dòng)控制裝置，其特征在于，所述定時(shí)器/計(jì)數(shù)器包括 8253、8254、82C54芯片或等效電路。
10.如權(quán)利要求8所述的電機(jī)運(yùn)動(dòng)控制裝置，其特征在于，所述定時(shí)器/計(jì)數(shù)器包括 通過復(fù)雜可編程邏輯器件CPLD、現(xiàn)場可編程門陣列FPGA實(shí)現(xiàn)的與8253、8254或82C54芯片 功能相同的軟件或等效電路。
全文摘要
本發(fā)明涉及電機(jī)控制技術(shù)領(lǐng)域，提供了一種電機(jī)運(yùn)動(dòng)控制方法，該方法基于設(shè)有微處理裝置及定時(shí)器/計(jì)數(shù)器的控制裝置，所述方法包括以下步驟根據(jù)運(yùn)動(dòng)類型計(jì)算一預(yù)設(shè)時(shí)間段內(nèi)電機(jī)運(yùn)動(dòng)所需的脈沖；獲取在所述預(yù)設(shè)時(shí)間段內(nèi)，定時(shí)器/計(jì)數(shù)器發(fā)送若干脈沖所需的定時(shí)/計(jì)數(shù)參數(shù)；對(duì)定時(shí)器/計(jì)數(shù)器進(jìn)行處理，使其按獲取的定時(shí)/計(jì)數(shù)參數(shù)發(fā)送脈沖。本發(fā)明還提供了一種電機(jī)運(yùn)動(dòng)控制裝置。本發(fā)明所提供的電機(jī)運(yùn)動(dòng)控制方法或裝置，降低了電機(jī)運(yùn)動(dòng)控制成本，并且對(duì)硬件電路的要求低，軟件算法相對(duì)簡單，可以實(shí)現(xiàn)比較高的性能指標(biāo)。
文檔編號(hào)H02P29/00GK101969295SQ20101029354
公開日2011年2月9日 申請(qǐng)日期2010年9月27日 優(yōu)先權(quán)日2010年9月27日
發(fā)明者姚利民 申請(qǐng)人:姚利民