專利名稱：低壓電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種低功率DC至DC降壓調(diào)節(jié)器(buck regulator)電源。特別地，本發(fā)明涉及一種具有脈寬調(diào)制(PWM)控制的DC至DC降壓調(diào)節(jié)器電源。
背景技術(shù)：
對于DC電壓調(diào)節(jié)而言，脈寬調(diào)制(PWM)是一種已知技術(shù)，且脈寬調(diào)制(PWM)被廣泛用于保持恒定的輸出電壓，盡管輸入電壓會大幅變化，且盡管負(fù)載電流會大幅變化。這種技術(shù)用于向許多不同的電子系統(tǒng)供應(yīng)DC電源。一般而言，所有的脈寬調(diào)制器都采用切換電路來生成脈沖，此脈沖通過電感器-電容器濾波器網(wǎng)絡(luò)被平滑，從而產(chǎn)生基本上恒定的DC電壓電平輸出。DC輸出電壓的大小受切換電路占空比的控制。為了保持恒定的輸出電壓電平，以往采用反饋設(shè)置(feedback arrangement) 0這就要求通過比較器將輸出電壓與穩(wěn)定的參考電壓(voltage reference)進(jìn)行比較，用于通過誤差放大器來產(chǎn)生誤差信號，其中所述誤差放大器的輸出控制切換電路的占空比。當(dāng)輸出電壓降的太低時，誤差放大器就增大切換占空比；當(dāng)輸出電壓升的太高時，就減小切換占空比。另外，由于切換電路中的損耗和電感器的鐵心中的熱消耗，所以現(xiàn)有的降壓調(diào)節(jié)電源效率很低。由于切換電路的工作頻率高(通常高于250KHZ)，所以熱消耗會很高。如下所述，本發(fā)明提供一種以低切換頻率運行的有效的低功率降壓調(diào)節(jié)器電源， 其將功率轉(zhuǎn)換器中的柵極驅(qū)動功率最小化，并且保持控制電路中的最小消耗。

發(fā)明內(nèi)容
為了滿足這種和其它需要，鑒于本發(fā)明的目的，本發(fā)明提供一種用于將輸入DC電壓V+轉(zhuǎn)換成輸出DC電壓電平的降壓調(diào)節(jié)器。該降壓調(diào)節(jié)器包括電感器，用于輸出DC電壓電平；運算放大器，用于感測所輸出的DC電壓電平中的誤差；以及用作脈寬調(diào)制器(PWM) 的比較器，用于提供具有響應(yīng)于誤差的占空比的脈沖波形。還包括上高功率驅(qū)動器和下高功率驅(qū)動器。下驅(qū)動器由V+供電并且其響應(yīng)于PWM波形而在0伏特與V+電壓電平之間切換。上驅(qū)動器由所述超壓供電，從而其響應(yīng)于PWM波形而在0伏特與超壓電平之間切換。利用倍壓器電路從V+產(chǎn)生超壓，從而該超壓位于比V+電壓電平更高的電位。兩個驅(qū)動器的輸出是互補的。此外還包括雙M0SFET，以圖騰柱(totem-pole)設(shè)置方式放置并且分別具有接收來自功率驅(qū)動器的輸出的柵極。上MOSFET柵極由上驅(qū)動器的輸出驅(qū)動。下MOSFET柵極由下驅(qū)動器的輸出驅(qū)動。雙MOSFET —起驅(qū)動用于輸出DC電壓電平的電感器。該降壓調(diào)節(jié)器包括脈沖成形器(shaper)，被耦接在所述PWM與所述上高功率驅(qū)動器和下高功率驅(qū)動器之間，所述脈沖成形器用于形成上升時間和下降時間比PWM的上升時間和下降時間更快的尖脈沖。提供所述尖脈沖作為輸入信號，用于激活上高功率驅(qū)動器和下高功率驅(qū)動器。所述脈沖成形器包括至少一個反相器，用于使所述尖脈沖成形。所述脈沖成形器被耦接在PWM與上高功率驅(qū)動器和下高功率驅(qū)動器之間，用于形成尖脈沖。所述脈沖成形器被設(shè)置在具有多個反相器的芯片中，并且被配置為基于用來激活電壓驅(qū)動器的極性的感測(sense)而包括多個反相器的至少一個。本發(fā)明的另一個實施例是一種低壓調(diào)節(jié)電源。該低壓電源包括(a)軌道，用于提供輸出DC電壓電平；(b)感測反饋信號，用于從所述軌道向誤差檢測器提供輸出DC電壓電平；(c)所述誤差檢測器被配置為響應(yīng)于所述感測反饋信號來提供控制信號，用于控制高速、高功率的上驅(qū)動器和下驅(qū)動器；(d)高速、高功率的所述驅(qū)動器被配置為響應(yīng)于所述控制信號來驅(qū)動雙MOSFET配置；(e)高速、高功率的所述驅(qū)動器被配置為以彼此互補的方式運行，用于有效驅(qū)動所述雙MOSFET配置，從而在所述軌道上生成輸出DC電壓電平。(f)高速、高功率驅(qū)動器的互補輸出被配置為使得兩個MOSFET從不會同時導(dǎo)通。脈沖成形器被耦接在誤差檢測器與高速、高功率的上驅(qū)動器和下驅(qū)動器之間。所述脈沖成形器被配置為通過產(chǎn)生快速切換時間使所述控制信號成形。所述控制信號對一對互補的高速、高功率驅(qū)動器進(jìn)行饋電。所述雙MOSFET配置包括以圖騰柱設(shè)置方式配置的上MOSFET和下M0SFET，其中第一 MOSFET的柵極由一個高速、高功率驅(qū)動器來驅(qū)動，而第二 MOSFET的柵極由另一個高速、 高功率驅(qū)動器來驅(qū)動。所述第一 MOSFET由給下MOSFET的柵極提供OV與V+之間的輸入切換的一個高速、高功率驅(qū)動器來驅(qū)動。所述第二 MOSFET由給上MOSFET的柵極提供OV與超壓Vss之間的輸入切換的另一個高速、高功率驅(qū)動器來驅(qū)動。所述Vss電壓電平約為所述V+ 電壓電平的兩倍。本發(fā)明的再一實施例是一種利用輸入電壓電平V+來輸出DC電壓電平的降壓調(diào)節(jié)器。該降壓調(diào)節(jié)器包括(a)誤差放大器，用于感測輸出DC電壓電平中的電壓電平誤差；(b)PWM，具有響應(yīng)于所感測的電壓電平誤差的占空比；(c)脈沖成形器，被耦接至PWM，用于提供快速過渡(transitioning)脈沖波形；(d)上功率驅(qū)動器和下功率驅(qū)動器，接收快速過渡脈沖波形并且提供互補的上驅(qū)動電壓和下驅(qū)動電壓，其中所述下驅(qū)動電壓是V+電壓電平，而所述上驅(qū)動電壓是約為所述 V+電壓電平兩倍的超壓電平Vss ；(e)上FET和下FET，以圖騰柱設(shè)置方式連接，其中下FET具有用于接收下驅(qū)動電壓的一個柵極，而上FET具有用于接收上驅(qū)動電壓的另一柵極；以及(f)兩個所述FET被耦接至用于輸出DC電壓電平的電感器。按照互補方式，所述第一驅(qū)動電壓V+驅(qū)動所述第一 FET，且所述第二驅(qū)動電壓Vss驅(qū)動所述第二 FET，從而提供所述DC電壓電平。所述超壓電平Vss由耦接至V+輸入電壓電平的電荷泵(charge pump)生成。所述脈沖成形器包括至少一個反相器，所述至少一個反相器由具有多個反相器的芯片配置。當(dāng)所述上功率驅(qū)動器產(chǎn)生針對快速過渡輸入波形的反相輸出時，所述下功率驅(qū)動器就產(chǎn)生非反相輸出。當(dāng)所述上功率驅(qū)動器產(chǎn)生針對快速過渡輸入波形的非反相輸出時，所述下功率驅(qū)動器就產(chǎn)生反相輸出。
雙MOSFET以圖騰柱設(shè)置方式配置，并且被耦接在V+電壓電平與接地電位之間，用于驅(qū)動所述電感器。所述電壓驅(qū)動器被配置為在沒有給下MOSFET的柵極提供V+電壓電平從而將其關(guān)閉時，給上MOSFET的柵極提供超壓電平，從而將它導(dǎo)通；在沒有給上MOSFET的柵極提供超壓電平從而將其關(guān)閉時，給下MOSFET的柵極提供V+電壓電平，從而將它導(dǎo)通。電感器包括初級線圈，還可以包括次級線圈，在此情形下通常將其稱為“耦合電感器”。初級線圈被耦接在雙MOSFET與電容器之間，用于提供輸出DC電壓電平?？蛇x的次級線圈包括一端，被耦接至接地電位或初級線圈的一端，且所述次級線圈的另一端被耦接至整流器，用于提供第二輸出DC電壓電平。應(yīng)當(dāng)理解，前述概要描述和下述詳細(xì)描述是示例性的，并非限制本發(fā)明。


結(jié)合附圖閱讀的下述詳細(xì)描述，可以理解本發(fā)明圖1是根據(jù)本發(fā)明實施例的調(diào)節(jié)式低壓電源的框圖。圖2是根據(jù)本發(fā)明實施例的與圖1的框圖類似的一個示例性調(diào)節(jié)式低壓電源的示意圖。圖3是根據(jù)本發(fā)明實施例的與圖1的框圖類似的另一個示例性調(diào)節(jié)式低壓電源的示意圖。圖4是根據(jù)本發(fā)明實施例的時序圖，示出在圖2所示的調(diào)節(jié)式低壓電源中的各點處的信號關(guān)系。圖5是根據(jù)本發(fā)明實施例的時序圖，示出在圖3所示的調(diào)節(jié)式低壓電源中的各點處的信號關(guān)系。圖6是示例性參考電壓發(fā)生器，用于生成在圖2和圖3所示的電源中使用的Vref 電壓電平。圖7是根據(jù)本發(fā)明實施例的與圖1的框圖類似的再一個示例性調(diào)節(jié)式低壓電源的示意圖。圖8是根據(jù)本發(fā)明實施例的與圖1的框圖類似的又一個示例性調(diào)節(jié)式低壓電源的示意圖。
具體實施例方式本發(fā)明提供一種低壓、高效的降壓調(diào)節(jié)器電源。本發(fā)明使用的輸入DC電壓高于輸出的調(diào)節(jié)后DC電壓。輸入DC電壓例如可以是范圍為從5VDC至20VDC的DC電壓；而輸出的調(diào)節(jié)后DC電壓可以是范圍為從IVDC至10VDC的DC電壓。本發(fā)明提供一種有效的調(diào)節(jié)電源，其處在例如0. 2瓦特至2. 0瓦特的低功率范圍內(nèi)?，F(xiàn)有的低功率DC調(diào)節(jié)器的效率低于80%，而本發(fā)明提供的效率高于90%。這種高效率是通過將柵極驅(qū)動功率最小化、保持一定份額的最小占空比以及以低切換頻率(例如小于50KHz)運行來達(dá)到的。根據(jù)本發(fā)明的一個實施例基于這樣的體會即具有設(shè)置成圖騰柱(totem-pole) 的兩個N-型MOSFET的同步整流允許最小的傳導(dǎo)損耗。N-型MOSFET通常在其導(dǎo)通(ON)狀態(tài)下會呈現(xiàn)出比P-型M0SFETS更低的電阻。
根據(jù)本發(fā)明的一個實施例也基于這樣的體會即低切換頻率(例如小于100kHz) 允許MOSFET中的低切換損耗并且與柵極驅(qū)動器關(guān)聯(lián)。根據(jù)本發(fā)明的一個實施例進(jìn)一步基于這樣的見解在上N-型M0SFETS的柵極驅(qū)動器需要的供電電壓電平超過圖騰柱對的供電電壓V+(超壓Vss)時，下N-型MOSFET的柵極驅(qū)動器需要的供電電壓電平不高于圖騰柱對的供電電壓V+；以及每一柵極驅(qū)動器的柵極驅(qū)動損耗按照施加至該柵極驅(qū)動器的電壓大小的平方而增加。根據(jù)本發(fā)明的一個實施例還基于這樣的見解即具有集電極開路 (open-collector)輸出的通用PWM比較器(例如LM339、LM393及相關(guān)類型)的使用允許降壓調(diào)節(jié)器以低切換頻率(例如小于100kHz)運行。根據(jù)本發(fā)明的一個實施例更進(jìn)一步基于這樣的見解即通過確保PWM比較器的輸出電壓波形的占空比被最大化且不降到50%以下，可以將與集電極開路式PWM比較器關(guān)聯(lián)的上拉電阻器中的功率消耗最小化。根據(jù)本發(fā)明的一個實施例再進(jìn)一步基于這樣的見解即通過采用高值的上拉電阻并采用CMOS反相器提供脈沖成形以校正由于高上拉電阻值而產(chǎn)生的脈沖失真，可以將與集電極開路式PWM比較器關(guān)聯(lián)的上拉電阻器中的功率消耗最小化。根據(jù)本發(fā)明的一個實施例再進(jìn)一步基于這樣的見解即通過采用用于脈沖成形的奇數(shù)個或偶數(shù)個CMOS反相器，或者通過采用極性適當(dāng)?shù)臇艠O驅(qū)動器芯片，可以在降壓調(diào)節(jié)器中實現(xiàn)以高占空比運行的PWM比較器。根據(jù)本發(fā)明的一個實施例再進(jìn)一步基于這樣的見解即次級溝道輸出電壓中隨溫度產(chǎn)生的過度變化是由于肖特基(或其它類型的)整流二極管的熱敏感度所造成的，而這種缺點可通過用MOSFET晶體管適當(dāng)取代二極管來克服。如下所述，本發(fā)明的低壓電源包括下述特征(a)在具有設(shè)置為圖騰柱的兩個N-型MOSFET的降壓調(diào)節(jié)器拓?fù)渲惺褂猛秸鳌?b)使用諸如LM339或LM393或其等價物等集電極開路式比較器。(c)使用諸如⑶4069或其等價物等至少一個CMOS反相器。(d)使用諸如MDF502等第一高速驅(qū)動器芯片從輸入電壓(V+)提供電力，以驅(qū)動一個MOSFET的柵極。(e)使用第二高速驅(qū)動器芯片從超壓(Vss)提供電力，以驅(qū)動另一個MOSFET的柵極。超壓(Vss)約為輸入電壓(V+)的兩倍；換言之，Vss約等于2V+。(f)通過比較器輸入端的相對定相、第一和第二高速驅(qū)動器芯片的相對定相及所采用的CMOS逆變器的個數(shù)，提供了盡可能高的由比較器輸出的穩(wěn)態(tài)占空比，且在任何情形下都不小于50%。這種設(shè)置確保了伴隨集電極開路式比較器的上拉電阻器中的最小功率消
^^ ο(g)因為高速驅(qū)動器芯片被選擇性地設(shè)置為具有反相輸出和非反相輸出這兩者的雙柵極驅(qū)動器芯片，本發(fā)明實現(xiàn)了尺寸效率。即使需要兩個軌道(rail)輸出電壓，該驅(qū)動器芯片也可以被配置為在維持比較器的占空比高于50%的同時將部件數(shù)目(parts count) 最小化。其中一個軌道輸出電壓甚至可高于輸入電壓(V+)的50%。(h)本發(fā)明的電源可用于具有這樣的需求的任何便攜式器件，這些需求包括小于范圍為從5VDC至20VDC的輸入電壓的輸出電壓需求，在每一軌道小于2瓦特的低功率范
8圍的極高效率需求。首先參照圖1，其中示出根據(jù)本發(fā)明的實施例的示例性電源(通常用10標(biāo)示)的框圖。如圖所示，電源10具有DC輸入V+，并且在軌道1和軌道2上產(chǎn)生兩個調(diào)節(jié)后的降壓輸出電壓。此處，將軌道1電壓稱為初級輸出電壓，而將軌道2電壓稱為次級輸出電壓。軌道1的輸出被用作反饋至誤差放大器15的感測反饋(sense feedback)，其中， 后者將軌道1電壓與由參考電壓發(fā)生器12產(chǎn)生的參考電壓Vref進(jìn)行比較。由誤差放大器 15產(chǎn)生的命令信號被提供至脈寬調(diào)制器14。該調(diào)制器將三角波發(fā)生器11生成的斜坡(或鋸齒)電壓與誤差放大器15生成的命令信號進(jìn)行比較以形成脈寬輸出(此處稱為脈寬調(diào)制(PWM)誤差信號)。CMOS反相器13接收PWM信號以形成PWM驅(qū)動信號。如下所述，CMOS反相器13是一組六角反相器的一部分，并且用于使由調(diào)制器14形成的脈沖再次成形。CMOS反相器改變了 PWM信號的緩慢的開/關(guān)瞬態(tài)時間，并且為被稱為PWM驅(qū)動信號的輸出信號形成迅速的開/關(guān)瞬態(tài)時間。由于CMOS反相器集成電路封裝典型地包括六個反相器，所以本發(fā)明提供足夠的靈活性來形成極快的開/關(guān)瞬態(tài)時間，其可以是調(diào)制器14輸出的PWM信號的反相形式或非反相形式。例如，如圖2和圖3所示，CMOS反相器集成電路封裝U7包括兩個反相器 (在圖2中被標(biāo)示為36、在圖3中被標(biāo)示為56)。在這些實例中沒有使用U7中的其余反相器。盡管此處在每個36和56中均使用了兩個反相器，但是在調(diào)換柵極驅(qū)動器37、38的極性和類似地調(diào)換柵極驅(qū)動器57、58的極性時，也可以采用在每個36和56中僅有一個反相器的替代實施例。繼續(xù)描述圖1，PWM信號在經(jīng)過CMOS反相器13 “整理(cleaned-up)，，之后作為輸入脈沖被提供到高速超壓柵極驅(qū)動器17和高速電源電壓柵極驅(qū)動器18。應(yīng)意識到，超壓柵極驅(qū)動器17可以是反相驅(qū)動器，如圖2的驅(qū)動器37所示；或者可以是非反相驅(qū)動器，如圖 3的驅(qū)動器57所示。類似地，驅(qū)動器18可以是非反相驅(qū)動器，如圖2的驅(qū)動器38所示；也可以是反相驅(qū)動器，如圖3的驅(qū)動器58所示。超壓驅(qū)動器17從超壓發(fā)生器16接收超壓Vss，并且在導(dǎo)通時給上MOSFET 19的柵極提供Vss電壓輸出(高端驅(qū)動)。類似地，電壓驅(qū)動器18從輸入電源(V+)接收供電電壓 V+，并且在導(dǎo)通時給下MOSFET 20提供V+電壓輸出(低端驅(qū)動)。上MOSFET 19和下MOSFET 20以互補方式給耦合電感器21的初級線圈提供切換輸出，如圖2和圖3所示。各MOSFET 19和20被設(shè)置為圖騰柱配置(如圖2中的MOSFET 39和40、以及圖3中的MOSFET 59和60所示)。濾波器22由耦合電感器(圖2中的43和圖3中的63)及輸出電容器組成(圖2 中的44和圖3中的64)，并且在軌道1上傳送初級輸出電壓。如前所述，該初級輸出電壓還被反饋至誤差放大器15。耦合電感器21還向整流器23提供次級輸出，然后由濾波器M 對該次級輸出進(jìn)行濾波，以在軌道2上提供次級輸出電壓。但是，應(yīng)意識到，當(dāng)不需要第二軌道輸出時，可以省略對整流器23和濾波器M的次級輸出。還應(yīng)注意，通過將附加繞組添加到耦合電感器并提供附加輸出濾波器，還可以簡單地構(gòu)成第三甚至是第四輸出軌道。繼續(xù)完成圖1的描述，電源10包括參考電壓發(fā)生器12，誤差放大器15將其用作參考DC電壓，從而生成送給調(diào)制器14的誤差信號。電源10還包括超壓發(fā)生器16，其接收V+ 輸入電壓和來自斜坡發(fā)生器的方波，并且向超壓驅(qū)動器17提供Vss電壓QV+)。
9
已經(jīng)參照圖1描述了本發(fā)明的DC電源10，下面將參照分別示出DC電源30和DC 電源50的圖2和圖3提供更具體的描述。電源30和50是本發(fā)明的不同實施例。首先參照圖2，電源30包括比較器31、反相器32和反相驅(qū)動器33，它們連同電容器41和多個電阻器一起形成斜坡發(fā)生器(在圖1中被標(biāo)示為11)。斜波發(fā)生器產(chǎn)生魚翅狀(shark-fin)斜坡波形，如圖4中的A所示。斜坡波形的上升部分和下降部分的持續(xù)時間不一定相等。斜坡波形例如可具有小于IOOkHz的頻率。將該斜坡作為輸入信號提供給比較器35 (如圖1中的調(diào)制器14所示)。超壓發(fā)生器(在圖1中被標(biāo)示為16)包括兩個整流器4 和42b，所述兩個整流器 4 和42b通過電容器連接至V+且連接至驅(qū)動器33的輸出。超壓發(fā)生器Vss的輸出約為輸入電壓V+的兩倍。典型地，整流器是硅肖特基二極管，并且例如可以是兩個1N5818 二極管。如圖所示，給超壓柵極驅(qū)動器37提供Vss電壓。仍然參照圖2，誤差放大器(在圖1中被標(biāo)示為1 包括運算放大器34及布置在該運算放大器34周圍的多個電容器和電阻器。運算放大器34接收初級輸出電壓(例如在軌道1處的耦合電感器43的初級輸出為1. 2V)作為感測到的反饋信號，并且將感測到的反饋信號與電壓參考信號(Vkef)的比例復(fù)制品(scaled replica)相比。運算放大器34提供穩(wěn)定的輸出信號(在圖4中示出為波形B)，所述穩(wěn)定的輸出信號上下移動直到反饋信號與參考電壓的比例復(fù)制品之間不存在差別為止。由比較器35提供脈寬調(diào)制(PWM)功能。如圖2所示，比較器35的輸出連接至2 上拉電阻器，因為比較器35包括集電極開路式輸出，所以需要該上拉電阻器。輸入到比較器35的信號是斜坡信號(圖4中的波形A)和誤差信號(圖4中的波形B)。比較器35提供的輸出信號是PWM信號，如圖4中的波形C所示。應(yīng)意識到，在電壓波形C的占空比高于 50%時，跨過2 電阻器所產(chǎn)生的相應(yīng)的電壓波形具有小于50%的占空比，從而2 電阻器中的功率消耗得以最小化。如圖4中的波形C所示，因27k電阻器的值相對較高的緣故，所以比較器35的輸出上升時間相對較慢，該電阻器特意選得很高以使功率消耗最小化。不過，本發(fā)明通過設(shè)置雙反相器來補償相對較慢的上升時間，所述雙反相器在圖2中被標(biāo)示為36(在圖1中被標(biāo)示為CMOS反相器13)。除了緩慢上升已被消除之外，來自雙反相器36的輸出信號與波形C 具有相同的感測(sense)。在圖4中，CMOS反相器的輸出信號被示出為波形D。PWM驅(qū)動(波形D)被輸入到(a)具有反相輸出的超壓柵極驅(qū)動器37 ；以及(b) 具有非反相輸出的供電電壓驅(qū)動器38。來自超壓柵極驅(qū)動器37和供電電壓驅(qū)動器38的輸出信號彼此互補；即，當(dāng)其中一個驅(qū)動器導(dǎo)通時，另一個驅(qū)動器就關(guān)閉。這在圖4中示出為波形E和波形F。應(yīng)意識到，超壓驅(qū)動器的輸出在Vss與零之間擺動，而供電電壓驅(qū)動器的輸出在V+與零之間擺動。來自超壓柵極驅(qū)動器37和供電電壓驅(qū)動器38的互補輸出信號用于驅(qū)動MOSFET 39和MOSFET 40的柵極。MOSFET 39和MOSFET 40以圖騰柱設(shè)置形式連接在V+與接地電位之間，如圖2所示。當(dāng)波形E處在Vss電位時，上MOSFET 39將電流傳導(dǎo)到耦合電感器43的初級中， 反之，當(dāng)波形F處在V+電位時，下MOSFET 40將電流傳導(dǎo)到耦合電感器43的初級中。應(yīng)意識到，MOSFET 39和MOSFET 40這兩者沒有同時導(dǎo)通的時刻。
耦合電感器43的初級線圈與330微法的電容器44組合，在軌道1處提供穩(wěn)態(tài)電壓輸出。該穩(wěn)態(tài)電壓輸出通過上述反饋環(huán)路被驅(qū)動至+1.2VDC(作為實例)。通過與電容器 44并聯(lián)連接的0. 1微法的電容器對DC輸出的高頻組分進(jìn)行濾波。輸出信號在圖4中示出為波形P。如圖2所示，通過耦合電感器43的次級線圈連同整流器42c和150微法的電容器 45來提供例如+1. 8VDC的調(diào)節(jié)后電壓。應(yīng)意識到，通過將耦合電感器43的次級線圈的一端連接至軌道1 (+1. 2VDC輸出)，從而在軌道2上實現(xiàn)本發(fā)明的改進(jìn)的交叉調(diào)節(jié)。通過與電容器45并聯(lián)連接的0. 1微法的電容器對+1. 8VDC的高頻組分進(jìn)行濾波。在本發(fā)明的另一個實施例中，可以用二極管取代圖2所示的下M0SFET40，其中，該二極管的陽極接地，而該二極管的陰極連接至上MOSFET 39。在這種配置中，可以省略作為用于供下MOSFET 40的柵極輸入所需的供電電壓驅(qū)動器38和全部路徑。該替代實施例在圖7中示出，此處用二極管81取代了圖2的MOSFET 40。在圖3中示出本發(fā)明的再一個實施例。圖3的電源50與電源30類似，但也有些例外。電源30例如產(chǎn)生相對較低的降壓電壓+1. 2VDC和+1. 8VDC，而電源50例如產(chǎn)生相對較高的降壓電壓+5. 2VDC和+6. 5VDC。運算放大器M被與環(huán)繞比較器34的組件有所不同的組件所環(huán)繞。在電源50中， 將感測到的反饋信號的比例復(fù)制品與電壓參考信號(Vkef)相比較。運算放大器M提供穩(wěn)定的輸出信號(在圖5中示出為波形H)，所述穩(wěn)定的輸出信號上下移動直到反饋信號的比例復(fù)制品與參考電壓之間不存在差別為止。輸入到比較器55中的斜坡波形㈧與輸入到比較器35中的斜坡波形㈧類似。 應(yīng)意識到，在圖2中，斜坡波形對比較器35的非反相輸入端進(jìn)行饋電，而在圖3中，斜坡波形對比較器55的反相輸入端進(jìn)行饋電，從而確保電壓波形I的占空比高于50 %，因此，跨過圖3中的27k電阻器而產(chǎn)生的相應(yīng)的電壓波形具有小于50%的占空比，從而將27k電阻器中的功率消耗再次最小化。這種電源30與電源50之間的比較示出了對本發(fā)明的如下見解 即，不論電源期望的輸出電壓大于還是小于供電電壓的50%，只要確保比較器的輸出電壓波形的占空比被最大化且不降到50%以下，就總是可以將與集電極開路式PWM比較器關(guān)聯(lián)的上拉電阻器中的功率消耗最小化。超壓柵極驅(qū)動器57和供電電壓柵極驅(qū)動器58分別是非反相驅(qū)動器和反相驅(qū)動器；而超壓驅(qū)動器37和供電電壓驅(qū)動器38分別是反相驅(qū)動器和非反相驅(qū)動器。超壓柵極驅(qū)動器57和供電電壓柵極驅(qū)動器58提供的波形在圖5中分別示出為波形K和L。這種在電源30與電源50的設(shè)置之間的柵極驅(qū)動器的極性上的差異用以適應(yīng)比較器35和55的輸入端的不同連接。應(yīng)意識到，用于獲取電源50中的校正柵極驅(qū)動信號的替代方法是使用與驅(qū)動器37和38具有相同極性的柵極驅(qū)動器，同時僅用單個反相器取代雙反相器36和56。接著參照圖6，其中示出用于產(chǎn)生Vref的示例性參考電壓發(fā)生器(被標(biāo)示為70)。 參考電壓可以利用輸入電壓V+產(chǎn)生，并且可以利用連接至參考器件71的引腳1的電阻器來調(diào)節(jié)，如圖所示。在本發(fā)明的另一個實施例中，可以用如圖8所連接的MOSFET 81取代圖2所示的二極管42c。這種設(shè)置降低了軌道2電壓的熱依賴性。如圖所示，MOSFET 81的源極引線被連接至軌道1，而MOSFET 81的漏極引線被連接至耦合電感器43的次級線圈的一端。然后，
11可以用直接歐姆連接取代二極管42c，使得耦合電感器43的次級線圈的另一端直接連接至軌道2。來自供電電壓柵極驅(qū)動器38的輸出信號用于驅(qū)動MOSFET 81的柵極。以下列出的是可用于圖2和圖3中示出的芯片和線圈的示例性部件序號
權(quán)利要求
1.一種用于將輸入DC電壓V+轉(zhuǎn)換成輸出DC電壓電平的降壓調(diào)節(jié)器，包括 耦合電感器，用于輸出DC電壓電平；脈寬調(diào)制器(PWM)，具有用于感測所輸出的DC電壓電平中的誤差的誤差放大器，并且該脈寬調(diào)制器提供具有響應(yīng)于所述誤差的占空比的脈沖波形；V+供電電壓驅(qū)動器，用于輸出響應(yīng)于所述脈沖波形的V+電壓電平； 超壓驅(qū)動器，用于輸出響應(yīng)于所述脈沖波形的超壓電平，其中所述超壓電平高于所述 V+電壓電平；所輸出的超壓電平與所輸出的V+電壓電平互補； 雙M0SFET，分別具有接收所述超壓電平和所述V+電壓電平的柵極；以及所述雙MOSFET驅(qū)動用于輸出DC電壓電平的所述耦合電感器。
2.根據(jù)權(quán)利要求1所述的降壓調(diào)節(jié)器，包括超壓發(fā)生器，用于形成所述超壓電平并向所述超壓驅(qū)動器提供所述超壓電平。
3.根據(jù)權(quán)利要求1所述的降壓調(diào)節(jié)器，包括脈沖成形器，被耦接在所述PWM與所述電壓驅(qū)動器之間，用于形成上升時間比所述脈沖波形的上升時間更快的尖脈沖，以及提供所述尖脈沖作為控制信號，以激活所述電壓驅(qū)動器。
4.根據(jù)權(quán)利要求3所述的降壓調(diào)節(jié)器，其中所述脈沖成形器包括至少一個反相器，用于使所述尖脈沖成形。
5.根據(jù)權(quán)利要求4所述的降壓調(diào)節(jié)器，其中所述脈沖成形器包括串聯(lián)連接的兩個反相器，用于使所述尖脈沖成形。
6.根據(jù)權(quán)利要求3所述的降壓調(diào)節(jié)器，其中所述PWM包括集電極開路比較器和電阻性負(fù)載，用于響應(yīng)于所述誤差來提供所述脈沖波形。
7.根據(jù)權(quán)利要求1所述的降壓調(diào)節(jié)器，其中所述雙MOSFET被配置為圖騰柱設(shè)置，并且被耦接在所述V+供電電壓電平和接地電位之間，用于驅(qū)動所述耦合電感器。
8.根據(jù)權(quán)利要求1所述的降壓調(diào)節(jié)器，其中所述電壓驅(qū)動器被配置為在不提供所述V+電壓電平時提供所述超壓電平；以及在不提供所述超壓電平時提供所述V+電壓電平。
9.根據(jù)權(quán)利要求1所述的降壓調(diào)節(jié)器，包括誤差放大器，用于通過將所述輸出DC電壓電平與參考電壓進(jìn)行比較來生成命令信號； 其中所述PWM將斜坡波形與所述誤差放大器生成的命令信號進(jìn)行比較，從而提供具有響應(yīng)于所述誤差的占空比的所述脈沖波形。
10.根據(jù)權(quán)利要求1所述的降壓調(diào)節(jié)器，其中所述耦合電感器包括初級線圈和次級線圈，以及所述初級線圈被耦接在所述雙MOSFET與所述電容器之間，用于提供所述輸出DC電壓電平。
11.根據(jù)權(quán)利要求10所述的降壓調(diào)節(jié)器，其中所述次級線圈包括被耦接至所述初級線圈的末端的一端以及被耦接至整流器的所述次級線圈的另一端，用于提供另一輸出DC電壓電平。
12.根據(jù)權(quán)利要求1所述的降壓調(diào)節(jié)器，包括脈沖成形器，被耦接在所述PWM與所述電壓驅(qū)動器之間，用于形成上升時間比所述脈沖波形的上升時間更快的尖脈沖，以及提供所述尖脈沖作為控制信號，用于激活所述電壓驅(qū)動器， 其中所述脈沖成形器被布置在具有多個反相器的芯片中，以及所述脈沖成形器基于用于激活所述電壓驅(qū)動器的極性的感測而被配置為包括所述多個反相器的至少一個。
13.一種低壓調(diào)節(jié)電源，包括 軌道，用于提供輸出DC電壓電平；感測反饋信號，用于從所述軌道向誤差檢測器提供所述輸出DC電壓電平； 其中所述誤差檢測器被配置為響應(yīng)于所述感測反饋信號來提供控制信號，用于控制高速、高功率的上驅(qū)動器和下驅(qū)動器；高速、高功率的所述驅(qū)動器被配置為響應(yīng)于所述控制信號來驅(qū)動雙MOSFET配置，以及高速、高功率的所述驅(qū)動器被配置為以彼此互補的方式運行，用于有效驅(qū)動所述雙 MOSFET配置，從而在所述軌道上生成所述輸出DC電壓電平。
14.根據(jù)權(quán)利要求13所述的低壓調(diào)節(jié)電源，包括脈沖成形器，被耦接在所述誤差檢測器與高速、高功率的上驅(qū)動器和下驅(qū)動器之間， 其中所述脈沖成形器被配置為通過給所述控制信號提供快速上升時間而使所述控制信號成形；以及所述控制信號被配置為以彼此互補的方式導(dǎo)通一個高速、高功率驅(qū)動器，并關(guān)掉另一個高速、高功率驅(qū)動器。
15.根據(jù)權(quán)利要求14所述的低壓調(diào)節(jié)電源，其中所述雙MOSFET被配置為包括以圖騰柱設(shè)置方式配置的上MOSFET和下M0SFET，其中第一 MOSFET的柵極由一個高速、高功率驅(qū)動器來驅(qū)動，而第二 MOSFET的柵極由另一個高速、 高功率驅(qū)動器來驅(qū)動。
16.根據(jù)權(quán)利要求15所述的低壓調(diào)節(jié)電源，其中所述第一 MOSFET的柵極由向所述第一 MOSFET的柵極提供輸入DC電壓V+的一個高速、 高功率驅(qū)動器驅(qū)動；所述第二 MOSFET的柵極由向所述第二 MOSFET的柵極提供超壓VSS的另一個高速、高功率驅(qū)動器驅(qū)動；以及所述VSS電壓電平約為所述V+電壓電平的兩倍。
17.一種利用輸入的輸入電壓電平V+來輸出DC電壓電平的降壓調(diào)節(jié)器，包括 PWM，用于感測輸出DC電壓電平中的電壓電平誤差；脈沖成形器，被耦接至所述PWM，用于提供快速過渡脈沖波形，所述過渡脈沖波形具有響應(yīng)于所感測的電壓電平誤差的占空比；上功率驅(qū)動器和下功率驅(qū)動器，接收所述快速過渡脈沖波形并提供互補的上驅(qū)動電壓和下驅(qū)動電壓，其中所述第一驅(qū)動電壓是V+電壓電平，而所述第二驅(qū)動電壓是約為所述V+ 電壓電平兩倍的超壓電平VSS ；上FET和下FET，以圖騰柱設(shè)置方式連接，其中所述第一 FET具有用于接收所述第一驅(qū)動電壓的一個柵極，而所述第二 FET具有用于接收所述第二驅(qū)動電壓的另一柵極；以及兩個所述FET被耦接至用于輸出所述DC電壓電平的耦合電感器； 其中按照互補方式，所述第一驅(qū)動電壓V+驅(qū)動所述第一 FET，所述第二驅(qū)動電壓VSS驅(qū)動所述第二 FET，從而提供所述DC電壓電平。
18.根據(jù)權(quán)利要求17所述的降壓調(diào)節(jié)器，其中所述超壓電平VSS由耦接至所述V+輸入電壓電平的整流器生成。
19.根據(jù)權(quán)利要求17所述的降壓調(diào)節(jié)器，其中所述脈沖成形器包括至少一個反相器，所述至少一個反相器由具有多個反相器的芯片配置。
20.根據(jù)權(quán)利要求17所述的降壓調(diào)節(jié)器，其中當(dāng)所述第一功率驅(qū)動器包括針對快速過渡脈沖波形的反相輸出時，所述第二功率驅(qū)動器包括非反相輸出；以及當(dāng)所述第一功率驅(qū)動器包括針對快速過渡脈沖波形的非反相輸出時，所述第二功率驅(qū)動器包括反相輸出。
21.根據(jù)權(quán)利要求17所述的降壓調(diào)節(jié)器，其中在所述圖騰柱設(shè)置中，用二極管取代所述下FET。
22.根據(jù)權(quán)利要求17所述的降壓調(diào)節(jié)器，進(jìn)一步包括初級線圈，被連接在所述上FET和下FET之間，用于提供第一 DC輸出電壓電平； 次級線圈，與所述初級線圈定相，用于提供第二 DC輸出電壓電平； 其中所述次級線圈的一端被配置為提供第二 DC輸出電壓電平，而所述次級線圈的另一端通過MOSFET器件被耦接至所述第一 DC輸出電壓電平。
23.根據(jù)權(quán)利要求22所述的降壓調(diào)節(jié)器，其中所述MOSFET器件的柵極由所述下驅(qū)動電壓驅(qū)動。
全文摘要
一種用于將輸入DC電壓V+轉(zhuǎn)換成輸出DC電壓電平的降壓調(diào)節(jié)器，包括耦合電感器，用于輸出DC電壓電平；以及誤差放大器，用于感測所輸出的DC電壓電平中的誤差，和脈寬調(diào)制器(PWM)，提供具有響應(yīng)于所述誤差的占空比的脈沖波形。另外，還包括V+電壓驅(qū)動器，用于輸出響應(yīng)于所述脈沖波形的V+電壓電平；以及超壓驅(qū)動器，用于輸出響應(yīng)于所述脈沖波形的超壓電平Vss，其中所述超壓電平高于所述V+電壓電平。所輸出的超壓電平與所輸出的V+電壓電平互補。另外，還包括雙MOSFET，所述雙MOSFET分別具有接收所述超壓電平和所述V+電壓電平的柵極。所述雙MOSFET驅(qū)動用于輸出DC電壓電平的所述耦合電感器。此外，脈沖成形器被耦接在所述PWM與所述電壓驅(qū)動器之間，用于形成具有比所述脈沖波形的上升時間更快的上升時間的尖脈沖。提供所述尖脈沖作為控制信號，用于激活所述電壓驅(qū)動器。
文檔編號H02M3/158GK102224663SQ200980147008
公開日2011年10月19日 申請日期2009年11月16日 優(yōu)先權(quán)日2008年11月24日
發(fā)明者喬納森·伍德, 蒂莫西·克拉恩·特魯多 申請人:Itt制造企業(yè)公司