專利名稱：一種便攜式設(shè)備的電源模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種便攜式設(shè)備的電源模塊，具體地說是一種帶有升壓型 開關(guān)變換器的電源模塊。
背景技術(shù)：
隨著便攜式電子設(shè)備的發(fā)展，電子設(shè)備的功能越來越多，體積越來越
小。在便攜式電子設(shè)備中采用燃料電池(Fuel cells )或是鎳氫電池(M-MH batteries)會大大縮小電子設(shè)備的體積。
燃料電池具有高能量密度的優(yōu)點，十分適合應(yīng)用在隨身設(shè)備中，但其 輸出電壓較低，通常在0.7V左右，且特性上并不適合串聯(lián)，因此應(yīng)用中 必須依靠升壓開關(guān)變換器將電壓上升到用電器可用范圍。鎳氫電池當(dāng)應(yīng)用 在無線鼠標(biāo)、無線鍵盤及無線耳機等一些應(yīng)用中時，如能僅依靠一節(jié)電池 (電壓在1.2-1.4V之間)工作，就可以較傳統(tǒng)的〗吏用兩節(jié)電池的產(chǎn)品更為 輕便。
雖然采用燃料電池或單節(jié)的鎳氫電池，可以使電子設(shè)備的體積更小， 但是因為燃料電池和單節(jié)的鎳氫電池的輸出電壓在0.7-1.4V之間。在標(biāo)準(zhǔn) CMOS工藝中，MOS管的閾值電壓通常在0.7-1.0V之間，而高于閾值電 壓僅是保證單一MOS管能夠工作。在模擬電路設(shè)計中，為了保證整個電 路的正常工作，通常供電電壓往往需要在2V以上。
因此在此低電壓范圍(0.7-1.4V)內(nèi)，升壓型開關(guān)變換器的控制器也 是無法工作的，升壓型開關(guān)變換器沒有足夠高的啟動電壓使其控制器工 作，也就無法輸出變換后的電壓。
為了使模擬電路在上述的低電壓范圍內(nèi)正常工作，現(xiàn)有的解決方法是 選用 一些低閾值電壓的CMOS或SOI ( silicon on isolation)工藝，但這樣 做的缺點是低閾值電壓的COMS或SOI工藝較昂貴，且與主流CMOS工藝下的設(shè)計方法有很大不同。這樣，開關(guān)變換器雖然能在所述的低電壓范 圍內(nèi)正常工作，成本卻大大增加了。

發(fā)明內(nèi)容
本發(fā)明提供一種便攜式設(shè)備的電源模塊，該電源模塊的工作電壓低于
1.4V,解決了現(xiàn)有標(biāo)準(zhǔn)CMOS工藝制作的電源;漠塊在此低壓下無法正常 工作的技術(shù)問題。
本發(fā)明的便攜式設(shè)備的電源模塊，包括升壓型開關(guān)變換器及其帶有低 壓啟動模塊的控制器，其特征在于所述的低壓啟動模塊包括
由多個CMOS反相器的輸入端和輸出端相串聯(lián)組成的環(huán)形振蕩器； 用于接收環(huán)形振蕩器信號并驅(qū)動升壓型開關(guān)變換器的升壓驅(qū)動電路； 用于降低環(huán)形振蕩器和升壓驅(qū)動電路中的MOS晶體管閾值電壓的動 態(tài)襯底偏置電路，所述的CMOS反相器以及升壓驅(qū)動電路均接入該動態(tài) 襯底偏置電路。
所述的動態(tài)村底偏置電路由若干個結(jié)構(gòu)相同的偏置電路單元構(gòu)成，每 個CMOS反相器匹配至少一個偏置電路單元。
所述的偏置電路單元由第一PMOS晶體管和第一NMOS晶體管組成； 第一 PMOS晶體管的柵極和漏極共同通過第一電容連接CMOS反相器的 輸入端，源極和襯底端連接電源；第一NMOS晶體管的柵極和漏極共同 通過第二電容連接CMOS反相器的輸入端，源極和襯底端接地。
所述CMOS反相器由第二 PMOS晶體管和第二NMOS晶體管組成； 第二PMOS晶體管和第二NMOS晶體管的柵極共同連接構(gòu)成CMOS反相 器的輸入端，漏極共同連接構(gòu)成CMOS反相器的輸出端；第二PMOS晶 體管的源極連接電源，襯底端連接第一PMOS晶體管的漏極；第二NMOS 晶體管的源極接地，襯底端連接第一 NMOS晶體管的漏極。
所述的升壓驅(qū)動電路由第三PMOS晶體管、第四PMOS晶體管、第 三NMOS晶體管和第三電容組成；
第三PMOS晶體管的源極連接電源，柵極連接環(huán)形振蕩器中第一 CMOS反相器的輸入端，漏極連接第四PMOS晶體管的源極且該漏極通過第三電容連接第一 CMOS反相器的輸入端，襯底端連接第一 CMOS反 相器對應(yīng)的偏置電路單元的第一PMOS晶體管的漏極；
第四PMOS晶體管的漏極連接第三NMOS晶體管的漏極并構(gòu)成輸出 端，柵極連接第一CMOS反相器的輸出端，襯底端連接與環(huán)形振蕩器中 第二 CMOS反相器所對應(yīng)的偏置電路單元的第一 PMOS晶體管的漏極；
第三NMOS晶體管的源極接地，柵極連接第四PMOS晶體管的柵極， 襯底端連接所述第二 CMOS反相器對應(yīng)的偏置電路單元的第一 NMOS晶 體管的漏極；
所述的第一 CMOS反相器為環(huán)形振蕩器中任意一個CMOS反相器， 所述的第二 CMOS反相器為與第一 CMOS反相器輸出端連接的CMOS反相器。
所述CMOS反相器的輸出端通過延時電容接地，通過改變各個延時 電容的大小調(diào)節(jié)變換器的控制信號占空比。
本發(fā)明的優(yōu)點是本發(fā)明使的電源模塊采用標(biāo)準(zhǔn)CMOS工藝制作， 在輸入電壓為0.7-1.4V時，電源模塊串的開關(guān)變換器的仍能正常啟動，低 成本地實現(xiàn)了使用燃料電池或單節(jié)的鎳氫電池作為便攜設(shè)備的電源。


附圖l是電源模塊的結(jié)構(gòu)示意圖； 附圖2是低壓啟動模塊的模塊示意圖； 附圖3是低壓啟動模塊的電路結(jié)構(gòu)示意圖。
具體實施例方式
本發(fā)明對于低輸入電壓的升壓變換，是在電源模塊變換器接上輸入電 壓源后，低壓啟動電路首先依靠輸入電壓工作，產(chǎn)生驅(qū)動信號驅(qū)動boost 型升壓變換器內(nèi)的開關(guān)管，升壓電路由此產(chǎn)生一個若干倍于輸入的輸出電 壓，并將其保存在一個外部儲能電容上。該電容中電能設(shè)計用來供給變換 器內(nèi)部其他控制電路正常工作，直至輸出電壓穩(wěn)定后，啟動電路停止工作， 變換器內(nèi)部電路由升壓后的輸出電壓供電。如圖1所示的便攜設(shè)備電源模塊，該電源模塊包括Boost型升壓開 關(guān)變換器l，連接開關(guān)變換器的低壓啟動模塊2。
低壓啟動模塊2由CMOS (complementary metal-oxide-semiconductor 互補金屬氧化物半導(dǎo)體)環(huán)形振蕩器3、升壓驅(qū)動電路4及動態(tài)襯底偏置 電路5構(gòu)成。如圖2所示，CMOS環(huán)形振蕩器3由三級反相器組成，反相 器6、反相器7和反相器8的輸入端、輸出端頭尾相連。升壓驅(qū)動電路4 采用簡單的抬壓電路結(jié)構(gòu)；動態(tài)襯底偏置電路5包含有源負(fù)載和電容，通 過動態(tài)改變環(huán)形振蕩器3及升壓驅(qū)動電路4中MOS管襯底電壓，使得整 體電路可以在低供電電壓下工作。
如圖3所示，反相器6、反相器7和反相器8的結(jié)構(gòu)相同。這三個反 相器頭尾相連組成簡單環(huán)形振蕩器3。由于形成正反饋回路，上電后，該 簡單環(huán)形振蕩器3中每個反相器的輸出端均會產(chǎn)生固定頻率的方波信號。 但是該簡單環(huán)形振蕩器3需要較高的供電電壓(至少在閾值電壓之上)， 否則電路不會起振。因此在低壓啟動模塊2內(nèi)設(shè)置了動態(tài)村底偏置電路5 ， 使該簡單環(huán)形振蕩器3在閾值電壓之下也能正常工作。
以反相器6為例反相器6由PMOS晶體管MP1與NMOS晶體管 MN1構(gòu)成。每一個晶體管都有四端，分別為源極、漏極、柵極和襯底端。 動態(tài)偏置電路5由PMOS晶體管MP2、 NMOS晶體管MN2與電容Cl、 C2構(gòu)成。PMOS晶體管MP2有源極、漏極、柵極和襯底端四端。MP2的 源極和襯底端共同連接至電源9，柵極和漏極連接至電容C2 —端及MP1 的襯底端。電容C2的另一端連接反相器6的輸入端。NMOS晶體管MN2 有源極、漏極、柵極和村底端四端。MN2的源極和襯底端共同接地，柵 極和漏極連接至電容C1 一端及MN1的村底端。電容C1的另一端連接反 相器6的輸入端，PMOS晶體管MP1和NMOS晶體管MN1的漏極連接 反相器6的輸出端。低壓啟動模塊2中，反相器7的輸入端連接反相器6 的輸出端，反相器8的輸入端連接反相器7的輸出端。
當(dāng)某一時刻反相器6的輸入端電壓由高電平跳至低電平時，晶體管 MP1襯底電壓通過電容C2纟皮拉低，電容C2上電壓等于供電電壓減去MP2 上壓降。由于此時晶體管MP1的襯底電壓比源極電壓低，源/襯底結(jié)正偏，這會導(dǎo)致晶體管MP1的閾值電壓減小，因此能夠在較低供電電壓下開啟， 反相器輸出高電平。相反地，當(dāng)某一時刻反相器6的輸入端電壓由低電平 跳至高電平時，晶體管MP1襯底電壓通過電容C2被抬升，同時導(dǎo)致晶體 管MP2柵極電壓高于電源電壓，晶體管MP2截止，因此電容C2上的電 荷不會釋放至電源，避免引起電源電壓不必要的跳變。此時電容C2上電 壓等于供電電壓疊加上輸入信號跳變前C2上壓降。由于此時晶體管MP1 的襯底電壓比源極電壓高，源/襯底結(jié)反偏，這會導(dǎo)致晶體管MP1的閾值 電壓增大，因此晶體管MP1能夠更有效地關(guān)閉，減小漏電流。
同理，當(dāng)某一時刻反相器6的輸入端電壓由低電平跳至高電平時，晶 體管MN1襯底電壓通過電容C1被抬升，電容C1上電壓等于供電電壓減 去MN2上壓降。由于此時晶體管MN1的襯底電壓比源極電壓高，源/襯 底結(jié)正偏，這會導(dǎo)致晶體管MN1的閾值電壓減小，因此能夠在較低供電 電壓下開啟，反相器輸出低電平。相反，當(dāng)某一時刻反相器6的輸入端電 壓由高電平跳至低電平時，晶體管MN1襯底電壓通過電容C1被拉低，同 時導(dǎo)致晶體管MN2柵極電壓低于電源電壓，晶體管MN2截止，因此電容 Cl上的電荷不會釋放至地，避免引起地電位不必要的跳變。此時電容C1 上電壓等于地電壓減去輸入信號跳變前C1上壓降。由于此時晶體管MN1 的襯底電壓比源極電壓低，源/襯底結(jié)反偏，這會導(dǎo)致晶體管MP1的閾值 電壓增大，因此晶體管MP1能夠更有效地關(guān)閉，減小漏電流。
因此，在本發(fā)明中，三個上述帶動態(tài)襯底偏置電路的反相器頭尾相連 組成環(huán)形振蕩器，即使供電電壓低于工藝設(shè)定閾值電壓，仍能正常輸出方 波信號。
環(huán)形振蕩器輸出的信號由于驅(qū)動能力較弱，所以不能直接用來驅(qū)動變 換器中的主開關(guān)管。在本實施例中采用升壓驅(qū)動電路用以提升驅(qū)動能力。 如圖3所示，PMOS晶體管MP7、晶體管MP8， NMOS晶體管MN7及電 容C10構(gòu)成升壓驅(qū)動電路。電路中晶體管MP7、晶體管MP8及晶體管 MN7均為四端器件。為降低供電電壓要求，升壓驅(qū)動電路連接環(huán)形振蕩 器中動態(tài)襯底偏置電路，其中晶體管MP7襯底端連接晶體管MP2的漏極， 晶體管MP8襯底端連接晶體管MP4的漏極，晶體管MN7襯底端連接晶體管MN4的漏極。
當(dāng)反相器6的輸入端由高電平跳變?yōu)榈碗娖綍r，反相器6的輸出端由 低電平跳變?yōu)楦唠娖?，同時由于晶體管MP2的漏極電壓跳變至低于電源 電壓，因此PMOS晶體管MP7的源/襯底結(jié)正偏，導(dǎo)致其闊值電壓減小， 且由于其柵極電壓為低電平，故晶體管MP7處于導(dǎo)通狀態(tài)。由于晶體管 MP4的漏極電壓跳變至高于電源電壓，因此PMOS晶體管MP8的源/襯底 結(jié)反偏，且由于其柵極電壓為高電平，故MP8處于截止?fàn)顟B(tài)。由于晶體 管MN4的漏極電壓高于地，因此NMOS晶體管MN7的源/襯底結(jié)正偏， 且由于其柵^l電壓為高電平，故晶體管MN7處于導(dǎo)通狀態(tài)。電容C10與 晶體管MN7的漏極相連接的一端電壓為電源電壓，另一端電壓為地。升 壓驅(qū)動電路輸出低電平(地)。
當(dāng)反相器6的輸入端由低電平跳變?yōu)楦唠娖綍r，反相器6的輸出端由 高電平跳變?yōu)榈碗娖?，同時晶體管MP2的漏極電壓跳變至高于電源，晶 體管MP4的漏極電壓跳變至低于電源，晶體管MN4的漏極電壓跳變至低 于地。晶體管MP7由于其柵極電壓為高電平，處于截止?fàn)顟B(tài)。晶體管MP8 由于其姍極電壓為低電平，處于導(dǎo)通狀態(tài)。晶體管MN7由于其柵極電壓 為低電平，處于截止?fàn)顟B(tài)。電容C10與晶體管MP7的柵極相連接的一端 電壓為電源。由于電容原有電壓大小等于電源到地電壓減去晶體管MP7 上壓降，且電容電壓不會突變，故跳變后電容C10與晶體管MP7的漏極 相連接的一端電壓為兩倍的電源到地電壓再減去晶體管MP7上壓降。升 壓驅(qū)動電路輸出高電平，大小為兩倍的電源到地電壓再減去晶體管MP7 和MP8上壓降。由于動態(tài)偏置電路在晶體管MP7和MP8需要導(dǎo)通時減 小了閾值電壓，因此減小了在這兩個晶體管上的導(dǎo)通壓降損耗，升壓驅(qū)動 電路輸出的高電平值近似為兩倍電源電壓，提高了驅(qū)動能力。
如需要驅(qū)動升壓型(boost)開關(guān)變換器輸出高壓，驅(qū)動信號必須是大 占空比方波，即在一個周期內(nèi)，高電平(主開關(guān)管開通)所占時間要明顯 多于低電平(主開關(guān)管關(guān)閉)所占時間。而由之前分析可知，驅(qū)動電路輸 出同反相器6輸入端信號同相。因此反相器6輸入端必須產(chǎn)生大占空比信 號。在本實施例中，通過調(diào)節(jié)三個反相器中晶體管MP1、 MN1、 MP3、MN3、 MP5及MN5的尺寸比例與延時電容C3、 C6及C9的大小達到調(diào) 整占空比的效果。
以反相器6為例，當(dāng)晶體管MP1導(dǎo)通，MN1截止時，晶體管MP1 可以看作一個電阻，電源通過這個電阻向電容C3充電；同理當(dāng)晶體管 MP1截止，MN1導(dǎo)通時，晶體管MN1可以看作一個電阻，電容C3通過 這個電阻向地放電。當(dāng)反相器輸入端電壓由低電平跳變?yōu)楦唠娖剑?jīng)過電 容C3上電壓下降，觸發(fā)反相器7，電容C6上電壓上升，觸發(fā)反相器8， 電容C9上電壓下降，即反相器6輸入端電壓下降，完成一個循環(huán)。隨之， 觸發(fā)反相器6，電容C3上電壓上升，觸發(fā)反相器7，電容C6上電壓下降， 觸發(fā)反相器7，電容C9上電壓上升，即反相器6輸入端電壓上升，完成 另一個循環(huán)。
由此可見，反相器輸入端電壓高電平維持的時間同晶體管MN1、晶 體管MP3及晶體管MN5的等效導(dǎo)通電阻有關(guān)；反相器6輸入端電壓低電 平維持的時間同晶體管MP1、晶體管MN3及晶體管MP5的等效導(dǎo)通電阻 有關(guān)。在集成電鴻4殳計中，可以通過調(diào)整兩組晶體管的相對尺寸使其導(dǎo)通 電阻成比例。因此調(diào)節(jié)晶體管尺寸比例可以較精確地決定反相器6輸入端 輸出信號的占空比。
權(quán)利要求
1、一種便攜式設(shè)備的電源模塊，包括升壓型開關(guān)變換器及其帶有低壓啟動模塊的控制器，其特征在于所述的低壓啟動模塊包括由多個CMOS反相器的輸入端和輸出端相串聯(lián)組成的環(huán)形振蕩器；用于接收環(huán)形振蕩器信號并驅(qū)動升壓型開關(guān)變換器的升壓驅(qū)動電路；用于降低環(huán)形振蕩器和升壓驅(qū)動電路中的MOS晶體管閾值電壓的動態(tài)襯底偏置電路，所述的CMOS反相器以及升壓驅(qū)動電路均接入該動態(tài)襯底偏置電路。
2、 根據(jù)權(quán)利要求1所述的電源模塊，其特征在于所述的動態(tài)襯底偏 置電路由若干個結(jié)構(gòu)相同的偏置電路單元構(gòu)成，每個CMOS反相器匹配 至少一個偏置電路單元。
3、 根據(jù)權(quán)利要求2所述的電源模塊，其特征在于所述的偏置電路單 元由第一PMOS晶體管和第一NMOS晶體管組成；第一PMOS晶體管的 柵極和漏極共同通過第一電容連接CMOS反相器的輸入端，源才及和村底 端連接電源；第一NMOS晶體管的柵極和漏極共同通過第二電容連接 CMOS反相器的輸入端，源極和襯底端接地。
4、 根據(jù)權(quán)利要求3所述的電源模塊，其特征在于所述CMOS反相 器由第二PMOS晶體管和第二NMOS晶體管組成；第二PMOS晶體管和 第二NMOS晶體管的柵極共同連接構(gòu)成CMOS反相器的輸入端，漏極共 同連接構(gòu)成CMOS反相器的輸出端；第二 PMOS晶體管的源極連接電源， 襯底端連接第一 PMOS晶體管的漏極；第二 NMOS晶體管的源極接地， 襯底端連接第一NMOS晶體管的漏極。
5、 根據(jù)權(quán)利要求3所述的電源模塊，其特征在于所述的升壓驅(qū)動 電路由第三PMOS晶體管、第四PMOS晶體管、第三NMOS晶體管和第 三電容組成；第三PMOS晶體管的源極連接電源，柵極連接環(huán)形振蕩器中第一 CMOS反相器的輸入端，漏極連接第四PMOS晶體管的源極且該漏極通過第三電容連接第一 CMOS反相器的輸入端，襯底端連接第一 CMOS反 相器對應(yīng)的偏置電路單元的第一PMOS晶體管的漏極；第四PMOS晶體管的漏極連接第三NMOS晶體管的漏極并構(gòu)成輸出 端，柵極連接第一CMOS反相器的輸出端，襯底端連接與環(huán)形振蕩器中 第二 CMOS反相器所對應(yīng)的偏置電路單元的第一 PMOS晶體管的漏極；第三NMOS晶體管的源極接地，柵極連接第四PMOS晶體管的柵極， 襯底端連接所述第二 CMOS反相器對應(yīng)的偏置電路單元的第一 NMOS晶 體管的漏極；所述的第一 CMOS反相器為環(huán)形振蕩器中任意一個CMOS反相器， 所述的第二 CMOS反相器為與第一 CMOS反相器輸出端連接的CMOS反 相器。
6、根據(jù)權(quán)利要求3或4所述的電源模塊，其特征在于所述CMOS 反相器的輸出端通過延時電容接地。
全文摘要
本發(fā)明公開了一種便攜式設(shè)備的電源模塊，包括升壓型開關(guān)變換器及其控制器。所述的控制器設(shè)置有低壓啟動模塊。低壓啟動模塊包括環(huán)形振蕩器、升壓驅(qū)動電路和用于降低環(huán)形振蕩器和升壓驅(qū)動電路中的MOS晶體管閾值電壓的動態(tài)襯底偏置電路。所述的環(huán)形振蕩器由多個CMOS反相器的輸入端和輸出端相串聯(lián)組成，每個反相器分別連接動態(tài)襯底偏置電路。本發(fā)明使標(biāo)準(zhǔn)CMOS工藝下制作的電源模塊在0.7-1.4V的低壓下也能正常啟動，大大降低了便攜式設(shè)備電源模塊的制造成本。
文檔編號H02M3/04GK101505094SQ200910096510
公開日2009年8月12日 申請日期2009年3月5日 優(yōu)先權(quán)日2009年3月5日
發(fā)明者吳曉波, 孫越明, 趙夢戀 申請人:浙江大學(xué)