專利名稱：半導體電路和開關電源裝置的制作方法
技術領域：
本發(fā)明涉及電源裝置，并且涉及一種應用于開關電源裝置以將 較高電壓變換成較低電壓時有效的技術。
背景技術：
在曰本未經(jīng)審查專利乂^開No. 2005-168106 (專利文獻1 )中， 公開了一種用于降低多相DC/DC變換器的輸出紋波電流/電壓用途 的技術。該多相電源裝置包括多相PWM控制DC/DC變換器電源 單元，其并行耦合有N個DC/DC變換器；檢測裝置，用于檢測來自 多相PWM控制DC/DC變換器電源單元的輸出功率的電壓值；功率 供應裝置，用于向該多相PWM控制DC/DC變換器電源單元供應功 率；以及控制裝置，用于將來自該功率供應裝置的輸出功率的電壓 值控制為所述檢測裝置所檢測的電壓值的N倍。

發(fā)明內(nèi)容
近來，為了提高安裝在PC (個人計算機)和服務器中的系統(tǒng)控 制單元(存儲器、CPU和GPU)等的處理能力，操作頻率一直在逐 年增加，并且其電源電壓也一直在降低。由于操作頻率較高，所以 電流消耗一直在增加，并且因低電壓而導致的泄漏電流也一直在增 加。因此，期望電源裝置在電源電壓方面具有高精度，具有高速響 應以防止負載突然改變時的電源電壓降，并具有穩(wěn)定的操作。
上述專利文獻1的電源裝置旨在降低紋波電流/電壓，結(jié)果導致
針對負載突然改變時的輸出電壓的下降(上升)，上述電源裝置進 行操作，以使得輸入電壓改變值變成輸出電壓改變值的N倍，以便
使得提供給多相PWM控制DC/DC變換器電源單元的輸入電壓跟隨 上述輸出電壓改變，并且上述電源裝置進行控制以使得將作為輸出 電壓N倍的輸入電壓提供給多相PWM控制DC/DC變換器電源單元。 然而，該多相PWM控制DC/DC變換器電源單元檢測負載突然改變 時電源電壓的下降(上升)，并試圖通過改變PWM脈沖占空比來得 到原始輸出電壓。因此，上述電壓供應裝置降低(或者增加)了輸 入電壓，結(jié)果防止了多相PWM控制DC/DC變換器電源單元中的輸 出電壓返回到原始電壓。諸如CPU等的上述負載使用如上所述較低 的電源電壓，并且具有尤其抵抗電壓降的小裕量。盡管這種電壓降 可能會引起CPU等的操作中的錯誤，并且要求快速恢復電源電壓， 但是專利文獻l中的上述電源裝置不能滿足該需求。
專利文獻1通過對晶體管1的導通電阻的控制，由電源形成了 N 倍的電壓值。例如，當電源電壓是12V并且在兩相互補PWM控制 DC/DC變換器電源單元中由12V形成1V時，上述功率供應裝置需 要形成2V的電壓。在這種情況下，組成功率供應裝置的晶體管l在 其集電極和發(fā)射極之間具有IOV那么大的電壓差。當使用20V用于 該電源時，該電壓差進一步增加。在電源的輸出電流變?yōu)镮OOA那么 大的可能情況下，晶體管1中的功率損耗可能變得巨大，這也是個 問題。
本發(fā)明的目的是提供一種在低功耗的情況下實現(xiàn)高速響應、穩(wěn) 定操作以及低輸出紋波的電源裝置。通過對本說明書和附圖的描述， 本發(fā)明的上述目的、其他目的及新穎的特征都將顯而易見。
本申請所公開的電源裝置的實施方式如下。第一級開關調(diào)節(jié)器 通過接收輸入電壓形成第一電壓。第二級開關調(diào)節(jié)器通過接收該第 一電壓形成第二電壓。第二級開關調(diào)節(jié)器通過N相(N為2或更多)
開關調(diào)節(jié)器來配置，并且將第一電壓設置為第二電壓的目標值的N 倍。該輸入電壓被設置為高于第一電壓。
由于第一級開關調(diào)節(jié)器和第二級開關調(diào)節(jié)器受PWM控制以便 具有為各個開關調(diào)節(jié)器設置的輸出電壓，因此可以在低功耗的情況 下實現(xiàn)高響應時間、穩(wěn)定操作以及低輸出紋波。


圖1是根據(jù)本發(fā)明的電源裝置的一個實施方式的方框圖。
圖2是用于說明根據(jù)本發(fā)明的第二級DC-DC變換器COV2的操 作的示意電路圖。
圖3是分別流經(jīng)圖1所示電感器L10和L20的電流IL10和IL20 以及輸出電流lout的波形圖。
圖4是示出了根據(jù)本發(fā)明的第二級DC-DC變換器COV2中分別 流經(jīng)電感器L10和L20的電流IL10和IL20以及輸出電流lout的實 例的波形圖。
圖5是用于說明本發(fā)明的特性圖。
圖6是示出了當根據(jù)本發(fā)明通過三相DC-DC變換器來配置第二 級DC-DC變換器COV2時流經(jīng)各個電感器的電流的波形圖。 圖7是圖1所示PWM控制電路的實施方式的方框圖。 圖8是圖1所示PWM控制電路的另一實施方式的方框圖。 圖9是可以用于根據(jù)本發(fā)明的電源裝置的半導體器件的一個實 施方式的配置圖。
圖IO是圖9所示半導體器件的一個實施方式的整體電路圖。 圖11是可以用于本發(fā)明的半導體器件的另一實施方式的整體電 路圖。
具體實施例方式
圖1示出了根據(jù)本發(fā)明的電源裝置的一個實施方式的方框圖。 在該實施方式中，組合了第一級DC-DC變換器COV1和第二級
DC-DC變換器COV2。第一級DC-DC變換器COV1包括驅(qū)動電路 DV1、輸出MOSFETQl和Q2以及電感器Ll和電容器Cl。第一級 DC-DC變換器COV1接收輸入電壓Vin并形成輸入電壓Va,該輸入 電壓Va設置用于減少第二級DC-DC變換器COV2中的紋波。第二 級DC-DC變換器COV2通過接收輸入電壓Va的多相DC-DC變換器 來配置。在該實施方式中，第二級DC-DC變換器COV2通過具有第 一相電路PHS1和第二相電路PHS2的兩相電路來配置。第一相電路 PHS1包括驅(qū)動電路DVIO、輸出MOSFET Qll和Q12以及電感器 L10。第二相電路PHS2包括驅(qū)動電路DV20、輸出MOSFETQ21和 Q22以及電感器L20。然后，在第二級DC-DC變換器COV2中，將 電容器Co共同地提供給電感器L10和L20,以形成輸出電壓Vout。 為第一級DC-DC變換器COV1和第二級DC-DC變換器COV2 配備有PWM控制電路PWMC。該PWM控制電路PWMC從第 一級 DC-DC變換器COV1接收輸出電壓Va作為反饋信號FBI,并形成 PWM脈沖PWMl,以侵 使得電壓Va變成目標電壓，并將PWM脈 沖PWM1提供給第一級DC-DC變換器COVl。該PWM控制電路 PWMC還從第二級DC-DC變換器COV2接收輸出電壓Vout作為反 饋信號FBo,并形成PWM脈沖PWM10和PWM20，以<更4吏得輸出 電壓Vout變?yōu)槟繕穗妷海⑶覍WM脈沖PWM10和PWM20分 別提供到第二級DC-DC變換器COV2中的第一相電路PHS1和第二 相電路PHS2。
雖然對輸入電壓Vin和輸出電壓Vout的值沒有任何特別限制， 但該實施方式例如將輸入電壓Vin設置為20V并將輸出電壓Vout 設置為IV。當?shù)诙塂C-DC變換器COV2通過如上所述的兩相電 路來配置時，將輸入電壓Va設置為2xVout=2V。即，PWM控制電 路PWMC形成PWM脈沖PWM 1,使得在第 一 級DC-DC變換器COV1 中由20v的輸入電壓Vin形成2V的輸出電壓Va。
該實施方式假設由輸出電壓Vout驅(qū)動的負載電3各LD是安裝 在PC(個人計算機)或者服務器中的系統(tǒng)控制單元(CPU)。該CPU
配備有用于指定操作電壓的VID碼輸出功能。對應地，該實施方式 的電源裝置可以在PWM控制電路PWMC中配備有VID碼輸入電路 和解碼電路。通過該解碼電路，在第二級DC-DC變換器COV2中將 輸出電壓Vout自動設置為IV,并且在第一級DC-DC變換器COV1 中將輸出電壓Va自動設置為2V。
圖2示出了用于說明根據(jù)本發(fā)明的第二級DC-DC變換器COV2 的操作的示意電路圖。在第一相電路PHS1中，經(jīng)過電感器L10將 電流IL10提供至電容器Co，在第二相電3各PHS2中，經(jīng)過電感器 L20將電流IL20提供至電容器Co。以這種方式，該電容器Co通過 兩個電流IL10和IL20來充電，電容Co通過在負載電路LD中流動 的負載電流lout來放電。根據(jù)這種對電容Co的充電/放電來確定輸 出電壓Vout。
圖3示出了分別流經(jīng)電感器L10和L20的電流IL10和IL20以 及輸出電流lout的波形圖。當與PWM月永沖的高電平對應，輸出 MOSFETQll變?yōu)閷顟B(tài)而輸出MOSFET 12變?yōu)榻刂範顟B(tài)時，流 經(jīng)電感器L10的電流IL10改變，增加了來自輸入電壓Va的電流。 當PWM脈沖改變?yōu)閊f氐電平時，輸出MOSFET Qll變?yōu)榻刂範顟B(tài)而 輸出MOSFET 12變?yōu)閷顟B(tài)，然后電流IL10改變?yōu)榻档?，而?電感器L10中存儲的能量(反電動勢)的排放起作用以維持該電流 ILIO。此外，在電感器L20，電流IL20與流經(jīng)該電感器L10的電流 IL10表現(xiàn)類似，盡管其相位彼此相差180度。在輸出電流Iout的恒 流狀態(tài)下，如圖中所示電流IL10或者IL20中增加的電流量和減少 的電流量對于1/Fs周期(Fs是PWM頻率)是相同的，電流IL10或 者IL20增加的幅度和降低的幅度導致輸出電壓中的紋波。
圖4示出了根據(jù)本發(fā)明的第二級DC-DC變換器COV2中分別流 經(jīng)電感器Ll0和L20的電流IL10和IL20以及輸出電流lout的波形 圖。當如上所述輸入電壓Va被設置成輸出電壓Vout的兩倍，諸如 2V，以用于在上述第二級DC-DC變換器COV2中形成1V的輸出電 壓Vout時，對于輸出電流lout的恒流情況，如圖所示，電流ILIO
和IL20的增加的電流量以及降低的電流量對于1/Fs周期(Fs是PWM 頻率)是相同的。即，在1/Fs周期中，電流IL10和IL20的增加時 間和降低時間同等地變?yōu)樵撝芷诘囊话搿Ａ硗?，由于電流IL10和IL20 具有的相位如圖所示彼此相差180度，因此組合電流IL10+IL20總 是為lout (恒定)，并且可以使電流紋波為零。
圖5示出了用于說明本發(fā)明的特性圖。該圖示出了 DC-DC變換 器的輸出電流中的紋波電流與占空比之間的關系。占空比表示圖4 中電流降低時間與電流增加時間之比，其對應于輸出電壓與輸入電 壓之比，并且當輸出電流lout恒定時，該占空比變得與PWM脈沖 占空比相同。在附圖中，當輸出電壓為1V、 Fs=500KHz以及LI 0( L20 ) 二lpH時，通過對占空比的計算機模擬計算電流紋波。此處，假設輸 出MOSFETQ11 (Q21 )等的導通電阻以及電感器L10 ( L20 )等并 不具有寄生電阻。
從圖5的特性圖可以明顯看出，當占空比在0.1左右時，尤其是 在輸入電壓為20V時，輸出電壓為IV，當占空比為0.05時，在單 相DC-DC變換器配置和兩相DC-DC變換器配置之間存在很少差異。 當占空比為0.5和1.0時，紋波電流降4氐。對于0.5的占空比，可以 從ILIO和IL20的組合電流變?yōu)閘out (恒定)中得到理解，這在圖4 中是顯而易見的。此處，1.0的占空比表示如圖1所示的DC-DC變
Va經(jīng)由電感器LlO (L20)直接輸出為輸出電壓Vout的狀態(tài)，其并 不表示DC-DC變換器的操作。
圖6示出了當通過三相DC-DC變換器來配置根據(jù)本發(fā)明的第二 級DC-DC變換器COV2時流經(jīng)電感器的電流的波形圖。該三相變換 器配備有對應于圖1所示電路的第三相電路，包括驅(qū)動電路DV10 (DV20)、輸出MOSFET Qll和Q12 (Q21和Q22)以及電感器 L10(L20)。第三相電路中的電感器由L30指示，并且該圖示出了 流經(jīng)電感器L30的電流IL30。
當?shù)诙塂C-DC變換器COV2通過如上所述的三相電路來配置
以形成IV的輸出電壓Vout時，將輸入電壓Va設置為輸出電壓Vout 的三倍，諸如3V。對于輸出電流lout的恒流情況，電流ILIO、 IL20 或IL30中降低的電流量與增加的電流量的比值對于1/Fs周期(Fs 是PWM頻率)變?yōu)?: 2。即，在1/Fs周期中，電流ILIO、 IL20或 者IL30的增加時間變?yōu)樵撝芷诘娜种?，并且其降低時間變?yōu)樵?周期的三分之二。另外，由于電流ILIO、 IL20和IL30的相位如圖所 示彼此相差120度，所以組合電流IL10+IL20+IL30總是為lout (恒 定)，并且可以z使電流紋波為零。
圖7示出了圖1所示PWM控制電路的實施方式的方框圖。來自 第一級DC-DC變換器C0V1的輸出電壓Va由電阻器Rl和R2分壓， (VaxR2/( Rl+R2 ))。第 一誤差放大器EA1將分壓電壓(VaxR2 / (Rl+R2))與參考電壓Vrefl比較，并將誤差電壓輸入到單相PWM 調(diào)制器中。該單相PWM調(diào)制器通過使用三角波或時鐘來生成PWM 脈沖PWMl,使得分壓電壓(VaxR2/(Rl+R2))和參考電壓Vrefl 變得相同，并將PWM脈沖PWM1提供給第一 DC-DC變換器C0V1 的驅(qū)動電^各DV1。
來自第二級DC-DC變換器COV2的輸出電壓Vout由電阻器R10 和R20分壓(VoutxR20/(R10+R20))。第二誤差放大器EA2將分 壓電壓(VoutxR20/ (R10+R20))與參考電壓Vref2比較，并將誤 差電壓輸入到兩相PWM調(diào)制器中。該兩相PWM調(diào)制器通過使用三 角波或時鐘來生成PWM脈沖PWM10和PWM20，使得分壓電壓 (Voutx R20/ ( R10+R20 ))和參考電壓Vref2變得相同，并將PWM 脈沖PWM10和PWM20分別提供給第二級DC-DC變換器COV2的 驅(qū)動電路DV10和DV20。該兩相PWM調(diào)制器通過使用具有180度
差為180度。
在該實施方式中，PWM控制電^各包括VID解碼器，該VID解 碼器從其負載的CPU接收VID碼。VID解碼器對VID碼進行解譯， 并根據(jù)輸出電壓Vout的設置和第二級DC-DC變換器COV2的相位
數(shù)量來設置第一級DC-DC變換器C0V1的輸出電壓Va。為了設置 這種輸出電壓Vout和輸出電壓Va，分別控制參考電壓Vref2和參考 電壓Vrefl。
例如，當電阻器R10和R20的分壓比是1/2且輸出電壓Vout被 設置成1V時，參考電壓Vref2被控制為0.5V。那么，當電阻器R1 和R2的分壓比是1/4且輸出電壓Va被設置成2V (其是輸出電壓 Vout的兩倍)時，參考電壓Vrefl也被控制為0.5V。
圖8示出了圖7的PWM控制電路的另一實施方式的方框圖。在 該實施方式中，來自VID解碼器的輸出信號控制分壓電阻器R2和 R20的電阻，而不是參考電壓Vrefl和Vref2。即，通過使參考電壓 Vrefl和Vref2成為固定電壓并且控制分壓電壓(VaxR2/(Rl+R2)) 以及分壓電壓(VoutxR20/ (R10+R20)),可以以與圖7所示相同 的方式根據(jù)來自CPU等的VID碼來自動設置輸出電壓Vout(Va)。
圖9示出了可以應用于根據(jù)本發(fā)明的電源裝置的半導體器件的 實施方式的配置。該圖示例性地示出了根據(jù)實際半導體器件的引腳 分配和內(nèi)部配置。該實施方式是在一個封裝中安裝三個半導體芯片 的SIP (系統(tǒng)級封裝)或者多芯片模塊(MCM)集成電路。該三個 芯片包括將在下面描述的高端(高電勢側(cè))MOSFETQl、低端(低 電勢側(cè))MOSFET Q2以及控制IC。該控制IC包括用于驅(qū)動高端 MOSFET ( Ql )牙口4氐端MOSFET ( Q2 )的馬區(qū)動器DV1牙口 DV2以及 邏輯電路LGC。
安裝襯底的芯片安裝表面被近似劃分成兩半，在其一側(cè)上，并 排布置了高端MOSFET (Ql )和控制IC的兩個半導體芯片，而在其 另一側(cè)上，布置了低端MOSFET (Q2)的半導體芯片。盡管沒有對 于引腳數(shù)量的特別限制，但該實施方式中的半導體器件在芯片的外 圍總共配備有56個外部端子，并且為每個外部端子提供有信號或者 電壓，如圖中所示。對應于外部端子，以半色調(diào)示出了在安裝襯底 上的電路圖案。盡管在圖中沒有示出，但是半導體器件的背側(cè)配備 有用于諸如輸入端子VIN、輸出端子SW和PGND的薄片焊盤(tab pad )。
感測MOSFET (Q0)與高端MOSFET ( Ql )集成，具有流經(jīng) 高端MOSFET ( Ql )的電流的1/N的電流?？刂艻C包括形成PWM 信號的各種電路，以便通過使用從感測MOSFET ( QO )檢測到的電 流得到的反饋信號和輸出DC電壓的反饋信號，來切換高端MOSFET (Ql)和低端MOSFET (Q2)。因此，控制IC在芯片外圍具有大 量信號焊盤。對于將要連接到控制IC中設置的焊盤的半導體器件外 部端子，在控制IC的鄰近設置的外部端子的數(shù)量不夠，在高端 MOSFET (Ql)和低端MOSFET ( Q2 )周圍的安裝襯底的外圍上設 置的端子BOOT、 VCIN、 SYNC和ON/OFF也耦合到控制IC中設置 的焊盤。
該實施方式提供了包括在如上所述的一個半導體芯片中的感測 MOSFET ( QO )，該感測MOSFET ( QO )具有與高端MOSFET ( Ql ) 相同的結(jié)構(gòu)并且具有其電流的1/N的電流，使用了高耐壓性和高效 率的垂直結(jié)構(gòu)的MOSFET,從而使得可以將制作工藝中導致的兩個 MOSFET(Ql和QO)的導通電阻比和閾值電壓Vth比的差異抑制到 最小值。而且，在高端MOSFET ( Ql )和感測MOSFET ( QO)中因 溫度上升而引起的導通電阻的改變是相同的，從而使得感測電流具 有較小的溫度依賴性。因此，就可以通過使用這些MOSFET (QO和 Ql)來準確地控制峰值電流。
在圖9中，粗實線和細實線示出了用于控制IC和MOSFET(QO 和Q1)以及(Q2)的相互連接及其到外部端子的連接的鍵合導線。 外部端子SW是電路圖中連接到MOSFET (Ql)和(Q2 )的相互連 接節(jié)點以及用于與將在下面描述的電感器的連接的輸出端子。對于 用于與電感器連接的外部端子SW,利用了從安裝低端MOSFET (Q2)的安裝襯底的電路圖案延伸的多個外部端子SW。除了這樣 的多個外部端子SW外，還配備了與高端MOSFET (Ql )的源極耦 合的外部端子SW,用于與將在下面描述的自舉(bootstrap)電容 CB的連接。 低端MOSFET (Q2)的漏極和高端MOSFET ( Ql )的源極通過 以粗實線示出的鍵合導線來連接，高端MOSFET(Ql)的源極與用 于連接到自舉電容CB的外部端子SW通過兩條細實線示出的鍵合導 線來連接。通過提供專用于連接到自舉電容的這種外部端子SW,可 以如圖所示布置鄰近地連接到自舉電容CB的外部端子SW和 BOOT,并可以實現(xiàn)有效的自舉操作。例如，當自舉電容CB連接在 外部端子BOOT和與電感器連接的外部端子SW之間時，自舉電容 C B通過較長的布線路徑連接，并且受到其布線電阻等的負面影響。
圖10示出了圖9所示半導體器件的實施方式的整體電路圖。雖 然并未嚴格限定，但粗虛線所包圍的附圖部分示出了具有如圖9所 示多芯片配置的半導體器件。即，以點劃線示出的兩個功率MOSFET GH (Q0和Q1)以及GL (Q2)和其他電路的控制IC分別形成在半 導體芯片上，并且安裝在一個封裝內(nèi)。半導體芯片GH由高端 MOSFET Ql和感測MOSFET QO組成。MOSFET Ql和MOSFET QO 的面積比(電流比)-波設置為17000: 1。半導體芯片GL由低端 MOSFET Q2組成。該半導體芯片GL在低端MOSFET Q2的源極和 漏極之間配備有肖特基二極管SBD1 。然后，低端MOSFET Q2的源 極連接至獨立的外部端子PGND，用于降低開關噪聲的影響。
當該半導體器件用于如圖1所示的第一級DC-DC變換器COV1 時，諸如近似20V的輸入電壓Vin由電源端子VIN提供。將電源端 子VIN處的電壓提供至MOSFET Q0和Ql的漏極。盡管并非總是需 要，但是可以提供電源端子VCIN。該端子VCIN與VIN在外部連接， 并且向該端子VCIN^是供輸入電壓Vin。將該輸入電壓Vin提供至電 壓檢測電路UVLOC、電源電路REG1和REG2以及參考電流生成電 路RCG (在附圖中并未示出)。電壓檢測電路UVLOC檢測輸入電 壓等于或者高于預定電壓，并形成檢測信號UVLO。當檢測信號 UVLO指示輸入電壓等于或者高于預定電壓時，電源電^各REG1和 REG2以及邏輯電路LGC的操作變?yōu)榧せ睢?br> 電源電路REG1和REG2接收諸如20V的輸入電壓Vin并形成
大約5V的內(nèi)部電壓(分別為REG5和DRV5)。外部端子REG5和 DRV5分別與電容器C4和C5連接，用于穩(wěn)定內(nèi)部電壓(REG5和 DRV5)。內(nèi)部電壓(REG5)是將在下面描述的誤差放大器EA、振 蕩器電路OSC、脈沖發(fā)生電路PG、電壓比較器電路VC1至VC3等 的操作電壓。內(nèi)部電壓(DRV5)是邏輯電路LGC以及驅(qū)動器DV2 的操作電壓，其中邏輯電路LGC用于為高端MOSFET Q0和Ql以 及低端MOSFET Q2形成開關控制信號，驅(qū)動器DV2用于形成提供 至低端MOSFET Q2的柵極的驅(qū)動信號。
盡管內(nèi)部電壓REG5和DRV5都是5V的相同電壓，但在該配置 中提供了兩個電源電路REG1和REG2。其原因如下。當如上所述設 置了這種大額定輸出電流時，高端MOSFET (Ql)和低端MOSFET (Q2)的尺寸不可避免地變大，如圖9所示。特別是，由于為了效 率需要低導通電阻，因此低端MOSFET (Q2)的尺寸變?yōu)楦叨?MOSFET (Ql )尺寸的1.5倍那么大。結(jié)果，其柵極電容變大。
在控制IC或者形成其輸入信號的邏輯IC中提供的驅(qū)動器DV2 需要流過大電流，以用于以高速驅(qū)動上述大負載電容或者自舉電容 CB?？梢栽谂渲糜蠧MOS電路的控制IC中實現(xiàn)的電源電路REG在 其電流供應能力方面受到限制，并且在MOSFET ( Q2 )的開關控制 和自舉電容CB的預充電時，輸出電壓顯著改變?？刂艻C包括模擬 電路，諸如誤差放大器EA、電壓比較器電路VC1至VC3以及振蕩 器電路OSC。這些模擬電路對于電源電壓的改變很敏感。因此，當 形成在控制IC上的驅(qū)動器DV2、邏輯電路LGC、模擬電路EA和 VC1至VC3由于需要相同的電壓而利用同一電源電路進行操作時， 就難以實現(xiàn)如下所述的具有高精度、穩(wěn)定電壓變換操作的PWM控 制。因此，將控制IC中設置的電路劃分成對于電源電壓改變敏感的 電路和需要大電流供應的電路，并且分別為這些電路提供電源電路 REG1和REG2。
將內(nèi)部電壓(DRV5 )提供到組成升壓電路的肖特基二極管SBD2 并經(jīng)由端子BOOT提供到自舉電容CB的一端。自舉電容CB的另一
端連接到外部端子SW。外部端子SW連接到MOSFET Ql的源極和 MOSFET Q2的漏極，還連接到電感器Ll的輸入側(cè)。在圖9的半導 體器件中，如上所述提供了專用的外部端子SW,并且外部端子 BOOT布置成與該外部端子SW鄰近。電容器Cl提供在電感器Ll 的另一端和電3各的地電勢之間，在此處形成諸如2V的輸出電壓Va, 以便成為第二級DC-DC變換器COV2的輸入電壓。
MOSFET Q0的源極以及MOSFET Ql的源才及連接至差分放大器 AMP的輸入端子(+ )和(-)。該差分放大器AMP進行操作以便 通過為MOSFET Q0和Ql提供相同的源極電勢而獲得高精度的感 測電流。其中流動著MOSFET Q1形成的感測電流的MOSFET Q3通 過LD-MOSFET來配置。MOSFET Q3的漏極經(jīng)由消隱電路BK連接 至外部端子CS，此處連接電阻器Rs用于變換成電壓信號。
在外部端子CS處生成的電壓信號用于反饋信號CS。在電壓比 較器電路VC2中，將電阻器Rs上形成的電壓與對應于限幅器電流 的參考電壓VR進行比較，電壓比較器電路VC2的輸出經(jīng)由OR門 Gl來設置觸發(fā)器電路FF，以便使得PWM信號呈低電平，該低電平 將高端MOSFET QO和Ql切換至截止狀態(tài)。由于在MOSFETQ0中 形成的感測電流在切換時產(chǎn)生噪聲，提供消隱電路BK對感測電流 檢測消隱幾十納秒，以防止誤操作。
輸出電壓Vout被電阻器Rl和R2分壓，并且輸入到外部端子 FB。將輸入到外部端子FB的分壓電壓作為反饋信號VF輸入到誤差 放大器EA中。誤差放大器EA得出該分壓電壓與參考電壓Vref的 差值。在通過提供在外部端子EO處的電阻器R4和電容器C2所組 成的補償電路消除了其噪聲分量后，誤差放大器E A的輸出信號被傳 送到電壓比較器電路VC1。提供在外部端子TRK處的電阻器R3和 電容器C1形成了軟啟動信號并將該信號傳送給誤差放大器EA。即， 對輸出電壓Vout進行控制，以便在接通電源后立即根據(jù)軟啟動信號 使輸出電壓Vout逐漸上升。振蕩器電路OSC利用連接至外部端子 CT的電容C3和恒定電流執(zhí)行頻率設置，并且設置PWM信號的頻
率。將在該振蕩器電路OSC中形成的脈沖提供至脈沖生成電路PG， 以形成觸發(fā)器電路FF的復位信號RES以及最大占空比信號MXD作 為強制設置信號。
在峰值電流控制方法中，由振蕩器電路OSC形成的復位信號 RES對觸發(fā)器電路FF進行復位，并為從其反相輸出/Q得到的PWM 信號提供了上升。因此，高端MOSFETQl導通，MOSFETQ0檢測 到其感測電流IL/17000,以將其變成電壓信號。然后，在電壓比較 器電路VC1中，將電壓信號與差分輸出EO進行比較，該差分輸出 EO由誤差放大器EA根據(jù)分壓的輸出電壓Vout和參考電壓Vref而 形成。當對應于感測電流IL/170000的電壓達到電壓EO時，使得設 置觸發(fā)器電路FF以便改變PWM信號，使其呈低電平。因此，高端 MOSFET Q0和Ql截止，而低端MOSFET Q2切換至導通狀態(tài)。
邏輯電路LGC配備有設置死區(qū)時間的電路，以使得高端 MOSFETQl和低端MOSFETQ2不同時變?yōu)閷顟B(tài)；以及電平轉(zhuǎn) 換電路，用于將待傳送到高端MOSFET Q0和Q1的控制電壓變換成 與升壓電壓對應的信號電平。
當開關電源并聯(lián)連接時，通過將誤差放大器EA的輸出彼此連 接，將該實施方式中的半導體器件設計為應用于高精度的電流共享。 對于電流共享，誤差放大器EA的輸出經(jīng)由二極管(晶體管Tl的基 極和發(fā)射極)連接至外部端子ISH。例如，組成兩個開關電源的半導 體器件的外部端子ISH可以彼此連接。通過以這種方式互相連接外 部端子ISH,來彼此共享兩個開關電源中的誤差放大器EA的輸出電 壓，并且誤差放大器EA進行操作以形成類似的輸出電壓Vout，從 而共享變得可以使輸出電流的供給能力增加兩倍。即，如在下文中 所述，當并行操作多個開關電源時， 一個重要要求是分配輸出電流 使得在各個開關電源中流動的電流IL變得相同，以便防止特定的開 關電源經(jīng)受大電流而導致熱崩潰(thermal runaway)。
在這種實施方式中，雖然并不是總是需要，但是可以提供如下 的監(jiān)視器電路。該監(jiān)視器電路包括電壓檢測電路UVLOC,用于監(jiān)
視輸入電壓VIN變?yōu)榈扔诨蛘咝∮陬A定電壓(附圖中，省略了其信 號路徑)；以及監(jiān)視電路OCPC,用于使用反饋信號CS來監(jiān)視輸出 電流變?yōu)榈扔诨蛘叽笥陬A定電流(過電流)。來自這些監(jiān)視器信號 的檢測信號UVLO和OCP輸入到邏輯電路LGC中，并強制截止輸 出MOSFETQ0、 Q1和Q2，而與PWM信號無關。此外，將這些信 號UVLO和OCP以及開關電源的操作控制信號ON/OFF輸入到OR 門電路G2并使MOSFETQ14導通，以使得外部端子TRK變?yōu)榈碗?平。從而，將其設計成使誤差放大器的輸出停止。
參考電流生成電路RCG具有公知的帶隙電路。將在該帶隙電路 中形成的恒定電壓施加至連接到外部端子IREF的電阻器R5，以便 形成參考電流。基于該參考電流，形成參考電壓Vref、 VR1和VR2 或者內(nèi)部電路需要的恒定電流源Ib、 Ibl以及Il至14。
圖1中示出的單相DC-DC變換器COV1可以通過如圖10所示 的半導體器件和外部部件來配置。然后，圖1中示出的兩相DC-DC
變換器COV2可以利用如下連接的圖10的兩個半導體器件來配置。 在如圖10所示的一個半導體器件中，經(jīng)由電阻器R將電源電壓REG5 施加到外部端子CT。因此，在半導體器件中，通過振蕩器電路OSC 和電壓判定電路VD的操作使同步端子SYNC變?yōu)檩斎肽Ｊ?。然后?輸入由其他半導體器件中的振蕩器電路OSC形成的脈沖，并使其反 相，以將其提供到脈沖生成電路PG，該脈沖生成電路PG執(zhí)行同步 操作，提供與其他半導體器件相差180度的相位。由此，兩個半導 體器件具有彼此反相180度的時鐘相位，并且執(zhí)行兩相操作。
圖11示出了可以用于本發(fā)明的半導體器件的另一實施方式的整 體電路圖。圖中粗虛線所包圍的部分示出了具有圖9所示多芯片配 置的半導體器件。該實施方式除去了與從圖10所示配置生成PWM 脈沖的部分相關的電路。這可以使得控制IC更加簡單，并且該半導 體器件可以用于如圖1所示的第一級DC-DC變換器COVl，也可以 應用于第二級DC-DC變換器COV2中的第一相電路PHS1和第二相 電路PHS2。通過提供與上述三個半導體器件共用的PWM控制電路
PWMC,可以避免生成PWM脈沖的部分的重復，^吏得整個電^各更加 簡單。
由于在第二級DC-DC變換器COV2中對各相電路中的紋波電流 的相位進^f亍了移位，所以該實施方式可以消除紋波電流。第一級 DC-DC變換器COV1的輸出電壓Va不受第二級變換器COV2的輸 出電壓改變(負載改變)的影響，因此可以配置穩(wěn)定的高速電源。 其優(yōu)點在于，因為第二級變換器COV2的輸入電壓Va是2V那么低， 所以通過增加第二級變換器COV2的開關頻率，不會很多地增加開 關損耗。另外，因為在輸入電壓和輸出電壓之間具有大差值的第一 級DC-DC變換器COV1被配置成開關調(diào)節(jié)器，所以可以降低功率損 耗。
例如，在第二級變換器COV2中，PWM信號頻率會增加到大約 2MHz。與第二級變換器COV2相比，在諸如200KHz的低開關頻率 操作第一級變換器COV1是有利的，因為第一級變換器COV1具有 高輸入電壓并且具有大開關損耗。增加第二級變換器COV2的開關 頻率有兩個優(yōu)點?？梢允褂镁哂械碗姼兄档亩罅骶€圈并可以實現(xiàn)高 速負載響應，因為可以使得變換器自身的帶寬變得更寬。
在上文中，已經(jīng)根據(jù)實施方式具體地描述了本發(fā)明人所實現(xiàn)的 發(fā)明。然而，本發(fā)明并不僅限于上述實施方式，而是可以在不脫離 本發(fā)明的精神的情況下對本發(fā)明進行各種修改。例如，第二級DC-DC 變換器COV2可以利用四相或者更多相來配置?？梢允沟谝患壸儞Q 器COV1和第二級變換器COV2的PWM信號頻率同步，或者不使 其同步?？傊?，優(yōu)選的是，使得第二級變換器COV2中的頻率高于 第一級變換器COV1中的頻率。對于第一級DC-DC變換器COV1以 及第二級DC-DC變換器COV2中的第一和第二相電路PHS1和 PHS2,其具體配置并不僅限于這些實施方式，而是可以具有各種不 同的實施方式。例如，輸出MOSFETQ1和Q2中任何一個都可以配 置成單個元件并在組成電源裝置的安裝板上與電感器或者電容器一 起組裝成外部元件。
本發(fā)明可以廣泛應用于電源裝置。
權(quán)利要求
1.一種電源裝置，包括第一開關調(diào)節(jié)器，用于接收輸入電壓并形成第一電壓；以及第二開關調(diào)節(jié)器，用于接收所述第一電壓并形成第二電壓，其中，所述第二開關調(diào)節(jié)器包括具有N個輸出電路的N相(N為2或更多)開關調(diào)節(jié)器；其中，所述第一電壓被設置成所述第二電壓的目標值的N倍；以及 其中，所述輸入電壓被設置為高于所述第一電壓。
2. 根據(jù)權(quán)利要求1所述的電源裝置，其中，所述第一開關調(diào)節(jié)器是由第一PWM脈沖操作的單相開關調(diào)節(jié)器。
3. 根據(jù)權(quán)利要求2所述的電源裝置， 其中，所述第二開關調(diào)節(jié)器包括所述N個輸出電^^;N個電感器，每個電感器的一端耦合至所述N個輸出電路 中每個的輸出端子；和電容器，共同耦合到所述N個電感器的另一端，并且形成 所述第二電壓；以及其中，為所述N個輸出電路提供有N相第二 PWM脈沖，所述 N相第二 PWM脈沖每個具有與360度/N對應的相位差。
4. 根據(jù)權(quán)利要求3所述的電源裝置，其中，所述N相第二 PWM脈沖通過接收三角波或時鐘信號的N 相PWM調(diào)制器來形成。
5. 根據(jù)權(quán)利要求4所述的電源裝置，其中，所述第一 PWM脈沖的頻率被設置成低于所述第二 PWM 脈沖的頻率。
6. 根據(jù)權(quán)利要求5所述的電源裝置，進一步包括VID解碼器 其中，所述第一電壓根據(jù)所述VID解碼器的第一控制信號來設 置；以及其中，所述第二電壓根據(jù)所述VID解碼器的第二控制信號來設置。
7. 根據(jù)權(quán)利要求6所述的電源裝置，其中，提供至組成所述第一開關調(diào)節(jié)器的第一誤差放大器的第一 參考電壓由所述VID解碼器的第 一 控制信號來控制，以便設置所述 第一電壓；以及其中，提供至組成所述第二開關調(diào)節(jié)器的第二誤差放大器的第二 參考電壓由所述VID解碼器的第二控制信號來控制，以便設置所述 第二電壓。
8. 根據(jù)權(quán)利要求6所述的電源裝置，其中，所述第一開關調(diào)節(jié)器根據(jù)第一誤差放大器的輸出信號形成 所述第一電壓，該第一誤差放大器接收第一參考電壓和所述第一電 壓的第一分壓電壓，所述第一分壓電壓受到所述VID解碼器的第一 控制信號的控制，以便設置所述第一電壓；以及其中，所述第二開關調(diào)節(jié)器根據(jù)第二誤差放大器的輸出信號形成 所述第二電壓，該第二誤差放大器接收第二參考電壓和所述第二電 壓的第二分壓電壓，所述第二分壓電壓受到所述VID解碼器的第二 控制信號的控制，以便設置所述第二電壓。
9. 根據(jù)權(quán)利要求5所述的電源裝置，其中，所述第一開關調(diào)節(jié)器包括第一半導體器件，該第一半導體 器件在一個封裝中具有用于接收所述第一 PWM脈沖的第一驅(qū)動電 路和由此驅(qū)動的輸出MOSFET電路；其中，所述第二開關調(diào)節(jié)器包括N相第二半導體器件，該N相 第二半導體器件在一個封裝中具有分別用于接收具有N相的第二 PWM脈沖的N個驅(qū)動電^各，以及由此驅(qū)動的N個輸出MOSFET電 路；以及其中，所述電源裝置進一步包括 第三半導體器件，其與所述第一半導體器件和所述N個第二半 導體器件共同提供，并形成所述第一 PWM脈沖和具有N相的所述 第二 PWM脈沖。
10. 根據(jù)權(quán)利要求9所述的電源裝置，其中，所述第三半導體器件進一步包括VID解碼器； 其中，所述第一電壓根據(jù)所述VID解碼器的第一控制信號來設 置；以及其中，所述第二電壓根據(jù)所述VID解碼器的第二控制信號來設置。
11. 根據(jù)權(quán)利要求IO所述的電源裝置，其中，所述第一和第二半導體器件中每個均包括第一、第二和第 三半導體芯片；其中，所述第一半導體芯片形成所述驅(qū)動電路；其中，所述第二半導體芯片形成所述輸出MOSFET電路的一個 輸出MOSFET,并且是具有垂直MOS結(jié)構(gòu)的第一功率MOSFET, 其中電流在該半導體芯片的垂直方向中流動；以及其中，所述第三半導體芯片形成所述輸出MOSFET電路的另一 輸出MOSFET，并且是具有垂直MOS結(jié)構(gòu)的第二功率MOSFET， 其中電流在該半導體芯片的垂直方向中流動。
全文摘要
本發(fā)明的目的是提供一種在低功耗情況下實現(xiàn)高速響應、穩(wěn)定操作以及低輸出紋波的電源裝置。第一級開關調(diào)節(jié)器接收輸入電壓并形成第一電壓。第二級開關調(diào)節(jié)器接收該第一電壓并形成第二電壓。第二級開關調(diào)節(jié)器包括N相(N為2或更多)開關調(diào)節(jié)器，并且第一電壓被設置為該第二電壓的目標值的N倍。該輸入電壓被設置為高于該第一電壓。
文檔編號H02M3/156GK101364767SQ20081013157
公開日2009年2月11日 申請日期2008年7月17日 優(yōu)先權(quán)日2007年8月8日
發(fā)明者工藤良太郎 申請人:株式會社瑞薩科技