專利名稱：多相電源控制器及其方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電子裝置，并且更具體地，涉及形成半導(dǎo)體裝置和結(jié)構(gòu)的方法。
背景技術(shù)：
在過去，電子工業(yè)使用各種方法和結(jié)構(gòu)以生產(chǎn)多相電源系統(tǒng)。典型的多相電源系統(tǒng)將電源系統(tǒng)的負(fù)荷劃分成多個(gè)區(qū)域。電源控制器也被分成多個(gè)通道或相位。在一些情形中，各個(gè)相位被分配到負(fù)荷的具體區(qū)域。不同的相位具有功率開關(guān)以提供輸入功率切換。脈寬調(diào)制器(PWM)電路提供可變工作循環(huán)PWM信號(hào)以控制用于各個(gè)相位的切換。所有相位被加到一起以產(chǎn)生單個(gè)輸出電壓。現(xiàn)有技術(shù)控制器的一個(gè)問題在于控制器內(nèi)的組件中的偏移誤差和不準(zhǔn)確性。在通道或相位之間同等地分享負(fù)荷電流的能力受到在相應(yīng)PWM電路和開關(guān)中的這些和其它變化的影響。例如，不同的PWM比較器可具有影響PWM工作循環(huán)和所產(chǎn)生的負(fù)荷電流的不同的偏移，無源組件例如斜坡電容器的數(shù)值的變化經(jīng)常造成不同的斜坡斜度，并且斜坡經(jīng)常具有不同的偏移。這種差異對(duì)負(fù)荷電流產(chǎn)生影響。因此，各個(gè)通道和相關(guān)無源與有源組件需要被構(gòu)造成具有輸送最大電流值而非平均電流值的尺寸。提高各個(gè)通道的電流輸送潛力增加了功率晶體管、相關(guān)驅(qū)動(dòng)器、無源組件和系統(tǒng)其它部分的尺寸，由此增加了電源系統(tǒng)的成本。
因此，期望實(shí)現(xiàn)一種形成多相電源系統(tǒng)和電源控制器的方法，該方法在各個(gè)相位或通道之間更加均等地分配負(fù)荷電流、降低開關(guān)的成本并且降低系統(tǒng)的無源組件的成本。


圖1示意性示出具有根據(jù)本發(fā)明的電源控制器的電源系統(tǒng)一部分的實(shí)施例；圖2示意性示出根據(jù)本發(fā)明的圖1所示電源系統(tǒng)的功率級(jí)的一部分的實(shí)施例；圖3示意性示出根據(jù)本發(fā)明的圖1所示電源控制器一部分的實(shí)施例；圖4為根據(jù)本發(fā)明的圖1所示電源控制器的各個(gè)信號(hào)的曲線圖；圖5示意性示出具有根據(jù)本發(fā)明的另一種電源控制器的另一種電源系統(tǒng)一部分的實(shí)施例；圖6示意性示出根據(jù)本發(fā)明的圖5所示電源控制器第一部分的實(shí)施例；圖7示意性示出根據(jù)本發(fā)明的圖5所示電源控制器第二部分的實(shí)施例；圖8示意性示出根據(jù)本發(fā)明的圖5所示電源控制器第三部分的實(shí)施例；圖9為根據(jù)本發(fā)明的圖5所示電源控制器的各個(gè)信號(hào)的曲線圖；以及圖10示出包括根據(jù)本發(fā)明的圖1或圖5所示電源控制器的半導(dǎo)體裝置的放大平面視圖。
具體實(shí)施例方式
為了簡單和清楚地示意，在圖中的元件無需按照比例示出，并且在不同圖中的相同參考標(biāo)記表示相同的元件。另外，為了簡化描述，省略公知步驟和元件的描述和細(xì)節(jié)。如在這里所使用的，電流輸送電極指的是裝置的輸送電流通過該裝置的元件，例如MOS晶體管的源極或漏極，或者雙極晶體管的發(fā)射極或集電極，或者二極管的陰極或陽極，并且控制電極指的是裝置的控制通過該裝置的電流的元件，例如MOS晶體管的柵極，或者雙極晶體管的基極。雖然在這里將裝置示意成某種N溝道或P溝道裝置，本領(lǐng)域普通技術(shù)人員可以理解，根據(jù)本發(fā)明，互補(bǔ)裝置也是可行的。本領(lǐng)域普通技術(shù)人員可以理解，如在這里所使用的表述“在...期間”、“在...的同時(shí)”和“當(dāng)...時(shí)”并非確切表示一個(gè)動(dòng)作在發(fā)生啟動(dòng)動(dòng)作時(shí)即刻發(fā)生，而是在由初始動(dòng)作引起的反應(yīng)之間可能存在一些小的但是適當(dāng)?shù)难舆t。
圖1示意性示出電源控制系統(tǒng)10的一部分的實(shí)施例，該系統(tǒng)具有多相切換電源控制器25的一部分的實(shí)施例。系統(tǒng)10從在功率輸入端子11和功率返回端子12之間施加的輸入電壓接收功率并且作出響應(yīng)地在輸出13和端子12之間形成輸出電壓。如將在后面進(jìn)一步看出的，控制器25包括多個(gè)切換控制通道，這些切換控制通道用于形成多個(gè)切換控制信號(hào)，例如PWM控制信號(hào)，以調(diào)節(jié)輸出電壓。為了最小化在不同切換控制通道之間的變化和偏移，控制器25使用相同的誤差放大器和比較器以控制各個(gè)切換控制通道。除了控制器25，系統(tǒng)10還包括由該多個(gè)切換控制信號(hào)控制的多個(gè)開關(guān)級(jí)。開關(guān)級(jí)的數(shù)量通常與切換控制通道的數(shù)量相等。該多個(gè)開關(guān)級(jí)包括第一開關(guān)級(jí)或開關(guān)17、第二開關(guān)級(jí)或開關(guān)16以及第N開關(guān)級(jí)或開關(guān)15。系統(tǒng)10還通常包括有助于最小化輸出電壓中的紋波的濾波電容器23。
圖2示意性示出開關(guān)15的示例性實(shí)施例。開關(guān)15包括從控制器25接收切換控制信號(hào)的輸入18，驅(qū)動(dòng)器19，P溝道功率晶體管20，N溝道功率晶體管21和電感器22。這種開關(guān)級(jí)或開關(guān)是本領(lǐng)域普通技術(shù)人員公知的。開關(guān)16和17與開關(guān)15通常相同。
再次參考圖1，控制器25在電壓輸入26和電壓返回27之間接收功率。返回27一般被連接到端子12?？刂破?5還接收反饋(FB)輸入31上的代表輸出電壓值的反饋(FB)信號(hào)。在一些實(shí)施例中，反饋網(wǎng)絡(luò)可被用于從輸出電壓形成FB信號(hào)。這種FB網(wǎng)絡(luò)是本領(lǐng)域普通技術(shù)人員公知的。FB信號(hào)還可代表電流而非電壓或者可以存在多個(gè)FB信號(hào)?？刂破?5通常包括通道控制部分42，差分誤差放大器39，基準(zhǔn)發(fā)生器或基準(zhǔn)37，以及內(nèi)部調(diào)節(jié)器或調(diào)節(jié)器34。調(diào)節(jié)器34在輸入26和返回27之間連接以接收輸入電壓并且在輸出35上形成用于驅(qū)動(dòng)控制器25的元件例如基準(zhǔn)37，放大器39，或通道控制部分42的內(nèi)部操作電壓。
差分誤差放大器39被可操作地構(gòu)造成在輸入40上從基準(zhǔn)37的輸出接收基準(zhǔn)電壓以及從輸入31接收反饋信號(hào)，并且作出響應(yīng)地形成差分誤差信號(hào)，該差分誤差信號(hào)包括倒相輸出上的ON誤差信號(hào)和同相輸出上的OFF誤差信號(hào)。放大器39被構(gòu)造成形成相對(duì)于放大器39的共模電壓具有第一極性的ON誤差信號(hào)并且形成相對(duì)于共模電壓具有第二極性的OFF誤差信號(hào)。ON和OFF誤差信號(hào)的極性關(guān)于共模電壓彼此相反。在下面，這種狀態(tài)被稱為這兩個(gè)信號(hào)是異相的。一般地，ON和OFF-誤差信號(hào)的增益幅值基本相同但是在一些實(shí)施例中該增益可能不相同。本領(lǐng)域普通技術(shù)人員可以意識(shí)到，由于組件公差和其它變化，難以形成恰好一百八十度異相的信號(hào)，因此，ON誤差信號(hào)和OFF誤差信號(hào)可以從恰好一百八十度變化高達(dá)大約正或負(fù)百分之十并且仍被視為是基本上一百八十度異相的。因?yàn)榉糯笃?9是具有差分輸出的差分放大器，ON誤差信號(hào)和OFF誤差信號(hào)響應(yīng)于基準(zhǔn)電壓值和FB信號(hào)在放大器39的共模電壓附近變化。共模電壓的值通常是斜坡信號(hào)的最小值和最大值之間的某個(gè)值，將在下面描述該斜坡信號(hào)。共模電壓的值優(yōu)選地大致等于斜坡信號(hào)的平均值。這種差分誤差放大器是本領(lǐng)域普通技術(shù)人員公知的。本領(lǐng)域普通技術(shù)人員知道，放大器39一般包括頻率補(bǔ)償網(wǎng)絡(luò)，為了便于清楚地解釋，其在圖1中未被示出。
部分42包括多個(gè)控制邏輯塊，其中各個(gè)控制邏輯塊被構(gòu)造成產(chǎn)生由控制器25產(chǎn)生的多個(gè)切換控制信號(hào)中的一個(gè)切換控制信號(hào)，例如PWM控制信號(hào)。每個(gè)控制邏輯塊是部分42的各個(gè)切換控制通道或通道的一部分。在圖1中示意的部分42的示例性實(shí)施例包括N個(gè)切換控制通道和具有第一PWM控制邏輯塊或邏輯55、第二PWM控制邏輯塊或邏輯56和第N個(gè)PWM控制邏輯塊或邏輯57的N個(gè)PWM控制邏輯塊。邏輯55在輸出30上產(chǎn)生第一切換控制信號(hào)或PWM1，邏輯56在輸出29上產(chǎn)生第二切換控制信號(hào)或PWM2，并且邏輯57在輸出28上產(chǎn)生第N切換控制信號(hào)或PWMN。部分42還包括多相時(shí)鐘發(fā)生器或時(shí)鐘46，多通道斜坡發(fā)生器或斜坡47，多通道ON多路復(fù)用器或ON-Mux或Mux 48，多通道OFF多路復(fù)用器或OFF-Mux或Mux 49，ON比較器或比較器50和OFF比較器或比較器52。
圖3示意性示出部分42的示例性實(shí)施例的一部分，該部分42包括斜坡47，Mux 48，Mux 49和邏輯55，56和57的示例性實(shí)施例。
時(shí)鐘46產(chǎn)生多個(gè)非重疊時(shí)鐘信號(hào)從而部分42的各個(gè)通道具有唯一的時(shí)鐘信號(hào)。時(shí)鐘46的時(shí)鐘信號(hào)被稱為時(shí)鐘一(CK-1)，時(shí)鐘二(CK-2)和時(shí)鐘N(CK-N)。這種非重疊時(shí)鐘發(fā)生器是本領(lǐng)域普通技術(shù)人員公知的。斜坡47包括用于部分42的各個(gè)通道的一個(gè)斜坡發(fā)生器。斜坡47的第一斜坡通道在輸入65上接收CK-1并且包括電流源73，電容器74和放電晶體管75。如本領(lǐng)域普通技術(shù)人員所公知的，電流源73對(duì)電容器74充電從而產(chǎn)生斜坡一信號(hào)或斜坡一或斜坡-1，并且晶體管75能夠?qū)㈦娙萜?4放電并且復(fù)位斜坡一信號(hào)或斜坡一或斜坡-1。類似地，第二斜坡通道在輸入66上接收CK-2并且包括電流源70，電容器71和形成第二斜坡信號(hào)或斜坡二或斜坡-2的放電晶體管72。第N斜坡通道在輸入76上接收CK-N并且包括電流源67，電容器68和形成第N斜坡信號(hào)或斜坡N或斜坡-N的放電晶體管69。Mux 48和Mux 49優(yōu)選為模擬多路復(fù)用器以用于接收模擬斜坡信號(hào)并且將其多路傳輸?shù)奖容^器50和52。邏輯55-57控制為比較器50和52的斜坡選擇。Mux 48包括實(shí)現(xiàn)為MOS晶體管59，60和61的多個(gè)模擬開關(guān)。Mux 49也包括實(shí)現(xiàn)為MOS晶體管62，63和64的多個(gè)模擬開關(guān)。
邏輯55包括時(shí)鐘鎖存80，ON標(biāo)志鎖存或鎖存81，OFF標(biāo)志鎖存或鎖存87，PWM鎖存或鎖存100，AND(與)門82，85，91，94，95和96，OR(或)門92和101，反相器83，88和98，以及延遲元件(DE)84和90。延遲元件(DE)84和90與相應(yīng)的反相器83和88以及相應(yīng)的門85和91一起使用以形成在接收輸入信號(hào)的負(fù)沿之后產(chǎn)生短脈沖的負(fù)沿探測器。該脈沖的寬度大致等于由延遲元件提供的延遲量。在優(yōu)選實(shí)施例中，由延遲元件(DE)84和90提供的延遲量大致為十五納秒。這種延遲元件和負(fù)沿探測器是本領(lǐng)域普通技術(shù)人員公知的。對(duì)于不同的邏輯種類或?qū)τ谕ㄟ^比較器50和52的不同的延遲量，該延遲量可以是不相同的。
邏輯56和邏輯57被構(gòu)造成具有類似于邏輯55的邏輯元件。然而，由于邏輯55是部分42的第一通道，邏輯55包括用于保證鎖存81和87在加電時(shí)被置位的元件(未示出)，并且邏輯56和57具有用于保證邏輯56和57的相應(yīng)鎖存在加電時(shí)被復(fù)位的其它元件(未示出)。時(shí)鐘46也包括在復(fù)位操作期間迫使時(shí)鐘一(CK-1)到時(shí)鐘N(CK-N)變高的邏輯元件以保證邏輯55-57的所有PWM鎖存在加電時(shí)被復(fù)位并且所有時(shí)鐘鎖存在加電時(shí)被置位。
如在下面進(jìn)一步看出的，部分42使用在各個(gè)邏輯55，56和57之間傳送的邏輯標(biāo)志從而確定哪個(gè)通道是起作用的并且用于調(diào)節(jié)輸出電壓的值。因?yàn)榇嬖趦蓚€(gè)比較器，部分42的通道使用兩個(gè)邏輯標(biāo)志。ON標(biāo)志有助于選擇哪個(gè)PWM鎖存由比較器50進(jìn)行控制并且OFF標(biāo)志有助于選擇哪個(gè)PWM鎖存由比較器52進(jìn)行控制。例如，鎖存81存儲(chǔ)用于邏輯55的ON標(biāo)志并且鎖存87存儲(chǔ)用于邏輯55的OFF標(biāo)志。類似地，鎖存104存儲(chǔ)用于邏輯56的ON標(biāo)志并且鎖存105存儲(chǔ)用于邏輯56的OFF標(biāo)志。具有ON標(biāo)志的通道控制Mux 48從而為比較器50選擇相應(yīng)于該通道的斜坡信號(hào)。例如，如果邏輯56具有ON標(biāo)志，則邏輯56控制Mux 48從而為比較器50選擇斜坡-2。類似地，具有OFF標(biāo)志的通道控制Mux 49從而為比較器52選擇相應(yīng)于該通道的斜坡信號(hào)。例如，如果邏輯57具有OFF標(biāo)志，則邏輯57控制Mux 49從而為比較器52選擇斜坡-N。
當(dāng)ON標(biāo)志或OFF標(biāo)志從一個(gè)通道傳送到下一個(gè)通道時(shí)，相應(yīng)于該下一個(gè)通道的斜坡被耦合到相應(yīng)比較器50或比較器52的輸入。從而總是存在著在控制PWM信號(hào)的起始的通道和被施加于比較器50的斜坡之間的對(duì)應(yīng)以及在控制PWM信號(hào)的終止的PWM通道和被施加于比較器52的斜坡之間的對(duì)應(yīng)。門85的輸出用于將ON標(biāo)志從邏輯55傳送到下一個(gè)通道。如果門85的輸出變高，則邏輯55置位鎖存104從而將ON標(biāo)志傳送到下一個(gè)通道，并且還復(fù)位鎖存81從而邏輯55不再具有ON標(biāo)志。當(dāng)PWM鎖存100被置位時(shí)或者如果邏輯55具有OFF標(biāo)志并且比較器52被觸發(fā)，則邏輯55將ON標(biāo)志傳送到下一個(gè)通道。類似地，鎖存87保持用于邏輯55的OFF標(biāo)志并且鎖存105保持用于邏輯56的OFF標(biāo)志。當(dāng)鎖存87的Q輸出變高時(shí)，邏輯55具有OFF標(biāo)志并且通過控制OFF-Mux 49的操作而控制哪個(gè)斜坡信號(hào)被施加到比較器52。門91的輸出用于將OFF標(biāo)志從邏輯55傳送到下一個(gè)通道。如果門91的輸出變高，則邏輯55置位鎖存105由此將OFF標(biāo)志傳送到下一個(gè)通道。如果比較器52被觸發(fā)或者如果CK-1變高并且PWM鎖存100被置位，則邏輯55將OFF標(biāo)志傳送到下一個(gè)通道。
圖4是示出控制器25在部分42操作期間的一些信號(hào)的曲線圖。橫坐標(biāo)表示時(shí)刻并且縱坐標(biāo)表示所示信號(hào)的漸增值。曲線120示出CK-1，曲線121示出CK-2，并且曲線122示出CK-N。曲線125示出斜坡-1，曲線126示出斜坡-2，并且曲線127示出斜坡-N。曲線128示出放大器39的ON誤差輸出并且曲線129示出放大器39的OFF誤差輸出。曲線132示出比較器50的輸出51，曲線133示出比較器52的輸出53，并且曲線134示出輸出30上的切換控制信號(hào)。該描述參考圖1到圖4給出。
操作中并且假設(shè)鎖存81和87如上所述在加電時(shí)被置位，在時(shí)刻T0，CK-1變高而CK-2到CK-N變低。通過使晶體管75將斜坡-1復(fù)位變低，高CK-1引起斜坡-1的產(chǎn)生。當(dāng)CK-1變低時(shí)，晶體管75被禁止并且電流源73開始對(duì)電容器74充電以產(chǎn)生斜坡-1。高CK-1還置位時(shí)鐘鎖存80并且清除PWM鎖存100。由于鎖存81的Q輸出已經(jīng)變高，邏輯55具有ON標(biāo)志并且通過控制ON-Mux 48的操作而控制將哪個(gè)斜坡信號(hào)施加到比較器50。鎖存80和81變高迫使門82的輸出變高。門82變高使得Mux 48的晶體管61選擇斜坡-1通過Mux 48的輸出54到比較器50的倒相輸入。門82變高還通過反相器83迫使門85的輸出變低從而邏輯55并不將ON標(biāo)志傳送到邏輯56。鎖存87變高使得Mux 49的晶體管64選擇斜坡-1通過Mux 49的輸出58到比較器52的同相輸入。鎖存87變高還通過反相器88迫使門91的輸出變低從而邏輯55并不將OFF標(biāo)志傳送到邏輯56。
邏輯55保持在該狀態(tài)中直至或者比較器50的輸出51變低以引起PWM1信號(hào)或者直至比較器52的輸出53變高以將標(biāo)志傳送到下一個(gè)通道。輸出51和53上的信號(hào)通常被稱為PWM調(diào)制器信號(hào)，因?yàn)槠浔硎居尚逼滦盘?hào)中的一個(gè)進(jìn)行調(diào)制的誤差信號(hào)。如果在沒有比較器52觸發(fā)并且迫使輸出53變高時(shí)出現(xiàn)另一個(gè)CK-1脈沖，則邏輯55保持ON標(biāo)志和OFF標(biāo)志并且等待輸出51變低或者輸出53變高。
如果輸出電壓的值很高，則放大器39的ON輸出也可能很高并且放大器39的輸出可能很低。因此，在勾消ON誤差信號(hào)之前斜坡-1勾消OFF誤差信號(hào)的值，這迫使輸出53變高。輸出53變高迫使門94的輸出變高，這對(duì)已被復(fù)位的鎖存100沒有影響。門94變高還迫使門92的輸出變高，這將鎖存87復(fù)位。鎖存87的Q輸出的低迫使邊沿探測器在門91的輸出上產(chǎn)生正向脈沖以置位鎖存105。由此將OFF標(biāo)志傳送到邏輯56。鎖存87的低還禁止晶體管64以從比較器52的正輸入去除斜坡-1，然而，鎖存105變高使得晶體管63能夠?qū)⑿逼?2耦合到比較器52的正輸入。下一個(gè)斜坡的值總是低于在前使用的那個(gè)斜坡的值。因此，在OFF標(biāo)志被輸送的時(shí)刻斜坡-2的值低于斜坡-1，因此，當(dāng)斜坡被切換時(shí)比較器52的輸出將被迫變低。門94變高還迫使門101的輸出變高以將時(shí)鐘鎖存80復(fù)位。鎖存80的低迫使門82的輸出變低，從而使得邊沿探測器從門85產(chǎn)生正脈沖并且置位ON標(biāo)志鎖存104。該正脈沖也將鎖存81復(fù)位，這將晶體管61禁止并且將斜坡-1從比較器50分離。然而，鎖存104變高通過門107啟動(dòng)晶體管60，以將斜坡-2耦合到比較器50。因此，邏輯55將ON標(biāo)志和OFF標(biāo)志傳送到邏輯56。邏輯56保持在該狀態(tài)中直至比較器50變低以產(chǎn)生PWM2信號(hào)或者直至比較器52變高以將該標(biāo)志傳送到下一個(gè)通道。鎖存87的低還迫使門94的輸出變低由此防止比較器52的下一個(gè)正輸出將鎖存100復(fù)位。注意從延遲元件90獲得門94的輸入以避免競爭狀態(tài)。
如果輸出電壓值變低，來自放大器39的ON誤差信號(hào)將低于OFF誤差信號(hào)。這表明占線通道應(yīng)該“開啟”PWM信號(hào)。對(duì)于這種狀態(tài)，斜坡-1將在通過OFF誤差信號(hào)值之前通過ON誤差信號(hào)值并且迫使輸出51變低，如在時(shí)刻T2所示。從輸出51變低迫使反相器98的輸出變高，由此置位鎖存100并且迫使輸出30上的PWM1信號(hào)變高。從鎖存100變低也迫使門101的輸出變高，由此復(fù)位鎖存80。從鎖存80變低迫使門82的輸出變低，由此觸發(fā)邊沿探測器并且在門85的輸出上產(chǎn)生正向脈沖以置位鎖存104并且將ON標(biāo)志傳送到邏輯56。從門82變低還迫使門96的輸出在延遲元件84的延遲之后變低，由此防止比較器50的另一個(gè)轉(zhuǎn)變值置位鎖存100。來自門85的脈沖還復(fù)位鎖存81，這將晶體管61禁止，由此將斜坡-1從比較器50分離，然而，鎖存100保持置位并且PWM1保持變高。從鎖存104變高使得晶體管60將斜坡-2耦合到比較器50。如果輸出電壓的值保持變低，則先前的CK-2脈沖已經(jīng)保證鎖存106被清除并且邏輯56的時(shí)鐘鎖存103被置位，因此，允許邏輯56產(chǎn)生與PWM1控制信號(hào)一起發(fā)生作用的PWM2控制信號(hào)。如果斜坡-2勾消ON誤差信號(hào)，則比較器50的輸出51再次變低并且置位邏輯56的鎖存106并迫使輸出29上的PWM2變高。注意從鎖存106的變高將鎖存103復(fù)位。
鎖存87保持置位直至或者比較器52的輸出變高或者產(chǎn)生將鎖存87和100清除的另一個(gè)CK-1脈沖。如果斜坡-1的值繼續(xù)增加并且通過OFF誤差信號(hào)，則迫使輸出53變高。從輸出53變高在時(shí)刻T3迫使門94的輸出變高以復(fù)位鎖存100并且迫使PWM1變低。從門94變低還迫使門92的輸出變高以復(fù)位鎖存87。從鎖存87變低迫使邊沿探測器在門91的輸出上產(chǎn)生正向脈沖由此將OFF標(biāo)志傳輸?shù)竭壿?6。從鎖存87變低還將晶體管64禁止以將斜坡-1從比較器52的正輸入去除，然而，從鎖存105變高使得晶體管63能夠?qū)⑿逼?2耦合到比較器52的正輸入。從鎖存87變低還迫使門94的輸出變低，由此防止比較器52的下一個(gè)正輸出復(fù)位鎖存100。該變低也防止鎖存100為比較器52的所有觸發(fā)器而被復(fù)位直至邏輯55接收到OFF標(biāo)志。
在時(shí)刻T1，CK-2變高以引起斜坡-2的產(chǎn)生，如曲線121和126所示。從CK-2變高使得晶體管72啟用并且將斜坡-2復(fù)位變低。當(dāng)CK-2變低時(shí)，晶體管72被禁用并且電流源70開始對(duì)電容器71充電以產(chǎn)生斜坡-2。注意斜坡-2總是在前一斜坡-1被終止之前產(chǎn)生。如果邏輯56具有ON標(biāo)志，如由被置位的鎖存104所示的，則邏輯56可以在PWM1仍被肯定的同時(shí)肯定PWM2。
對(duì)于各個(gè)后繼時(shí)鐘信號(hào)繼續(xù)該操作。如果其從ON比較器50接收信號(hào)則具有ON標(biāo)志的邏輯塊肯定相應(yīng)的PWM信號(hào)，并且然后將ON標(biāo)志傳送到下一個(gè)邏輯塊。如果其從比較器52接收信號(hào)，則具有OFF標(biāo)志的邏輯塊否定相應(yīng)的PWM信號(hào)并且然后將OFF標(biāo)志傳送到下一個(gè)邏輯塊。因此ON標(biāo)志有助于在一段時(shí)間內(nèi)肯定PWM信號(hào)并且OFF標(biāo)志有助于否定該P(yáng)WM信號(hào)并且終止該時(shí)間段。因此，可以看出，邏輯55被構(gòu)造成選擇性地使用ON誤差信號(hào)以在第一時(shí)間段中控制PWM1并且邏輯56被構(gòu)造成選擇性地使用ON誤差信號(hào)以在第二時(shí)間段中控制PWM2，并且該第一和第二時(shí)間段可以交疊。
為了為控制器25實(shí)現(xiàn)這種功能性，連接調(diào)節(jié)器34以在輸入26和返回27之間接收功率。連接放大器39的倒相輸入以從輸入31接收反饋信號(hào)，并且連接同相輸入40以從基準(zhǔn)37接收基準(zhǔn)信號(hào)。放大器39的倒相輸出連接到比較器50的同相輸入并且放大器39的同相輸出連接到比較器52的倒相輸入。比較器50的倒相輸入連接到晶體管59，60和61的源極。晶體管61的漏極通常連接到斜坡-的輸出79，晶體管75的漏極，電容器74的第一端子，源極73的輸出，晶體管64的漏極。晶體管75的源極通常連接到電容器74的第二端子和返回27。晶體管75的門通常連接到時(shí)鐘46的CK-1輸出，鎖存80的置位輸入，鎖存100的清除輸入，以及門95的第一輸入。晶體管61的門通常連接到ON-Mux 48的輸入226，門82的輸出，反相器83的輸入和延遲元件84的輸入。晶體管60的漏極通常連接到斜坡-2的輸出78，晶體管72的漏極，電容器71的第一端子，源極70的輸出，以及晶體管63的漏極。晶體管72的源極通常連接到電容器71的第二端子和返回27。晶體管72的門通常連接到時(shí)鐘46的CK-2輸出，鎖存103的置位輸入，鎖存106的清除輸入，以及AND門136的輸入。晶體管60的門通常連接到ON-Mux 48的輸入225，門107的輸出，反相器108的輸入和延遲元件138的輸入。晶體管59的漏極通常連接到斜坡-3的輸出77，晶體管69的漏極，電容器68的第一端子，源極67的輸出，以及晶體管62的漏極。晶體管59的門連接到ON-Mux 48的輸入224和邏輯57的鎖存117的Q輸出。晶體管69的源極通常連接到電容器68的第二端子和返回27。晶體管69的門連接到時(shí)鐘46的CK-N輸出和邏輯57的鎖存109的置位輸入。比較器52的同相輸入通常連接到晶體管64的源極，晶體管63的源極和晶體管62的源極。晶體管62的門連接到OFF-Mux 49的輸入227和邏輯57的AND門116的輸出。晶體管64的門通常連接到OFF-Mux 49的輸入229，鎖存87的Q輸出，反相器88的輸入和延遲元件90的輸入。晶體管63的門通常連接到OFF-Mux 49的輸入228，鎖存105的Q輸出，反相器139的輸入和延遲元件140的輸入。源極7370和67的輸入，連接到調(diào)節(jié)器34的輸出35(圖1)。鎖存80的Q輸出連接到門82的輸入。鎖存81的Q輸出連接到門82的第二輸入。鎖存81的置位輸入被連接以從邏輯57接收ON標(biāo)志。反相器83的輸出連接到門85的輸入。元件84的輸出通常連接到門85的第二輸入和門96的第一輸入。門85的輸出通常連接到鎖存81的復(fù)位輸入和鎖存104的置位輸入。鎖存80的復(fù)位輸入連接到門101的輸出。門101的第一輸入通常連接到門95的第二輸入，鎖存100的Q輸出和輸出30。門101的第二輸入通常連接到鎖存100的復(fù)位輸入，門94的輸出和門92的第一輸入。鎖存100的置位輸入連接到門96的輸出。門96的第二輸入連接到反相器98的輸出，該反相器98的輸入連接到比較器50的輸出51。門92的第二輸入連接到門95的輸出。門92的輸出連接到鎖存87的復(fù)位輸入。鎖存87的置位輸入被連接以從邏輯57接收OFF標(biāo)志。反相器88的輸出連接到門91的第一輸入。門91的第二輸入通常連接到元件90的輸出和門94的第一輸入。門94的第二輸入連接到比較器52的輸出53。門91的輸出連接到鎖存105的置位輸入。
圖5示意性示出電源控制系統(tǒng)155的一部分的實(shí)施例，該系統(tǒng)是在描述圖1-4時(shí)解釋的系統(tǒng)10的可替代實(shí)施例。系統(tǒng)155包括多相切換電源控制器158的一部分的實(shí)施例，該控制器是控制器25的可替代實(shí)施例?？刂破?58包括通道控制部分160，該部分是在描述圖1-4時(shí)解釋的部分42的可替代實(shí)施例。
在圖5中示意的部分160的示例性實(shí)施例包括N個(gè)切換控制通道和N個(gè)PWM控制邏輯塊，該控制邏輯塊包括第一PWM控制邏輯塊或邏輯165，第二PWM控制邏輯塊或邏輯270，以及第N個(gè)PWM控制邏輯塊或邏輯320。邏輯165在輸出30上產(chǎn)生PWM1，邏輯270在輸出29上產(chǎn)生PWM2，邏輯320在輸出28上產(chǎn)生PWMN。部分160也包括多相時(shí)鐘發(fā)生器或時(shí)鐘163，加電復(fù)位電路或POR 315和運(yùn)行探測電路或運(yùn)行305。POR 315構(gòu)造成探測來自調(diào)節(jié)器34的操作電壓是否達(dá)到期望的操作電壓值以及來自POR 315的輸出的POR信號(hào)316是否變低。運(yùn)行305具有運(yùn)行信號(hào)166，該信號(hào)初始為低并且在POR信號(hào)316變低后某個(gè)時(shí)間段變高。該額外的時(shí)間段允許在釋放整個(gè)系統(tǒng)155以開始操作之前邏輯165，270和320變化到穩(wěn)定的操作狀態(tài)。該額外時(shí)間段的長度由系統(tǒng)中的通道數(shù)目決定。該穩(wěn)定操作狀態(tài)也可由其它的邏輯驅(qū)動(dòng)成不具有額外的時(shí)間段但是將延遲在正常操作期間邏輯的響應(yīng)。為了在正常操作期間降低該延遲，在起動(dòng)過程中使用更長的延遲。時(shí)鐘163產(chǎn)生多個(gè)非重疊時(shí)鐘信號(hào)從而部分160的各個(gè)通道具有唯一的時(shí)鐘信號(hào)。時(shí)鐘163的時(shí)鐘信號(hào)被稱為時(shí)鐘一(CK-1)，時(shí)鐘二(CK-2)和時(shí)鐘N(CK-N)。這種非重疊時(shí)鐘發(fā)生器是本領(lǐng)域普通技術(shù)人員所公知的。
該N個(gè)邏輯塊并不全都是彼此相同的。所有邏輯塊的內(nèi)部邏輯都是相同的，只是第一邏輯塊不同于該多個(gè)邏輯塊的所有其它邏輯塊的內(nèi)部邏輯。然而，第N邏輯塊并不接收其余邏輯塊所接收的POR信號(hào)316。該差異通常用于保證邏輯塊的正常初始化。所有其余9邏輯塊通常使用相同的邏輯元件和結(jié)構(gòu)并且典型的類似于邏輯270進(jìn)行構(gòu)造。如果只有兩個(gè)通道或兩個(gè)邏輯塊，則第一邏輯塊通常被構(gòu)造成類似于邏輯165并且第二邏輯塊被構(gòu)造成類似于邏輯320。
圖6示意性示出邏輯165的一部分的示例性實(shí)施例。
圖7示意性示出邏輯270的一部分的示例性實(shí)施例。
圖8示意性示出邏輯320的一部分的示例性實(shí)施例。該描述參考圖5到圖8。對(duì)于在圖6中示意的示例性實(shí)施例，邏輯165包括NAND門167，168，207，219，217，212，173，176，178，187，223，194，195，200和202，NOR門211，209，171，210，170，177，179，174，191，192，193和201，反相器204，205，206，216，169，172，181和222，延遲元件或DE 218，延遲元件一或D1 182，延遲元件二或D2 184，延遲元件三或D3213，鎖存208，175，186，180，190和PWM鎖存203。DE-218類似于圖3中的元件84。D1 182，D2 184，和D3 213類似于DE 218但是分別具有大約五十五納秒、十納秒。和十五納秒的不同的延遲時(shí)間。邏輯165，270和320中的所有鎖存為復(fù)位占優(yōu)鎖存。
邏輯270的邏輯元件與邏輯165相同，只是NAND(與非)門271用于邏輯165的類似的NAND門168。同樣，反相器169和205以及邏輯165的NOR門170被省卻并且NAND門271的相應(yīng)輸入被連接以接收標(biāo)志信號(hào)183。此外，NOR門302用于邏輯165的NOR門192。同樣，邏輯165的NAND門223被省去并且門302的相應(yīng)輸入被連接以通過反相器300接收運(yùn)行信號(hào)166。
邏輯320的邏輯元件與邏輯270的邏輯元件相同。注意邏輯270的被連接以接收POR信號(hào)316的輸入在邏輯320中被連接以接收信號(hào)166。
如將進(jìn)一步看出的，部分160使用在各個(gè)邏輯165，270和320之間傳送的邏輯標(biāo)志從而確定哪個(gè)切換控制通道是有效的并且用于調(diào)節(jié)輸出電壓值。因?yàn)榇嬖趦蓚€(gè)比較器，部分160的切換控制通道使用兩個(gè)邏輯標(biāo)志。ON標(biāo)志有助于選擇哪個(gè)控制邏輯塊，并且因此哪個(gè)PWM鎖存，被比較器50控制，并且OFF標(biāo)志有助于選擇哪個(gè)PWM鎖存被比較器52控制。這兩個(gè)標(biāo)志均作為被稱為標(biāo)志信號(hào)的單獨(dú)信號(hào)在被稱為標(biāo)志線的單獨(dú)信號(hào)線上傳送。標(biāo)志信號(hào)的負(fù)轉(zhuǎn)換傳送ON標(biāo)志并且正轉(zhuǎn)換傳送OFF標(biāo)志。各個(gè)通道將具有ON標(biāo)志和OFF標(biāo)志的狀態(tài)存儲(chǔ)成多個(gè)鎖存的狀態(tài)。鎖存190或298或350被置位表明相應(yīng)的邏輯塊具有ON標(biāo)志。如果在相應(yīng)的標(biāo)志輸入處存在高電平，鎖存203或190，309或298，或363或350被置位表明相應(yīng)的邏輯塊具有OFF標(biāo)志。具有ON標(biāo)志的通道控制Mux 48以為比較器50選擇相應(yīng)于該通道的斜坡信號(hào)。類似地，具有OFF標(biāo)志的通道控制Mux 49以為比較器52選擇相應(yīng)于該通道的斜坡信號(hào)。
當(dāng)ON標(biāo)志或OFF標(biāo)志從一個(gè)通道傳送到下一個(gè)通道時(shí)，相應(yīng)于該下一個(gè)通道的斜坡被耦合到相應(yīng)的比較器50或比較器52的輸入。因此總是存在在控制產(chǎn)生PWM信號(hào)的通道和耦合到比較器50的倒相輸入的斜坡之間的對(duì)應(yīng)以及在控制終止PWM信號(hào)的PWM通道和耦合到比較器52的同相輸入的斜坡之間的對(duì)應(yīng)。當(dāng)鎖存190的Q輸出變高時(shí)，邏輯165具有ON標(biāo)志并且通過控制ON-Mux 48的操作而控制將哪個(gè)斜坡信號(hào)施加到比較器50。鎖存180的輸出用于將標(biāo)志從邏輯165傳送到下一個(gè)通道。如果，響應(yīng)于比較器50變低，鎖存180的輸出變高，則鎖存180變低以置位邏輯270的鎖存298，由此將ON標(biāo)志傳送到下一個(gè)通道并且邏輯165也將鎖存190復(fù)位。通道當(dāng)置位PWM鎖存203時(shí)或者如果PWM鎖存203被復(fù)位，邏輯165將ON標(biāo)志傳送到下一個(gè)，邏輯165具有OFF標(biāo)志，并且比較器52的輸出變高。如果響應(yīng)于比較器52變高鎖存180的輸出變高，如果邏輯270的鎖存298或鎖存309被置位則鎖存180變低被邏輯270接收為OFF標(biāo)志由此將OFF標(biāo)志傳送到下一個(gè)通道。如果比較器52被觸發(fā)或者如果CK-1變高并且PWM鎖存203被置位，邏輯165將OFF標(biāo)志傳送到下一個(gè)通道。邏輯270的鎖存294，309和298類似于邏輯165的鎖存180，203和190進(jìn)行操作以將ON和OFF標(biāo)志傳送到下一個(gè)通道。同樣，邏輯320的鎖存339，363和350類似于邏輯165的相應(yīng)的鎖存180，203和190進(jìn)行操作以將ON和OFF標(biāo)志傳送到下一個(gè)通道。
圖9是示意在部分160操作期間控制器158的其中一些信號(hào)的曲線圖。橫坐標(biāo)標(biāo)示時(shí)刻并且縱坐標(biāo)表示所示信號(hào)的漸增值。曲線245示出來自POR 315的POR信號(hào)316并且曲線246示出比較器52的輸出53。曲線247示出運(yùn)行信號(hào)166。曲線248示出CK-1，曲線249示出CK-2，并且曲線250示出CK-N。曲線253示出來自邏輯165的標(biāo)志信號(hào)183，曲線254示出來自邏輯270的標(biāo)志信號(hào)290，并且曲線255示出來自邏輯320的標(biāo)志信號(hào)352。曲線259示出邏輯165的鎖存190的輸出，曲線260示出來自邏輯270的鎖存298的輸出，并且曲線261示出來自邏輯320的鎖存350的輸出。曲線263示出斜坡-1，曲線264示出斜坡-2，并且曲線265示出斜坡-N。曲線266示出放大器39的ON誤差信號(hào)并且曲線267-21-示出放大器39的OFF誤差信號(hào)。該描述參考圖5到圖9。
用于部分160的加電序列和初始化不同于部分42的(圖1)初始化順序。用于部分160的加電序列和初始化一個(gè)功能在于對(duì)控制邏輯排序以消除由隨機(jī)邏輯狀態(tài)產(chǎn)生的多余標(biāo)志，當(dāng)加電時(shí)可以設(shè)置該隨機(jī)邏輯狀態(tài)。在正常操作期間，應(yīng)該存在一個(gè)ON標(biāo)志和一個(gè)OFF標(biāo)志。如將進(jìn)一步看出的，當(dāng)初始加電時(shí)，POR信號(hào)316變高并且運(yùn)行305的運(yùn)行信號(hào)166變低。當(dāng)POR信號(hào)316變高時(shí)，在加電順序中，時(shí)鐘163將所有的時(shí)鐘信號(hào)保持變高。由于所有的時(shí)鐘信號(hào)變高，所有的斜坡47被復(fù)位由此迫使比較器50的輸出變高并且比較器52的輸出變低。高時(shí)鐘信號(hào)和低斜坡信號(hào)有助于將邏輯165，270和320初始化成特殊的狀態(tài)。為了完成邏輯165，270和320的正確初始化，在POR 315的輸出變低時(shí)，時(shí)鐘163開始順序經(jīng)歷N個(gè)時(shí)鐘信號(hào)的一個(gè)完整的循環(huán)但是保持時(shí)鐘信號(hào)的輸出變低，直至產(chǎn)生時(shí)鐘信號(hào)的該第一循環(huán)的最后時(shí)鐘信號(hào)的時(shí)刻。當(dāng)在時(shí)鐘信號(hào)的該第一序列中的最后時(shí)鐘信號(hào)變高時(shí)，時(shí)鐘163開始，產(chǎn)生所有的多相時(shí)鐘信號(hào)。時(shí)鐘信號(hào)的該序列由曲線248，249和250在時(shí)刻T0和T2之間示意。部分160被形成為將邏輯165初始化以具有ON標(biāo)志和OFF標(biāo)志，并且邏輯270和320被初始化成等待模式，以等待接收標(biāo)志。
在時(shí)刻T0之前，加電，時(shí)鐘163的所有時(shí)鐘信號(hào)變高，POR信號(hào)316變高，并且運(yùn)行信號(hào)166變低。邏輯165接收來自POR信號(hào)316變高輸出并且迫使門210的輸出變低。來自門210的低輸出迫使門178的輸出變高從而將鎖存180復(fù)位。由于存在CK-1，來自門178變高輸出并不置位鎖存186。來自鎖存180的低輸出保證標(biāo)志信號(hào)183變低從而邏輯270的鎖存298被置位。來自鎖存180的低輸出也迫使反相器181的輸出變高，由此復(fù)位鎖存175。由于CK-1變高，反相器222變低，從而迫使通過門202向PWM鎖存203傳送高復(fù)位信號(hào)，由此保證PWM1變低。來自鎖存180的低輸出迫使門217的輸出變高并且來自鎖存203的低輸出迫使反相器216的輸出變高，由此迫使門219的輸出變低。來自比較器52的輸出53的低輸出，通過反相器204，迫使門177的輸出變低。來自門177的低輸出和來自門219的低輸出驅(qū)動(dòng)門209的輸出變高，由此復(fù)位鎖存208。如將進(jìn)一步看到的，來自邏輯320的信號(hào)352變低。來自信號(hào)352的低輸出加上來自鎖存186的低輸出迫使門191的輸出變高以置位鎖存190。來自運(yùn)行信號(hào)166的低輸出迫使反相器205的輸出變高，門170的輸出變低，并且反相器169的輸出變高。由于鎖存190被置位，來自反相器169變高輸出和來自鎖存190變高輸出迫使門168的輸出變低并且門167的輸出變高，由此迫使斜坡-1關(guān)閉信號(hào)113變高并且為比較器52選擇斜坡-1。如將進(jìn)一步看出的，相應(yīng)的來自邏輯270的斜坡-2關(guān)閉信號(hào)114和來自邏輯320的斜坡-N關(guān)閉信號(hào)115變低并且對(duì)比較器52不產(chǎn)生影響。由于斜坡-1變低，比較器52的輸出53也被迫變低。來自運(yùn)行信號(hào)166的低輸出迫使門187的輸出變高，由此迫使門211的輸出和信號(hào)110上的相應(yīng)斜坡-1變低以從比較器50解除對(duì)斜坡-1的選擇。如將進(jìn)一步看出的，信號(hào)111上的相應(yīng)斜坡-2以及信號(hào)112上的相應(yīng)斜坡-N也被迫變低以從比較器50取消對(duì)斜坡-2和斜坡-N的選擇。比較器50的倒相輸入被形成為降低，而沒有輸入，因此，迫使比較器50的輸出51變高。
由于邏輯165類似于信號(hào)352將信號(hào)183初始化成低信號(hào)，邏輯270以類似于邏輯165的方式被初始化。因此，鎖存277，292，294，296，298和309以類似于相應(yīng)鎖存208，175，180，186，190和203的方式被初始化。因此，標(biāo)志信號(hào)290也是低信號(hào)。然而，注意來自PWM鎖存309的低輸出迫使門281的輸出變高，并且來自標(biāo)志信號(hào)183的低輸出迫使門271的輸出變高，由此迫使門272的輸出和斜坡-2關(guān)閉信號(hào)114變低。邏輯320以類似的方式被初始化，因?yàn)檫\(yùn)行信號(hào)166是變低信號(hào)。因此，鎖存328，341，339，349，350和363以類似于相應(yīng)鎖存208，175，180，186，190和203的方式被初始化。結(jié)果，標(biāo)志信號(hào)352以類似于標(biāo)志信號(hào)183的方式變低。此外，斜坡-N關(guān)閉信號(hào)115以類似于斜坡-2關(guān)閉信號(hào)114的方式被初始化成低信號(hào)。
在時(shí)刻T0，POR信號(hào)316變低并且迫使CK-1到CK-N變低，由此釋放斜坡信號(hào)以開始增加。注意當(dāng)時(shí)鐘163開始順序地形成非重疊時(shí)鐘信號(hào)時(shí)，CK-1的負(fù)向邊沿用作來自CK-1的第一脈沖的負(fù)向邊沿。如上所述，時(shí)鐘163構(gòu)造成在時(shí)刻T0之后抑制時(shí)鐘信號(hào)的形成直至在時(shí)鐘信號(hào)的該第一循環(huán)中需要產(chǎn)生第N時(shí)鐘信號(hào)。來自POR信號(hào)316的低輸出迫使門210的輸出變高并且門178的輸出變低以從鎖存180取消復(fù)位。由于鎖存180已經(jīng)被復(fù)位，來自門178的低輸出也迫使門179的輸出變高以置位鎖存180。置位鎖存180迫使標(biāo)志信號(hào)183變高并且正向邊沿將OFF標(biāo)志傳送到邏輯270。來自鎖存180變高輸出被耦合到門179但是對(duì)鎖存180沒有影響，這是因?yàn)殚T178的輸出保持變低輸出。來自鎖存180變高輸出也迫使反相器181的輸出變低以從鎖存175取消復(fù)位。
邏輯270的作用類似于邏輯165并且迫使標(biāo)志信號(hào)290變高，以將OFF標(biāo)志傳送到邏輯320并且從鎖存292取消復(fù)位。此外，因?yàn)檫壿?70接收正標(biāo)志信號(hào)183，邏輯270迫使門271的輸出變低并且門272的輸出變高，由此迫使斜坡-2關(guān)閉信號(hào)114變高以將斜坡-2耦合到比較器52。因?yàn)檫\(yùn)行信號(hào)166仍然變低，邏輯320保持標(biāo)志信號(hào)352變低并且保持向鎖存341施加復(fù)位。然而，邏輯320接收從邏輯270正向標(biāo)志信號(hào)290，由此迫使門323的輸出變低，并且門322的輸出以及相應(yīng)斜坡-N關(guān)閉信號(hào)115變高。由于所有斜坡信號(hào)113，114和115變高，所有斜坡信號(hào)連接到比較器52的輸入。還注意到所有斜坡信號(hào)基本以相同的速率增加并且形成基本相同的信號(hào)。
時(shí)刻T1，斜坡-1從放大器39的輸出勾消OFF誤差信號(hào)，從而迫使輸出53變高。來自比較器52變高輸出對(duì)邏輯165沒有影響，因?yàn)檫\(yùn)行信號(hào)166變低并且防止鎖存190被復(fù)位，從而防止在標(biāo)志信號(hào)183上產(chǎn)生脈沖。注意CK-2被抑制，如曲線249所示并且如上所述。因?yàn)檫壿?70具有OFF標(biāo)志，邏輯270響應(yīng)于來自比較器52變高輸出。標(biāo)志信號(hào)183變高并且鎖存298被置位，因此，來自比較器52變高輸出53迫使門301的輸出變低并且信號(hào)183迫使反相器300的輸出變低以有助于驅(qū)動(dòng)門302的輸出變高并且復(fù)位鎖存298。來自鎖存298的低輸出迫使門271的輸出變高。因?yàn)镻WM鎖存309變低并且迫使門281的輸出變高，來自門271變高輸出迫使門272的輸出變低，由此迫使斜坡-2關(guān)閉信號(hào)114變低并且使斜坡-2從比較器52脫離。來自比較器52變高輸出還復(fù)位邏輯320的鎖存350并且迫使門322的輸出變低以迫使斜坡-N關(guān)閉信號(hào)115變低并且從比較器52去除斜坡-N。因此，Mux 49僅由邏輯165控制并且僅有斜坡-1被連接到比較器52。來自比較器52變高輸出53也使得鎖存292通過門288被置位。然而，邏輯320的鎖存341未由高輸出53置位，因?yàn)殒i存341被保持鎖存339復(fù)位的運(yùn)行信號(hào)166保持復(fù)位。
在時(shí)刻T2，時(shí)鐘163在時(shí)鐘信號(hào)的第一循環(huán)中產(chǎn)生第N時(shí)鐘由此釋放時(shí)鐘163的輸出以將所有時(shí)鐘信號(hào)耦合到部分160的其余部分。CK-N信號(hào)變高如曲線250所示，并且釋放斜坡-N。CK-N隨后變低以釋放斜坡-N以開始充電。
在時(shí)刻T3，CK-1再次變高并且釋放斜坡-1。斜坡-1被釋放迫使比較器52變低。來自CK-1變高輸出復(fù)位鎖存186并且來自比較器52的低輸出對(duì)邏輯165沒有進(jìn)一步的影響。然而，由于標(biāo)志信號(hào)183變高，來自輸出53的低輸出迫使反相器310的輸出變高，這與，來自鎖存292變高輸出一起，迫使門289的輸出變低并且門291的輸出變高。來自門291變高輸出復(fù)位鎖存294，由此迫使標(biāo)志信號(hào)290變低。來自鎖存294的低輸出通過反相器295復(fù)位鎖存292。復(fù)位鎖存292迫使門291的輸出變低，這再次通過門293置位鎖存294并且再次迫使標(biāo)志信號(hào)290變高。邏輯320接收標(biāo)志信號(hào)290的負(fù)向邊沿。因?yàn)殒i存349已經(jīng)被復(fù)位，來自信號(hào)290的低輸出迫使門354的輸出變高并且置位鎖存350。因此，邏輯320現(xiàn)在有ON標(biāo)志。
在時(shí)刻T4，CK-2變高并且復(fù)位斜坡-2。隨后，CK-2變高并且釋放斜坡-2以開始充電。CK-2信號(hào)對(duì)于邏輯165和邏輯320沒有影響。然而，CK-2復(fù)位邏輯270的鎖存296。斜坡-1繼續(xù)充電并且最終在時(shí)刻T5從放大器39勾消OFF誤差信號(hào)，由此迫使比較器52的輸出53變高。來自輸出53變高輸出對(duì)于邏輯165或邏輯270沒有影響。因?yàn)闃?biāo)志信號(hào)290變高，來自輸出53變高輸出通過門356和355復(fù)位鎖存350。
在時(shí)刻T6，CK-N變高并且復(fù)位斜坡-N。隨后，CK-N變低并且釋放斜坡-N以開始充電。CK-N對(duì)邏輯165，270，或320沒有影響。
在時(shí)刻T7，CK-1再次變高并且復(fù)位斜坡-1，由此迫使比較器52的輸出53變低。隨后，CK-1變低并且釋放斜坡-1以開始充電。CK-1變低也是運(yùn)行305的信號(hào)，部分160的初始化序列完成并且運(yùn)行信號(hào)166變高。
因此，控制器158現(xiàn)在在正常操作模式中操作。運(yùn)行信號(hào)166變高迫使鎖存339的輸出變高并且釋放邏輯320以改變標(biāo)志信號(hào)352的狀態(tài)。CK-1變高輸出保證邏輯165的鎖存186和203被復(fù)位。因?yàn)殒i存190被置位，運(yùn)行信號(hào)166變高輸出迫使門187的輸出變低。高的運(yùn)行信號(hào)也迫使反相器205的輸出變低。門187的低輸出和鎖存203迫使門211的輸出和信號(hào)110上的斜坡-1變高以將斜坡-1耦合到比較器50的輸入。隨后，時(shí)鐘163將順序地產(chǎn)生CK-2到CK-N信號(hào)并且復(fù)位斜坡信號(hào)以用于邏輯165，270和320。然而，ON標(biāo)志和OFF標(biāo)志被用于選擇哪個(gè)邏輯165，270和320將使用比較器輸出以控制PWM信號(hào)。
部分160現(xiàn)在在正常操作模式中進(jìn)行操作并且被初始化以調(diào)節(jié)輸出電壓的值。當(dāng)斜坡-1繼續(xù)增加時(shí)，部分160響應(yīng)于反饋信號(hào)的值，該信號(hào)值影響部分160的后續(xù)操作。假設(shè)輸出電壓變高電壓從而OFF誤差放大器信號(hào)比ON誤差放大器信號(hào)更低，則斜坡-1繼續(xù)增加直至其將OFF誤差放大器信號(hào)勾消并且迫使比較器52的輸出53在時(shí)刻T8變高。
在時(shí)刻T8，輸出53變高迫使反相器204的輸出變低，這通過門174將鎖存175置位，并且迫使門193的輸出變低，這通過門192復(fù)位鎖存190。注意門192的其它輸入變低，因?yàn)闃?biāo)志信號(hào)352和運(yùn)行信號(hào)166均變高。復(fù)位鎖存190迫使門187的輸出變高，由此迫使門211的輸出和信號(hào)110上的相應(yīng)斜坡-1變低，以將斜坡-1從比較器50分離。復(fù)位鎖存190還在D2 184的輸出處引起延遲的低輸出，從而通過門173和174，迫使鎖存175的置位輸入變低，并且迫使門168的輸出變高，該輸出被耦合到門167。因?yàn)橛捎阪i存203被復(fù)位而迫使門167的其它輸入變高，所以迫使門167的輸出和相應(yīng)的斜坡-1關(guān)閉信號(hào)113變低并且將斜坡-1從比較器52分離。將斜坡-1從比較器52分離引起比較器52的輸入變低并且迫使輸出53變低。輸出53變低迫使反相器204的輸出變高，因此允許通過門176和178將鎖存180復(fù)位。復(fù)位鎖存180迫使標(biāo)志信號(hào)183變低并且將ON標(biāo)志傳送到邏輯270。邏輯270接收標(biāo)志信號(hào)183的低輸出，這迫使門297的輸出變高并且置位鎖存298從而將ON標(biāo)志鎖定到邏輯270中。復(fù)位鎖存180還通過反相器181將鎖存175復(fù)位。復(fù)位鎖存175迫使門176的輸出變高并且再次置位鎖存180以迫使標(biāo)志信號(hào)183變高，由此將OFF標(biāo)志傳送到邏輯270。因此，邏輯165已經(jīng)將ON標(biāo)志和OFF標(biāo)志傳送到邏輯270，而沒有置位鎖存203，因此，不產(chǎn)生PWM1控制信號(hào)。
因?yàn)檫壿?70現(xiàn)在具有ON標(biāo)志和OFF標(biāo)志，邏輯270保持在該狀態(tài)中，直至比較器50或比較器52的輸出改變狀態(tài)并且迫使邏輯270以剛剛關(guān)于邏輯165所描述的方式做出反應(yīng)。只要輸出電壓保持變高電壓，則該序列對(duì)于控制器158的各個(gè)邏輯塊繼續(xù)。
對(duì)于相反的情形，如果輸出電壓太低而非高，則OFF誤差放大器信號(hào)比ON誤差放大器信號(hào)更高，從而斜坡信號(hào)在勾消OFF誤差放大器信號(hào)之前將ON誤差放大器信號(hào)勾消。因此，斜坡-1勾消ON誤差放大器信號(hào)，從而迫使比較器50的輸出51變低。輸出51變低迫使門201的輸出變高以置位鎖存203。注意門187的輸出變低，這有助于門201的輸出變低。置位鎖存203迫使PWM1控制信號(hào)變高以便調(diào)節(jié)系統(tǒng)155的輸出電壓。由于標(biāo)志信號(hào)352變高，置位鎖存203還通過門193和192復(fù)位鎖存190。置位鎖存203還通過DE 213迫使反相器216的輸出變低，門219的輸出變高，并且門209的輸出變低，以從鎖存208取消復(fù)位。置位鎖存203還迫使門211的輸出和信號(hào)110上的相應(yīng)斜坡-1變低，這將斜坡-1從比較器50分離。將斜坡-1從比較器50分離迫使比較器50的輸出51變高。輸出51變高迫使門171的輸出變低，這通過門207置位鎖存208。從鎖存208變高迫使門210的輸出變低，并且門178的輸出變高，這復(fù)位鎖存180。復(fù)位鎖存180迫使標(biāo)志信號(hào)183變低并且將ON標(biāo)志傳送到邏輯270。從信號(hào)183變低置位鎖存298以鎖定ON標(biāo)志并且使得門299和279將斜坡-2耦合到比較器50。鎖存180保持復(fù)位直至比較器52的輸出53變高。應(yīng)該指出，因?yàn)镺N標(biāo)志被傳送到邏輯270，邏輯270能夠響應(yīng)于比較器50的輸出51。因此，如果輸出電壓保持變低電壓，則邏輯270能夠產(chǎn)生PWM2控制信號(hào)并且重疊來自邏輯165的PWM1控制信號(hào)被保持時(shí)間的至少一部分。產(chǎn)生PWM2控制信號(hào)將ON標(biāo)志傳送到邏輯320，該邏輯也產(chǎn)生PWMN控制信號(hào)。因此，能夠同時(shí)地肯定多個(gè)PWM控制信號(hào)。
斜坡-1繼續(xù)增加直至勾消OFF誤差放大器信號(hào)，這迫使比較器52的輸出53變高。輸出53變高通過迫使門200的輸出變低并且門202的輸出變高而復(fù)位鎖存203。注意鎖存190已經(jīng)被復(fù)位，這迫使門195的輸出變高。鎖存203變低迫使PWM1控制信號(hào)變低。鎖存203變低也被DE 213延遲并且迫使反相器216的輸出變高。因?yàn)殒i存180的輸出變低，門217的輸出變高，這迫使門219的輸出變低。鎖存203變低驅(qū)動(dòng)門212的輸出變高并且門167的輸出和相應(yīng)斜坡-1關(guān)閉信號(hào)113變低，由此將斜坡-1從比較器52分離。將斜坡-1從比較器52分離迫使比較器52的輸出5變低3。當(dāng)輸出53變低時(shí)反相器204的輸出變高并且門177變低并且門209的輸出變高以復(fù)位鎖存208。復(fù)位鎖存208迫使門210的輸出變高，門178的輸出變低，并且門179的輸出變高以置位鎖存180。置位鎖存180迫使標(biāo)志信號(hào)183變高，再次將OFF標(biāo)志傳送到邏輯270。如果PWM鎖存309被復(fù)位，則標(biāo)志信號(hào)183變高和鎖存298變高通過門271和272迫使斜坡-2關(guān)閉信號(hào)114變高，以將斜坡-2耦合到比較器52的輸入。如果PWM鎖存309被置位，則標(biāo)志信號(hào)183變高能夠復(fù)位鎖存298，這迫使門299的輸出變高。門299變高與鎖存309的輸出一起通過門272和281迫使斜坡-2關(guān)閉信號(hào)114變高。對(duì)于各個(gè)邏輯塊響應(yīng)于相應(yīng)斜坡信號(hào)勾消OFF誤差信號(hào)而否定PWM控制信號(hào)經(jīng)對(duì)于各個(gè)邏輯塊繼續(xù)。
為了為控制器158促進(jìn)該功能性，邏輯165的第一輸入被連接以接收運(yùn)行信號(hào)166，邏輯165的第二輸入連接到比較器52的輸出53，邏輯165的第三輸入連接到比較器50的輸出51，邏輯165的第四輸入連接到標(biāo)志信號(hào)352，邏輯165的第五輸入連接到時(shí)鐘信號(hào)CK-1，并且邏輯165的第六輸入連接到POR 315的輸出以接收POR信號(hào)316。反相器205的輸入通常連接到門223的第一輸入，門187的第一輸入，并且連接到邏輯165的第一輸入以接收運(yùn)行信號(hào)166。反相器205的輸出連接到門170的第一輸入。反相器204的輸入通常連接到門200的第一輸入，門193的第一輸入，以及邏輯165的第二輸入以從輸出53接收信號(hào)。門171的第一輸入通常連接到門201的第一輸入和邏輯165的第三輸入以從輸出51接收信號(hào)。門170的第二輸入通常連接到門173的第一輸入，門223的第二輸入，門191的第一輸入，門194的第一輸入，以及邏輯165的第四輸入以接收標(biāo)志信號(hào)352。反相器222的第一輸入通常連接到鎖存186的復(fù)位輸入和邏輯165的第五輸入以接收CK-1。反相器222的輸出連接到門202的第一輸入。門202的第二輸入連接到門200的輸出并且門202的輸出連接到鎖存203的復(fù)位輸入。鎖存203的置位輸入連接到門201的輸出。鎖存203的Q輸出通常連接到邏輯165的第一輸出以形成PWM1控制信號(hào)，門194的第二輸入，門193的第二輸入，門212的第一輸入和DE 213的第一輸入。DE 213的輸出連接到反相器216的輸入并且連接到門211的第一輸入。門211的第二輸入通常連接到門212的第二輸入，門187的輸出和門201的第二輸入。門211的輸出連接到邏輯165的第二輸出從而在信號(hào)110上形成斜坡-1。門212的輸出連接到門167的第一輸入。門167的第二輸入連接到門168的輸出并且門167的輸出連接到邏輯165的第三輸出從而形成斜坡-1關(guān)閉信號(hào)113。門168的第一輸入連接到反相器169的輸出，該反相器169具有連接到門170的輸出的輸入。門168的第二輸入通常連接到反相器172的輸入，門173的第二輸入和D2 184的輸出。D2 184的輸入通常連接到門187的第二輸入，鎖存190的Q輸出和門195的第一輸入。門195的第二輸入連接到門194的輸出。門195的輸出連接到門200的第二輸入。鎖存190的置位輸入連接到門191的輸出并且鎖存190的復(fù)位輸入連接到門192的輸出。門192的第一輸入連接到門193的輸出并且門192的第二輸入連接到門223的輸出。門191的第二輸入連接到鎖存186的Q輸出。鎖存186的置位輸入通常連接到鎖存180的復(fù)位輸入，門178的輸出和門179的第一輸入。鎖存180的置位輸入連接到門179的輸出。鎖存180的Q輸出通常連接到反相器181的輸入，邏輯165的第四輸出從而產(chǎn)生標(biāo)志信號(hào)183，DE 218的輸入和門217的第一輸入。DE 218的輸出連接到門179的第二輸入。門217的輸出連接到門219的第一輸入并且門219的第二輸入連接到反相器216的輸出。門219的輸出通常連接到門217的第二輸入和門209的第一輸入。門209的輸出連接到鎖存208的復(fù)位輸入。門209的第二輸入連接到門177的輸出。門177的第一輸入連接到門210的輸出和門178的第一輸入。門177的第二輸入通常連接到門176的第一輸入，門174的第一輸入和反相器204的輸出。門176的輸出連接到門178的第二輸入。門176的第二輸入連接到鎖存175的Q輸出。鎖存175的置位輸入連接到門174的輸出并且門174的第二輸入連接到門173的輸出。鎖存175的復(fù)位輸入連接到反相器181的輸出。反相器172的輸出連接到門171的第二輸入。門171的輸出通常連接到門207的第一輸入和D1 182的第一輸入。D1 182的輸出連接到反相器206的輸入，該反相器206具有連接到門207的第二輸入輸出。門207的輸出連接到鎖存208的置位輸入。鎖存208的Q輸出連接到門210的第一輸入。門210的第二輸入連接到邏輯165的第五輸入以接收POR信號(hào)316。
圖10示意性示出在半導(dǎo)體芯片401上形成的半導(dǎo)體裝置400的實(shí)施例的一部分的放大平面視圖?？刂破?5在芯片401上形成。芯片401還可包括其它電路，為了簡化附圖這些電路未在圖10中示出。利用本領(lǐng)域普通技術(shù)人員公知的半導(dǎo)體制造技術(shù)，在芯片401上形成控制器25和裝置401。在其它實(shí)施例中，可在芯片401上形成控制器158而非控制器25。
根據(jù)如上所述，顯然公開了一種新穎的裝置和方法。在各個(gè)特征中，包括形成使用多個(gè)斜坡信號(hào)以形成多個(gè)PWM控制信號(hào)的多相PWM控制器。相同誤差放大器和相同PWM比較器被用于所有的PWM控制通道。為所有的通道使用相同的誤差放大器和相同的PWM比較器減小了偏移誤差，由此提高了PWM控制器的準(zhǔn)確性。降低偏移能夠更加均等地在各個(gè)PWM相位之間分配負(fù)荷電流并且便于使用較小的功率開關(guān)和較小的無源組件，因此降低了開關(guān)和無源組件的成本，由此降低了系統(tǒng)成本。
雖然利用具體的優(yōu)選實(shí)施例描述了本發(fā)明的主題，顯然很多替代形式和改變對(duì)于半導(dǎo)體領(lǐng)域普通技術(shù)人員而言是明顯的。例如，PWM通道的邏輯塊利用優(yōu)選邏輯實(shí)現(xiàn)方式進(jìn)行示意，然而，各種其它邏輯組合可用于實(shí)現(xiàn)這種功能性，即為各個(gè)通道使用相同誤差放大器和相同比較器，同時(shí)使用多個(gè)斜坡信號(hào)以形成多個(gè)PWM控制信號(hào)。雖然差分放大器被示意以形成第一和第二誤差信號(hào)，其它公知的誤差放大器電路可以用于形成兩個(gè)誤差信號(hào)。示例性實(shí)施例示出電路以控制輸出電壓，然而，除了或者并非電壓，也可控制電流或功率。而且，單詞“被連接”在全文中用于簡化描述，然而，希望其具有與單詞“耦合”相同的含義。因此，“連接”應(yīng)該被解釋為包括或者直接連接或者間接連接。
權(quán)利要求
1.一種形成電源控制器的方法，包括構(gòu)造電源控制器以形成多個(gè)PWM控制信號(hào)以控制由該電源控制器形成的輸出電壓；構(gòu)造該電源控制器以接收代表輸出電壓的值的反饋信號(hào)并且作出響應(yīng)地形成代表輸出電壓與輸出電壓的期望值的偏差的第一誤差信號(hào)；構(gòu)造電源控制器的第一PWM控制塊以選擇性地使用第一誤差信號(hào)在第一時(shí)間段控制多個(gè)PWM控制信號(hào)中的第一PWM控制信號(hào)；以及構(gòu)造電源控制器的第二PWM控制塊以選擇性地使用第一誤差信號(hào)在第二時(shí)間段控制多個(gè)PWM控制信號(hào)中的第二PWM控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的方法，其中構(gòu)造電源控制器的第一PWM控制塊以選擇性地使用第一誤差信號(hào)控制第一PWM控制信號(hào)的步驟包括構(gòu)造第一PWM控制塊以使用第一誤差信號(hào)以設(shè)置第一操作狀態(tài)，其中第一PWM控制塊肯定第一PWM控制信號(hào)。
3.根據(jù)權(quán)利要求2所述的方法，還包括構(gòu)造電源控制器以接收反饋信號(hào)并且作出響應(yīng)地形成第二誤差信號(hào)，以及構(gòu)造第一PWM控制塊以選擇性地使用第二誤差信號(hào)以設(shè)置第一PWM控制塊的第二操作狀態(tài)，其中第一PWM控制塊否定第一PWM控制信號(hào)。
4.根據(jù)權(quán)利要求1所述的方法，還包括構(gòu)造電源控制器以形成第二時(shí)間段，其中第一時(shí)間段的一部分與第二時(shí)間段的一部分相重疊。
5.根據(jù)權(quán)利要求1所述的方法，其中構(gòu)造電源控制器的第一PWM控制塊以選擇性地使用第一誤差信號(hào)以及構(gòu)造電源控制器的第二PWM控制塊以選擇性地使用第一誤差信號(hào)的步驟包括構(gòu)造第一PWM控制塊以使用第一誤差信號(hào)以設(shè)置第一PWM控制信號(hào)的第一狀態(tài)以及構(gòu)造第二PWM控制塊以使用第一誤差信號(hào)以設(shè)置第二PWM控制信號(hào)的第一狀態(tài)，并且還包括構(gòu)造電源控制器以接收反饋信號(hào)并且作出響應(yīng)地形成第二誤差信號(hào)以及構(gòu)造第一PWM控制塊和第二PWM控制塊以使用第二誤差信號(hào)以設(shè)置相應(yīng)的第一PWM控制信號(hào)和第二PWM控制信號(hào)的第二狀態(tài)。
6.根據(jù)權(quán)利要求5所述的方法，還包括構(gòu)造電源控制器的第三PWM控制塊以選擇性地使用第一誤差信號(hào)以設(shè)置多個(gè)PWM控制信號(hào)中的第三PWM控制信號(hào)的第一狀態(tài)并且使用第二誤差信號(hào)以設(shè)置第三PWM控制信號(hào)的第二狀態(tài)。
7.一種電源控制器，包括被耦合以接收反饋信號(hào)并且作出響應(yīng)地形成第一PWM調(diào)制器信號(hào)的誤差電路；以及多個(gè)PWM控制塊，其中各個(gè)PWM控制塊被構(gòu)造成使用第一PWM調(diào)制器信號(hào)以形成PWM控制信號(hào)。
8.根據(jù)權(quán)利要求7所述的電源控制器，其中誤差電路被耦合以接收反饋信號(hào)并且形成第二PWM調(diào)制器信號(hào)，其中各個(gè)PWM控制塊被構(gòu)造成使用第一PWM調(diào)制器信號(hào)和第二PWM調(diào)制器信號(hào)以形成PWM控制信號(hào)。
9.一種電源控制器，包括被耦合以接收反饋信號(hào)并且作出響應(yīng)地形成第一和第二PWM調(diào)制器信號(hào)的誤差電路；第一PWM控制塊，被構(gòu)造成在第一時(shí)間段使用第一PWM調(diào)制器信號(hào)以設(shè)置第一PWM控制塊的第一操作狀態(tài)并且使用第二PWM調(diào)制器信號(hào)以設(shè)置第一PWM控制塊的第二操作狀態(tài)；以及第二PWM控制塊，被構(gòu)造成在第二時(shí)間段使用第一PWM調(diào)制器信號(hào)以設(shè)置第二PWM控制塊的第一操作狀態(tài)并且使用第二PWM調(diào)制器信號(hào)以設(shè)置第二PWM控制塊的第二操作狀態(tài)。
10.根據(jù)權(quán)利要求9所述的電源控制器，還包括第一比較器、第二比較器和構(gòu)造成形成多個(gè)斜坡信號(hào)的斜坡發(fā)生器，其中第一PWM控制塊選擇性地將第一斜坡信號(hào)耦合到第一比較器以設(shè)置第一PWM控制塊的第一操作狀態(tài)并且將第一斜坡信號(hào)耦合到第二比較器以設(shè)置第一PWM控制塊的第二操作狀態(tài)。
全文摘要
本發(fā)明涉及多相電源控制器及其方法。在一個(gè)實(shí)施例中，構(gòu)造一種電源控制器從而使用多個(gè)斜坡信號(hào)以產(chǎn)生多個(gè)PWM控制信號(hào)。
文檔編號(hào)H02M3/155GK1976190SQ20061014351
公開日2007年6月6日 申請(qǐng)日期2006年11月8日 優(yōu)先權(quán)日2005年11月28日
發(fā)明者本杰明·M.·賴斯 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司